JP5340721B2

JP5340721B2 - 電源装置

Info

Publication number: JP5340721B2
Application number: JP2008333361A
Authority: JP
Inventors: 英二西森
Original assignee: Fujitsu Semiconductor Ltd
Current assignee: Fujitsu Semiconductor Ltd
Priority date: 2008-12-26
Filing date: 2008-12-26
Publication date: 2013-11-13
Anticipated expiration: 2028-12-26
Also published as: JP2010158084A

Description

この出願は、電源装置に関する。

近年、携帯端末を始めとして様々な電子機器において、一定の電源電圧を所望の電源電圧に変換して出力するＤＣ−ＤＣコンバータ（電源装置）が幅広く利用されている。

ＤＣ−ＤＣコンバータとしては、例えば、ＰＦＭ（Pulse Frequency Modulation）方式およびＰＷＭ（Pulse Width Modulation）方式等が知られている。

ＰＦＭ方式のＤＣ−ＤＣコンバータは、スイッチング動作の１サイクルにおいてコイルに電圧を印加する期間（オン期間）を固定とし、この固定期間の繰り返し周期を調整して出力電圧を制御する。

すなわち、ＰＦＭ方式のものは、例えば、出力電圧と固定された基準電圧をコンパレータで比較し、出力電圧が基準電圧のレベル以下となったとき、一定幅のパルスを出力して出力電圧を制御している。

また、ＰＷＭ方式のＤＣ−ＤＣコンバータは、スイッチング動作の周期を固定とし、繰り返し周期内におけるオン期間のパルス幅（デューティ比）を調整して出力電圧を制御する。

すなわち、ＰＷＭ方式のものは、例えば、プルアップトランジスタを、クロックでオンし、エラーアンプの出力と一定振幅の鋸歯状波（三角波形状）のコイルに流れる電流波形とが一致した点、或いは、単に基準電圧とが合致した点でオフして出力電圧を制御する。

図１は従来の電源装置の一例を示すブロック図であり、ＰＦＭ方式のコンパレータを使用したＤＣ−ＤＣコンバータの例を示すものである。

図１に示されるように、従来のＤＣ−ＤＣコンバータは、スイッチ素子１０１，ダイオード素子１０２，コイル１０３，平滑容量１０４，コンパレータ１０５，モノマルチ回路（ＭＭ）１０６および等価直列抵抗（ＥＳＲ）１０７を有する。

スイッチ素子１０１は、電源電圧Ｖinを供給する高電位電源線ＰＳＬとコイル１０３の一端との間に設けられ、また、ダイオード素子１０２は、コイル１０３の一端ＬＸと接地線ＧＮＤとの間に設けられている。

ここで、スイッチ素子１０１は、コンパレータ１０５の比較結果によるモノマルチ回路１０６からのワンショットパルス出力に応じてオンするプルアップ側の出力トランジスタに対応する。

また、ダイオード素子１０２は、スイッチ素子（第１スイッチ素子）１０１がオンするときにオフし、スイッチ素子１０１がオフするときにオンするプルダウン側の出力トランジスタ（スイッチ素子）に対応する。なお、ＥＳＲ１０７は、平滑容量１０４の寄生抵抗に相当し、ＥＳＲ１０７で発生する電圧は、平滑容量１０４に流れる電流によるもので，ほぼコイル電流に相当する。

図１に示すＤＣ−ＤＣコンバータは、コンパレータ１０５で固定された基準電圧Ｖrefの値と出力電圧Ｖout（Ｖo）を比較するため、出力電圧Ｖoutに生じるリップルにより制御されている。

すなわち、図１のＤＣ−ＤＣコンバータは、高速応答が可能であるが、リップルを得るために大きな抵抗値のＥＳＲ１０７を有する平滑容量１０４を使う必要がある。

ところで、従来、ヒステリシス特性を有するＤＣ／ＤＣコンバータを制御するランプ信号を生成するために、出力分圧回路にランプ信号生成容量を接続することが提案されている。

特開２００７−１７４７７２号公報米国特許第６１４７４７８号明細書

上述したように、図１に示す従来のＤＣ−ＤＣコンバータは、平滑容量１０４のＥＳＲ１０７に発生するリップル電圧により制御されており、ＥＳＲ１０７の抵抗値が小さいと不安定になる欠点があった。

すなわち、図１の従来例では、抵抗値の大きなＥＳＲ１０７を有する有機電解コンデンサ等の平滑容量１０４を使用する必要があり、例えば、ＥＳＲの抵抗値が小さいセラミックコンデンサをそのまま平滑容量１０４として使用することはできなかった。或いは、セラミックコンデンサを平滑容量１０４として使用するには、ＥＳＲ１０７として機能する固定抵抗を別に設けなければならなかった。

そのため、図１に示す従来のコンパレータを使用したＰＷＭ方式のＤＣ−ＤＣコンバータは、小型化および低コスト化の面で問題があった。

一方、エラーアンプを用いたＰＷＭ方式のものは、系を安定化させるためエラーアンプ部の帯域幅をスイッチング周波数の１／１０以下程度にする必要があり、応答が遅くなるため平滑容量を大きくしなければならず、機器の小型化や低コスト化に不利であった。

この出願は、上述した課題に鑑み、小さな抵抗値のＥＳＲを有する平滑容量を使用可能として、小型化，高速化，低コスト化および安定した動作の電源装置の提供を目的とする。

第１実施形態によれば、一端が第１端子に接続され、他端が第２端子に接続されたコイルと、第１電源線と前記第１端子との間に設けられた第１スイッチ素子と、前記第２端子と第２電源線との間に接続された容量と、前記コイルに流れる電流に基づいて第１出力信号を生成するコイル電流相当波形生成回路と、前記第２端子の電圧と前記第１出力信号とを加算し、第２出力信号を出力する加算回路と、前記第２出力信号と基準電圧を比較して第３出力信号を出力し、前記第１スイッチ素子をスイッチング制御するコンパレータと、を有し、前記コイル電流相当波形生成回路は、一端が前記第１端子に接続された第１抵抗素子と、一端が前記第１抵抗素子の他端に接続され他端が前記第２電源線に接続された第１容量素子とを有する第１ローパスフィルタと、前記第１抵抗素子の他端と前記加算回路との間に接続された第２ローパスフィルタと、を有する電源装置が提供される。

第２実施形態によれば、一端が第１端子に接続され、他端が第２端子に接続されたコイルと、第１電源線と前記第１端子との間に設けられた第１スイッチ素子と、前記第２端子と第２電源線との間に接続された容量と、前記コイルに流れる電流に基づいて第１出力信号を生成するコイル電流相当波形生成回路と、出力電圧と前記第１出力信号とを加算し、第２出力信号を出力する加算回路と、前記第２出力信号と基準電圧を比較して第３出力信号を出力し、前記第１スイッチ素子をスイッチング制御するコンパレータと、を有し、前記コイル電流相当波形生成回路は、前記第１端子と前記第２電源線との間に設けられた第１ローパスフィルタと、前記第１端子と前記第２電源線との間に設けられた第２ローパスフィルタと、を有する電源装置が提供される。

各実施形態によれば、小さな抵抗値のＥＳＲを有する平滑容量を使用可能として、小型化，高速化，低コスト化および安定した動作の電源装置を提供することができる。

まず、電源装置の実施形態を、図２を参照して概略的に説明する。本明細書において、本実施形態の電源装置は、降圧スイッチング電源として説明するが、降圧／昇圧スイッチング電源および昇圧スイッチング電源に対しても適用することが可能である。

図２は本実施形態の電源装置を概略的に示すブロック図である。
図２に示されるように、第１実施例のＤＣ−ＤＣコンバータは、スイッチ素子１，ダイオード素子２，コイル３，平滑容量４，コンパレータ５，モノマルチ回路（ＭＭ）６，コイル電流相当波形生成回路７および加算回路８を有する。

スイッチ素子１は、電源電圧Ｖinを供給する高電位電源線（第１電源線）ＰＳＬとコイル３の一端との間に設けられ、また、ダイオード素子２は、コイル３の一端ＬＸと接地線（第２電源線）ＧＮＤとの間に設けられている。

ここで、スイッチ素子１は、コンパレータ５の比較結果によるモノマルチ回路６からのワンショットパルス出力に応じてオンするプルアップ側の出力トランジスタに対応する。

また、ダイオード素子２は、スイッチ素子（第１スイッチ素子）１がオンするときにオフし、スイッチ素子１がオフするときにオンするプルダウン側の出力トランジスタ（第２スイッチ素子）に対応する。

コイル電流相当波形生成回路７は、コイル３の一端ＬＸおよび接地線ＧＮＤ、並びに、コイル３の他端および平滑容量４の一端が接続する電圧出力ノード（第１接続ノード）Ｎ１に接続され、コイル３に流れる電流ＩＬに相当する波形を生成する。

加算回路８は、電圧出力ノードの出力電圧Ｖoutに対してコイル電流相当波形生成回路７の出力電圧を加算し，その電圧Ｖoをコンパレータ５の反転入力（負入力）に供給する。なお、コンパレータ５の非反転入力（正入力）には、所定の基準電圧Ｖrefが印加されている。

そして、コンパレータ５は、その負入力に供給された信号の電圧Ｖoをその正入力に印加された基準電圧Ｖrefと比較し、その比較結果に対応したモノマルチ回路６からのワンショットパルスによりスイッチ素子１をオン／オフ制御する。

なお、スイッチ素子１は、プルアップ側の出力トランジスタに対応し、また、ダイオード素子２は、スイッチ素子１がオンするときにオフし、スイッチ素子１がオフするときにオンするプルダウン側の出力トランジスタに対応する。

このように、本実施形態の電源装置において、コイル電流相当波形生成回路７および加算回路８は、前述した図１における等価直列抵抗（ＥＳＲ）１０７による出力電圧Ｖoutのリップルを再現する機能を有している。

そして、本実施形態の電源装置によれば、ＥＳＲの抵抗値が小さい小型の容量やセラミックコンデンサをそのまま平滑容量として使用することが可能になる。

すなわち、例えば、セラミックコンデンサは、低コストのため電源装置の低コスト化を図ることができ、また、資源の有効利用の面でも好ましいものである。さらに、ＥＳＲが小さい平滑容量を使用することで出力電圧Ｖoutのリップルが小さくなり、ノイズが少なく安定した電源装置を提供することが可能になる。

これにより、本実施形態の電源装置によれば、小さな抵抗値のＥＳＲを有する平滑容量が使用可能となり、小型化，高速化，低コスト化および安定した動作の電源装置を提供することができる。なお、上記の効果は、後述する各実施例でも同様に得られる。

以下、電源装置の各実施例を、添付図面を参照して詳述する。
図３は第１実施例の電源装置を概略的に示すブロック図である。

図３と上述した図２との比較から明らかなように、本第１実施例の電源装置において、コイル電流相当波形生成回路７は、抵抗素子（第１抵抗素子）Ｒ１および容量素子（第１容量素子）Ｃ１を有する。

第１抵抗素子Ｒ１は、その一端がコイル３の一端ＬＸに接続され、また、第１容量素子Ｃ１は、その一端が接地線ＧＮＤに接続されている。そして、第１抵抗素子Ｒ１の他端は、第２接続ノードＮ２において第１容量素子Ｃ１の他端に接続されている。すなわち、ローパスフィルタ（第１ローパスフィルタ）は、第１抵抗素子Ｒ１および第１容量素子Ｃ１を有している。

加算回路８は、第２および第３の２つの抵抗素子Ｒ２，Ｒ３を有する。第２抵抗素子Ｒ２は、その一端が第１接続ノードＮ１に接続され、また、第３抵抗素子Ｒ３は、その一端が第２接続ノードＮ２に接続され、第２および第３抵抗素子Ｒ２，Ｒ３の他端は、共通接続されている。さらに、第２および第３抵抗素子Ｒ２，Ｒ３の共通接続ノードは、コンパレータ５の負入力に接続されている。

ここで、コイル電流ＩＬは、スイッチ素子１がオンのときコイル３に印加される電圧Ｖin−Ｖoutに比例して増加し、また、スイッチ素子１がオフのときは、Ｖoutに比例して減少する。

従って、それぞれに比例した電流で第１容量素子Ｃ１を充放電することにより、コイル電流ＩＬに相当する波形が得られる。また、コイル電流ＩＬが不連続となる軽負荷の場合、第１容量素子Ｃ１への電流を遮断すればよい。なお、コイル電流が不連続となる場合であっても、接続ノードＬＸ点の電圧は、リンギングの影響を無視できれば、第１容量素子Ｃ１の端子電圧とほぼ同一であるので、遮断しなくてもよい。

上記コイル電流ＩＬの波形は、コイル３とスイッチ素子１との接続ノードＬＸを抵抗素子Ｒ１および第１容量素子Ｃ１によるローパスフィルタ７で得られた電圧と、出力電圧Ｖoutの目標電圧である基準電圧Ｖrefとの差によって得ることができる。このとき、コイル電流ＩＬが不連続になると、出力電圧Ｖoutとなり、平均電圧（ノードＮ２の電圧）もほぼ出力電圧Ｖoutと等しいため、単純に出力電圧Ｖoutと混合すればよいことになる。

すなわち、本第１実施例の電源装置では、図１の電源装置におけるＥＳＲ１０７にコイル電流ＩＬが流れた場合に発生する電圧（コイル電流相当波形）に相当する信号が出力電圧Ｖoutに加算され、コンパレータ５の負入力に電圧Ｖoとして供給される。

そして、コンパレータ５は、その負入力に供給された信号波形の電圧Ｖoをその正入力に印加された基準電圧Ｖrefと比較し、モノマルチ回路６に対して比較結果を出力する。

モノマルチ回路６は、コンパレータ５の負入力に供給された電圧Ｖoが基準電圧Ｖrefよりも低い場合には、そのコンパレータ５の比較結果に応じて、ワンショットパルスを出力してスイッチ素子１を所定時間オンし、入力電圧Ｖinをコイル３に印加する。

なお、スイッチ素子１はプルアップ側の出力トランジスタに対応し、また、ダイオード素子２はプルダウン側の出力トランジスタに対応するのは前述した通りである。

ここで、実際の回路設計においては、コンパレータ５の正入力に印加された基準電圧Ｖrefに対して、その負入力に供給される電圧Ｖoのレベルを調整するために、例えば、第１容量素子Ｃ１と並列に第４抵抗素子Ｒ４を設けてもよい。

図４は図３の電源装置の動作を従来例と比較して説明するための波形図である。
まず、図４の最上段（一段目）に示されるように、スイッチ素子１およびコイル３の接続ノードＬＸにおける波形は、コンパレータ５の出力に対応したタイミングで出力されるモノマルチ回路６による所定のパルス幅Ｐだけ電源電圧Ｖinのレベルになる。

これにより、図４の二段目に示されるように、コイル３を流れるコイル電流ＩＬは、ノードＬＸの波形に応じて三角波形状の信号となる。

ここで、図４の三段目に示されるように、上述したローパスフィルタ７を設けずにＥＳＲが小さい平滑容量４だけを使用した場合の出力電圧Ｖoutの波形Ｌａ１は、非常に小さな振幅の信号となる。比較のために、前述した図１の電源装置のようなＥＳＲが大きい平滑容量１０４を使用した場合のコンパレータ１０５の負入力の信号波形（出力電圧Ｖout（Ｖo）の波形）Ｌａ２を、図４の三段目に破線として重ねて示す。

このように、ＥＳＲが大きい平滑容量１０４を使用した場合、コンパレータ１０５の負入力の信号波形Ｌａ２は、ＥＳＲが小さい平滑容量４のみを使用した場合の波形Ｌａ１よりも遥かに大きな振幅（例えば、数１０ｍＶ）の波形となることが分かる。

図４の四段目に示されるように、第１抵抗素子Ｒ１および第１容量素子Ｃ１の接続ノードＮ２は、出力電圧Ｖoutにほぼ合致した平均電圧を持つ電圧波形となっている。ここで、ノードＮ２における電圧波形の振幅は、例えば、１００ｍＶ程度である。なお、図４では、図３における第４抵抗素子Ｒ４の影響は無視している。

そして、図４の最下段（四段目）に示されるように、本第１実施例の電源装置において、コンパレータ５の負入力の信号波形Ｌａ３は、信号波形Ｌａ１とノードＮ２の信号の混合波形となる。従って、上述したＥＳＲが大きい平滑容量１０４を使用したときの信号波形Ｌａ２と同等の波形とすることができるのが分かる。

すなわち、ＥＳＲが小さい平滑容量４を使用した場合でも、第１抵抗素子Ｒ１および第１容量素子Ｃ１を含むコイル電流相当波形生成回路７、並びに、第２および第３抵抗素子Ｒ２，Ｒ３を含む加算回路８を設けることで信号波形Ｌａ２を再現することができる。

図５は第１実施例の電源装置の変形例を示す回路図である。なお、図５における参照符号Ｉoは、出力電圧Ｖoutが印加される負荷を流れる電流を示している。

図５と上述した図３との比較から明らかなように、本第１実施例の変形例の電源装置において、加算回路８は、図３のような第２および第３抵抗素子Ｒ２，Ｒ３ではなく、電圧依存電圧源とされている。

すなわち、電圧依存電圧源８は、第１容量素子Ｃ１および第１抵抗素子Ｒ１の接続ノードＮ２の電位（ローパスフィルタ７の出力電圧）を、例えば、１／１００倍して出力電圧Ｖoutに加算するようになっている。このように、加算回路８は、抵抗素子により加算するだけでなく様々な回路を適用することができる。

なお、出力電圧Ｖoutに加算するローパスフィルタ７の出力電圧は、１／１００倍に限定されるものではなく、適宜その利得を調整してコンパレータ５の動作を最適化することができる。

また、モノマルチ回路６は、ＡＮＤゲート６１，６７、フリップフロップ６２、電圧依存電流源６３、スイッチ素子６４、容量６５、コンパレータ６６およびインバータ６８を有する。

コンパレータ６６の正入力には、基準電圧Ｖrが印加され、その負入力に接続された容量６５がオンパルス幅（Ｐ）を規定する。また、オフ時には、スイッチ素子６４がオンとなって容量６５に蓄えられた電荷を放電する。

なお、図５に示す電源装置は、異なる電源電圧Ｖinに対しても、スイッチング周波数が変化せず、所定の出力電圧Ｖoutを安定して出力できるようになっている。

すなわち、例えばモノマルチ回路６の電圧依存電流源６３は、電源電圧Ｖinが異なる場合、同一電圧を出力するためにデューティ比を変化させる必要があるが、電源電圧に追従してオンパルス幅（Ｐ）を変化させてスイッチング周波数を固定するようになっている。

図６は図５の電源装置の動作を従来例と比較して説明するための波形図であり、負荷を流れる電流Ｉoが２Ａ〜０．５Ａのときの動作を従来例と比較して示すシミュレーション波形図である。

図６において、横軸Ｘは、時間［μsec］を示し、また、縦軸Ｙ１は、電圧Ｖout，Ｖoの電圧値［Ｖ］を示し、そして、縦軸Ｙ２は、コイル電流ＩＬの電流値［Ａ］を示す。

なお、図６において、参照符号ＳＳはスイッチ素子１（１０１）をオン／オフ制御するためのモノマルチ回路６（１０６）の出力信号を示す。

また、曲線Ｌｂ１およびＬｃ１は、図５の電源装置におけるコイル３に流れるコイル電流ＩＬおよびコンパレータ５の負入力に供給される信号電圧Ｖoを示し、さらに、曲線Ｌｃ３は、図５の電源装置における出力電圧Ｖoutを示す。

そして、曲線Ｌｂ２およびＬｃ２は、図１の従来の電源装置において、５０ｍΩの抵抗値のＥＳＲを有する平滑容量１０４を使用したときのコイル１０３を流れるコイル電流ＩＬおよびコンパレータ１０５の負入力に供給する信号電圧Ｖo（出力電圧Ｖout）を示す。

すなわち、曲線Ｌｂ１，Ｌｃ１およびＬｃ３は、ＥＳＲを持たない平滑容量４を使用し、出力電圧Ｖoutに対してコイル電流相当波形生成回路７の出力電圧を加算した電圧Ｖoをコンパレータ５の負入力に供給した電源装置におけるシミュレーション波形である。

なお、コイル電流相当波形生成回路７の出力電圧は、電圧依存電圧源（加算回路）８により１／５０倍して出力電圧Ｖoutに加算され、その加算された信号電圧Ｖoがコンパレータ５の負入力に入力される。

図６の曲線Ｌｂ１およびＬｂ２に示されるように、コイル電流ＩＬは、スイッチ素子１（１０１）をオン状態に制御するモノマルチ回路６（１０６）の出力信号ＳＳに対応した三角波として約２Ａから約０．５Ａへと負荷の急激な変動に応じて変化している。

このとき、曲線Ｌｂ１およびＬｂ２は、コイル電流ＩＬのレベルが変化する前後の時間１００μsec〜１０４μsec並びに１１０μsec〜１１３μsec辺りで多少のずれが観察されるが、ほぼ同様に変化している。

さらに、図６から明らかなように、図５のコンパレータ５の負入力の電圧Ｖo（曲線Ｌｃ１）と図１のコンパレータ１０５の負入力の電圧Ｖout（曲線Ｌｃ２）とは、コイル電流ＩＬのずれに対応した多少の相違は見られるが、ほぼ同様に変化している。

また、図１の電源装置の出力電圧Ｖout（曲線Ｌｃ２）には大きなリップル波形が含まれているが、図５の電源装置の出力電圧Ｖout（曲線Ｌｃ３）には大きなリップル波形は含まれていない。

なお、曲線Ｌｃ３から明らかなように、図５の電源装置の出力電圧Ｖoutは、コイル電流ＩＬの変動に伴い、出力電流により出力電圧が若干変化する。すなわち、負荷が急変する１００μsec〜１１２μsec辺りで出力電圧Ｖoutの電位が若干上昇する。

すなわち、本第１実施例の電源装置において、通常の負荷が安定している場合の出力電圧Ｖoutは、大きなリップル波形を含まずに安定した波形となっており、また、負荷が急変した場合でも若干の電位変化はあるが許容し得る範囲のものである。

このように、本第１実施例によれば、ＥＳＲを持たない（ＥＳＲの抵抗値が小さい）小型の容量やセラミックコンデンサ等を平滑容量４として使用しても、コンパレータ５の負入力にはリップルを有する信号電圧を与えてスイッチ素子１の制御を行うことができる。

さらに、平滑容量４がＥＳＲを持たないため、出力電圧Ｖoutのリップルは小さく、ノイズの少ない安定した電源装置を提供することが可能になる。

図７は第２実施例の電源装置を示すブロック図である。
図７と前述した図５（図３）との比較から明らかなように、本第２実施例の電源装置において、コイル電流相当波形生成回路７は、第１ローパスフィルタ７１および第２ローパスフィルタ７２を有する。ここで、第１ローパスフィルタ７１は、図５の電源装置におけるローパスフィルタ７に相当する。

すなわち、図７に示す第２実施例の電源装置では、図５に示す第１実施例の電源装置に対して、第１抵抗素子Ｒ１および第１容量素子Ｃ１の接続ノード（第２接続ノード）Ｎ２と接地線ＧＮＤとの間に第２ローパスフィルタ７２を設けるようになっている。

第２ローパスフィルタ７２は、一端が第２接続ノードＮ２に接続された第５抵抗素子Ｒ５と、一端が第５抵抗素子Ｒ５の他端に接続され、他端が接地線ＧＮＤに接続された第２容量素子Ｃ２を有する。ここで、第２ローパスフィルタ７２は、第１ローパスフィルタ７１の１／１０程度のより低い帯域幅を有している。

さらに、本第２実施例の電源装置において、加算回路８は、第２抵抗素子Ｒ２、並びに、第１ｇｍアンプ８２を有する。

第２ｇｍアンプ８１の入力は、第５抵抗素子Ｒ５および第２容量素子Ｃ２の接続ノード（第３接続ノード）Ｎ３に接続され、第２ｇｍアンプ８１の出力は、第１ｇｍアンプ８２の入力に接続され、反転増幅により接続ノードＮ２点の低周波変動を抑圧している。なお、第１および第２ｇｍアンプ８２および８１には、基準電圧Ｖrefが印加されている。

そして、第１ｇｍアンプ８２の出力は、一端が第１接続ノードＮ１に接続された第２抵抗素子Ｒ２の他端に接続されて出力電圧Ｖoutに加算され、その加算された信号電圧Ｖoがコンパレータ５の負入力に供給される。

すなわち、第１および第２ｇｍアンプ８２，８１は、基準電圧Ｖrefとの差を電流に変換して、帰還および第２抵抗素子Ｒ２の電圧降下により出力電圧Ｖoutにリップル波形を重畳した信号電圧Ｖoがコンパレータ５の負入力に供給されるようになっている。

本第２実施例は、図６を参照して説明した第１実施例における負荷が急変した場合の出力電圧Ｖoutの電位変化（図６の曲線Ｌｃ３の１００μsec〜１１２μsec辺りでの電位上昇）を低減するために第２ローパスフィルタ７２を追加したものに相当する。なお、この第２実施例の電源装置は、第２ローパスフィルタおよび第２ｇｍアンプ８１が無ければ、第１実施例と等価な動作となる。

ここで、初段の第１ローパスフィルタ７１は、リップル波形の再現と高速応答を可能とするために、例えば、スイッチング周波数（ＳＳ）の１／１０程度に設定される。また、２段目の第２ローパスフィルタ７２は、直流成分を抽出するために、例えば、第１ローパスフィルタ７１の１／１０〜１／１００程度の時定数に設定される。

そして、２段目の第２ローパスフィルタ７２の出力を初段の第１ローパスフィルタ７１に帰還することで、すなわち、第２ｇｍアンプ８１の出力を第２接続ノードＮ２に接続することで、初段の出力はリップル分のみで低周波成分の変動が抑圧されることになる。これにより、コイル３を流れる電流ＩＬの波形に対して、容量４の電流波形に準じた波形を再現することが可能になる。

すなわち、本第２実施例の電源装置は、第１ローパスフィルタ７１の出力（第２接続ノードＮ２）から、より低い通過帯域幅を持つ第２ローパスフィルタ７２で低周波成分を取り出して第１ローパスフィルタ７１の出力に帰還するようになっている。これにより、負荷変動の影響を抑えて、より一層安定した出力電圧Ｖoutを供給することが可能になる。

図８は図７の電源装置の出力電圧を従来および第１実施例と比較して示す波形図であり、図６と同様の動作条件における出力電圧Ｖoutのシミュレーション波形を示すものである。

図８において、横軸Ｘは、時間［μsec］を示し、また、縦軸Ｙは、出力電圧Ｖoutの電圧値［Ｖ］を示す。

なお、図８における曲線Ｌｃ２およびＬｃ３は図６と同様のものであり、曲線Ｌｃ２は、５０ｍΩの抵抗値のＥＳＲを有する平滑容量１０４を使用した従来の電源装置における出力電圧Ｖoutを示し、曲線Ｌｃ３は図５の電源装置による出力電圧Ｖoutを示す。そして、曲線Ｌｃ４は、図７に示す第２実施例の電源装置による出力電圧Ｖoutを示している。

ここで、曲線Ｌｃ４は、図７の電源装置において、第２ローパスフィルタ７２の帯域幅を第１ローパスフィルタ７１の帯域幅より１／１０程度の低く設定して得られたシミュレーション結果である。

図８の曲線Ｌｃ４とＬｃ３の比較から明らかなように、第１ローパスフィルタ７１（ローパスフィルタ７）に加えて第２ローパスフィルタ７２を設けた本第２実施例によれば、負荷変動の影響を抑えてより一層安定した電源電圧Ｖoutを出力することが可能である。

図９は第２実施例の変形例の電源装置を示すブロック図である。
図９と図７との比較から明らかなように、図９の変形例では、コイル電流相当波形生成回路７において、第２ローパスフィルタ７２が第１ローパスフィルタ７１と並列に、スイッチ素子１およびコイル３の接続ノードＬＸと接地線ＧＮＤとの間に接続されている。

なお、図９に示されるように、第２接続ノードＮ２と接地線ＧＮＤとの間には第６抵抗素子Ｒ６が設けられ、また、第５抵抗素子Ｒ５および第２容量素子Ｃ２との第３接続ノードＮ３と接地線ＧＮＤとの間には第７抵抗素子Ｒ７が設けられている。

さらに、加算回路８において、第１ｇｍアンプ８２の出力と接地線ＧＮＤとの間に第４抵抗素子Ｒ４が設けられている。これらの抵抗素子Ｒ６，Ｒ７，Ｒ４は、それぞれ抵抗素子Ｒ１，Ｒ５，Ｒ２との分圧回路を構成している。これにより、出力電圧と異なる任意の基準電圧Ｖrefが設定でき、電源装置の動作をより一層安定化させることが可能になる。

図７および図９に示すように、第２ローパスフィルタ７２は、第１ローパスフィルタ７１（第２接続ノードＮ２）と加算回路８（第２ｇｍアンプ８１の入力）との間に設けてもよく、また、第１ローパスフィルタ７１と並列に設けてもよい。

図１０は第３実施例の電源装置を示すブロック図である。
図１０と図７との比較から明らかなように、図１０の第３実施例では、コイル電流相当波形生成回路７において、第２ローパスフィルタ７２が第２接続ノードＮ２とコイル３の他端（第１接続ノードＮ１）との間に設けられている。

すなわち、図７の電源装置において接地線ＧＮＤに接続されていた第２容量素子Ｃ２の他端を、出力電圧Ｖoutを出力する第１接続ノードＮ１に接続するようになっている。

さらに、加算回路８において、第１ｇｍアンプ８２の極性を図７の第２実施例とは逆にして、第１ｇｍアンプ８２の出力を、第８抵抗素子Ｒ８を介してコンパレータ５の正入力に供給するようになっている。

なお、コンパレータ５の負入力は、第１接続ノードＮ１に接続され、出力電圧Ｖoutを受け取るようになっている。また、コンパレータ５の正入力には、第９抵抗素子Ｒ９を介して基準電圧Ｖrefが印加されている。

ところで、出力電圧Ｖoutの低下は、コイル電流ＩＬの増加を招くが、平滑容量４では放電状態となって、従来の電源装置におけるＥＳＲ（１０７）に流れる電流は負の方向になる。

この状態は、出力電圧Ｖoutの変化が支配的な場合、出力電圧Ｖoutに対してコイル電流ＩＬの要素を加算することで再現できるが、例えば、図７の電源装置では、リップル電流取り出しのため、コイル電流ＩＬの増加が支配的となる。

そこで、図１０に示す本第３実施例の電源装置では、このコイル電流ＩＬの増加を抑え、従来の電源装置におけるＥＳＲに流れる負の電流を再現するために、コイル電流ＩＬを抽出するローパスフィルタの基準電位を出力電圧Ｖoutのノードから取るようにする。これにより、例えば、急峻な出力電圧低下に対する応答を改善することが可能になる。

すなわち、本第３実施例の電源装置では、第２ローパスフィルタ７２の基準電圧を出力電圧Ｖoutとすることで、より一層安定性を改善することができる。また、第１ｇｍアンプ８２の極性を反転し、その出力信号をコンパレータ５の基準電圧（Ｖref）側に加えることで、出力点（第１接続ノードＮ１）に生じるノイズの影響も抑えることができる。

図１１は第３実施例の変形例の電源装置を示すブロック図である。
図１１と図９との比較から明らかなように、図１１の変形例は、コイル電流相当波形生成回路７において、第２ローパスフィルタ７２がコイル３の一端（ノードＬＸ）とコイル３の他端（第１接続ノードＮ１）との間に設けられている。

すなわち、図９の電源装置において接地線ＧＮＤに接続されていた第２容量素子Ｃ２の他端を、出力電圧Ｖoutを出力する第１接続ノードＮ１に接続するようになっている。なお、加算回路８の構成は、図９の電源装置におけるものと同様である。

本第３実施例の変形例の電源装置においても、第２ローパスフィルタ７２の基準電圧を出力電圧Ｖoutとすることで、より一層安定性を改善することができる。

以上、詳述したように、各実施例の電源装置によれば、ＥＳＲの抵抗値が小さい小型のセラミックコンデンサをそのまま平滑容量として使用することが可能になる。さらに、ＥＳＲが小さい平滑容量を使用することで出力電圧Ｖoutのリップルが小さくなる。

これにより、各実施例の電源装置によれば、小さな抵抗値のＥＳＲを有する平滑容量を使用可能として、小型化，高速化，低コスト化および安定した動作の電源装置を提供することができる。

以上、詳述したように、各実施例の電源装置によれば、ＥＳＲの抵抗値が小さい小型の容量やセラミックコンデンサをそのまま平滑容量として使用することが可能になる。さらに、ＥＳＲが小さい平滑容量を使用することで出力電圧Ｖoutのリップルが小さくなる。これにより、各実施例の電源装置によれば、小さな抵抗値のＥＳＲを有する平滑容量を使用可能として、小型化，高速化，低コスト化および安定した動作の電源装置を提供することができる。

なお、上述した第１〜第３実施例は、降圧スイッチング電源だけでなく、降圧／昇圧スイッチング電源および昇圧スイッチング電源に対しても適用することが可能である。すなわち、第１〜第３実施例は、単なる例であり、具体的な回路構成等は様々に変形することができるのはいうまでもない。また、各ローパスフィルタの時定数（通過帯域幅）、並びに、出力電圧Ｖoutに加算するコイル電流相当波形生成回路７の出力電圧の調整度合も、回路設計等に応じて様々な値に設定することができる。

以上の実施例を含む実施形態に関し、さらに、以下の付記を開示する。

（付記１）
第１電源線とコイルの一端との間に設けられた第１スイッチ素子と、
前記コイルの他端と第２電源線との間に接続された平滑容量と、
前記コイルに流れる電流に相当する波形を生成するコイル電流相当波形生成回路と、
前記出力電圧に対して前記コイル電流相当波形生成回路の出力信号を加算する加算回路と、
該加算回路の出力信号と基準電圧を比較して前記第１スイッチ素子をスイッチング制御するコンパレータと、を有することを特徴とする電源装置。

（付記２）
付記１に記載の電源装置において、さらに、
前記コンパレータの前記出力信号を受け取って所定幅のパルス信号を出力するモノマルチ回路と、
前記コイルの前記一端と前記第２電源線との間に設けられたダイオード素子または同期整流を行う第２スイッチ素子と、を有し、
前記第１スイッチ素子は、前記モノマルチ回路からの出力パルス信号によりスイッチング制御され、前記ダイオード素子または前記第２スイッチ素子は、前記第１スイッチ素子がオンするときにオフし、前記第１スイッチ素子がオフするときにオンすることを特徴とする電源装置。

（付記３）
付記１または２に記載の電源装置において、
前記コイル電流相当波形生成回路は、前記コイルの前記一端と前記第２電源線との間に設けられた第１ローパスフィルタを有することを特徴とする電源装置。

（付記４）
付記３に記載の電源装置において、
前記第１ローパスフィルタは、一端が前記コイルの前記一端に接続された第１抵抗素子、および、一端が前記第１抵抗素子の他端に接続され，他端が前記第２電源線に接続された第１容量素子を有することを特徴とする電源装置。

（付記５）
付記４に記載の電源装置において、
前記加算回路は、一端が前記コイルの前記他端に接続された第２抵抗素子と、一端が前記第１抵抗素子の前記他端に接続された第３抵抗素子と、を有し、
前記第２抵抗素子の他端および前記第３抵抗素子の他端を接続して前記コンパレータの一端に信号を供給することを特徴とする電源装置。

（付記６）
付記５に記載の電源装置において、
前記加算回路は、さらに、
前記第２抵抗素子の前記他端と前記第２電源線との間に接続された第４抵抗素子を有することを特徴とする電源装置。

（付記７）
付記３に記載の電源装置において、前記コイル電流相当波形生成回路は、さらに、
前記第１抵抗素子の前記他端と前記加算回路との間に、前記第１ローパスフィルタと直列に設けられた第２ローパスフィルタを有することを特徴とする電源装置。

（付記８）
付記３に記載の電源装置において、前記コイル電流相当波形生成回路は、さらに、
前記コイルの前記一端と前記第２電源線との間に、前記第１ローパスフィルタと並列に設けられた第２ローパスフィルタを有することを特徴とする電源装置。

（付記９）
付記３に記載の電源装置において、前記コイル電流相当波形生成回路は、さらに、
前記第１抵抗素子の前記他端と前記コイルの前記他端との間に直列に設けられた第２ローパスフィルタを有することを特徴とする電源装置。

（付記１０）
付記３に記載の電源装置において、前記コイル電流相当波形生成回路は、さらに、
前記コイルの前記一端と前記コイルの前記他端との間に、前記コイルと並列に設けられた第２ローパスフィルタを有することを特徴とする電源装置。

（付記１１）
付記７〜１０のいずれか１項に記載の電源装置において、
前記第２ローパスフィルタは、前記第１ローパスフィルタよりも低い帯域幅を有することを特徴とする電源装置。

（付記１２）
付記７に記載の電源装置において、
前記第２ローパスフィルタは、一端が前記第１抵抗素子の前記他端に接続された第５抵抗素子、および、一端が前記第５抵抗素子の他端に接続され，他端が前記第２電源線に接続された第２容量素子を有し、
前記加算回路は、一端が前記コイルの前記他端に接続された第２抵抗素子、入力が前記第５抵抗素子の前記他端に接続された第２ｇｍアンプ、入力が前記第２ｇｍアンプの出力および前記第１抵抗素子の前記他端に接続された第１ｇｍアンプを有し、
前記第２抵抗素子の他端および前記第１ｇｍアンプの出力を接続して前記コンパレータの一端に信号を供給することを特徴とする電源装置。

（付記１３）
付記８に記載の電源装置において、
前記第２ローパスフィルタは、一端が前記コイルの前記一端に接続された第５抵抗素子、および、一端が前記第５抵抗素子の他端に接続され，他端が前記第２電源線に接続された第２容量素子を有し、
前記加算回路は、一端が前記コイルの前記他端に接続された第２抵抗素子、入力が前記第５抵抗素子の前記他端に接続された第２ｇｍアンプ、入力が前記第２ｇｍアンプの出力および前記第１抵抗素子の前記他端に接続された第１ｇｍアンプを有し、
前記第２抵抗素子の他端および前記第１ｇｍアンプの出力を接続して前記コンパレータの一端に信号を供給することを特徴とする電源装置。

（付記１４）
付記１３に記載の電源装置において、
前記コイル電流相当波形生成回路は、さらに、前記第１抵抗素子の前記他端と前記第２電源線との間に設けられた第６抵抗素子、および、前記第５抵抗素子の前記他端と前記第２電源線との間に設けられた第７抵抗素子を有し、
前記加算回路は、さらに、前記第２抵抗素子の前記他端と前記第２電源線との間に接続された第４抵抗素子を有することを特徴とする電源装置。

（付記１５）
付記９に記載の電源装置において、
前記第２ローパスフィルタは、一端が前記第１抵抗素子の前記他端に接続された第５抵抗素子、および、一端が前記第５抵抗素子の他端に接続され，他端が前記コイルの前記他端に接続された第２容量素子を有し、
前記加算回路は、入力が前記第５抵抗素子の前記他端に接続された第２ｇｍアンプ、入力が前記第２ｇｍアンプの出力および前記第１抵抗素子の前記他端に接続されると共に極性が反転された第１ｇｍアンプ、一端が前記第１ｇｍアンプの出力に接続された第８抵抗素子、および、一端に前記基準電圧が印加された第９抵抗素子を有し、
前記コンパレータの一端を前記コイルの前記他端に接続すると共に、前記第８抵抗素子の他端および前記第９抵抗素子の他端を接続して前記コンパレータの他端に信号を供給することを特徴とする電源装置。

（付記１６）
付記１０に記載の電源装置において、
前記第２ローパスフィルタは、一端が前記コイルの前記一端に接続された第５抵抗素子、および、一端が前記第５抵抗素子の他端に接続され，他端が前記コイルの前記他端に接続された第２容量素子を有し、
前記加算回路は、一端が前記コイルの前記他端に接続された第２抵抗素子、入力が前記第５抵抗素子の前記他端に接続された第２ｇｍアンプ、入力が前記第２ｇｍアンプの出力および前記第１抵抗素子の前記他端に接続された第１ｇｍアンプを有し、
前記第２抵抗素子の他端および前記第１ｇｍアンプの出力を接続して前記コンパレータの一端に信号を供給することを特徴とする電源装置。

（付記１７）
付記３〜１６のいずれか１項に記載の電源装置において、
前記第１ローパスフィルタは、スイッチング周波数よりも低い帯域幅を有することを特徴とする電源装置。

従来の電源装置の一例を示すブロック図である。本実施形態の電源装置を概略的に示すブロック図である。第１実施例の電源装置を概略的に示すブロック図である。図３の電源装置の動作を従来例と比較して説明するための波形図である。第１実施例の電源装置の変形例を示す回路図である。図５の電源装置の動作を従来例と比較して説明するための波形図である。第２実施例の電源装置を示すブロック図である。図７の電源装置の出力電圧を従来および第１実施例と比較して示す波形図である。第２実施例の変形例の電源装置を示すブロック図である。第３実施例の電源装置を示すブロック図である。第３実施例の変形例の電源装置を示すブロック図である。

符号の説明

１，１０１スイッチ素子（第１スイッチ素子：プルアップ側の出力トランジスタ）
２，１０２ダイオード素子（第２スイッチ素子：プルダウン側の出力トランジスタ）
３，１０３コイル
４，１０４平滑容量
５，１０５コンパレータ
６，１０６モノマルチ回路（ＭＭ）
７コイル電流相当波形生成回路
８加算回路
７１第１ローパスフィルタ
７２第２ローパスフィルタ
１０７平滑容量の等価直列抵抗（ＥＳＲ）

Claims

一端が第１端子に接続され、他端が第２端子に接続されたコイルと、
第１電源線と前記第１端子との間に設けられた第１スイッチ素子と、
前記第２端子と第２電源線との間に接続された容量と、
前記コイルに流れる電流に基づいて第１出力信号を生成するコイル電流相当波形生成回路と、
前記第２端子の電圧と前記第１出力信号とを加算し、第２出力信号を出力する加算回路と、
前記第２出力信号と基準電圧を比較して第３出力信号を出力し、前記第１スイッチ素子をスイッチング制御するコンパレータと、を有し、
前記コイル電流相当波形生成回路は、
一端が前記第１端子に接続された第１抵抗素子と、一端が前記第１抵抗素子の他端に接続され他端が前記第２電源線に接続された第１容量素子とを有する第１ローパスフィルタと、
前記第１抵抗素子の他端と前記加算回路との間に接続された第２ローパスフィルタと、を有することを特徴とする電源装置。
前記コイル電流相当波形生成回路は、前記第２ローパスフィルタと前記加算回路との間に接続されて前記第１出力信号を出力する増幅器を有し、前記増幅器の出力端子と前記第１抵抗素子の他端とが接続されることを特徴とする請求項１に記載の電源装置。
一端が第１端子に接続され、他端が第２端子に接続されたコイルと、
第１電源線と前記第１端子との間に設けられた第１スイッチ素子と、
前記第２端子と第２電源線との間に接続された容量と、
前記コイルに流れる電流に基づいて第１出力信号を生成するコイル電流相当波形生成回路と、
出力電圧と前記第１出力信号とを加算し、第２出力信号を出力する加算回路と、
前記第２出力信号と基準電圧を比較して第３出力信号を出力し、前記第１スイッチ素子をスイッチング制御するコンパレータと、を有し、
前記コイル電流相当波形生成回路は、
前記第１端子と前記第２電源線との間に設けられた第１ローパスフィルタと、
前記第１端子と前記第２電源線との間に設けられた第２ローパスフィルタと、を有することを特徴とする電源装置。
前記第１ローパスフィルタは、
一端が前記第１端子に接続された第１抵抗素子と、
一端が前記第１抵抗素子の他端に接続され他端が前記第２電源線に接続された第１容量素子と、を有し、
前記コイル電流相当波形生成回路は、前記第２ローパスフィルタと前記加算回路との間に接続されて前記第１出力信号を出力する増幅器を有し、前記増幅器の出力端子と前記第１抵抗素子の他端とが接続されることを特徴とする請求項３に記載の電源装置。
さらに、
前記第３出力信号を受け取って所定幅のパルス信号を出力するモノマルチ回路と、
前記第１端子と前記第２電源線との間に設けられたダイオード素子または同期整流を行う第２スイッチ素子と、を有し、
前記第１スイッチ素子は、前記モノマルチ回路からの出力パルス信号によりスイッチング制御され、前記ダイオード素子または前記第２スイッチ素子は、前記第１スイッチ素子がオンするときにオフし、前記第１スイッチ素子がオフするときにオンすることを特徴とする請求項１乃至請求項４のいずれか１項に記載の電源装置。
前記第２ローパスフィルタは、前記第１ローパスフィルタよりも低い周波数帯域を有することを特徴とする請求項１乃至請求項５のいずれか１項に記載の電源装置。