JP2013153563A - 半導体集積回路装置およびｄｃ−ｄｃコンバータ - Google Patents

Abstract

【課題】安定して負荷に直流電圧を供給可能なＤＣ−ＤＣコンバータ用の半導体集積回路装置を提供する。
【解決手段】実施形態によれば、ＰＷＭ信号に応じて負荷に供給する電圧を制御して、入力電圧を出力電圧に変換して出力端子から出力するＤＣ−ＤＣコンバータに用いられる半導体集積回路装置が提供される。半導体集積回路装置は、誤差電圧生成部と、位相補償部と、制御部と、誤差電圧調整部と、を備える。前記誤差電圧生成部は、前記出力電圧に対応する帰還電圧と、予め定めた参照電圧との差を示す誤差電圧を生成する。前記位相補償部は、前記誤差電圧の位相を補償する。前記制御部は、前記誤差電圧および前記出力端子に接続される負荷に流れる電流に応じたデューティ比の前記ＰＷＭ信号を生成する。前記誤差電圧調整部は、前記帰還電圧の傾きに基づいて、前記誤差電圧を調整する。
【選択図】図１

Description

本発明の実施形態は、半導体集積回路装置およびＤＣ−ＤＣコンバータに関する。

ＤＣ−ＤＣコンバータは、入力直流電圧を、これとは異なる出力直流電圧に変換して、負荷に供給するものである。通常はフィードバック動作により、多少負荷が変動しても、一定の出力直流電圧を負荷に供給することができる。しかしながら、負荷が急激に変動すると、出力直流電圧も大きく変動してしまうという問題がある。

特開２００４−８０９８５号公報

安定して負荷に直流電圧を供給可能なＤＣ−ＤＣコンバータ用の半導体集積回路装置を提供する。

実施形態によれば、ＰＷＭ信号に応じて負荷に供給する電圧を制御して、入力電圧を出力電圧に変換して出力端子から出力するＤＣ−ＤＣコンバータに用いられる半導体集積回路装置が提供される。半導体集積回路装置は、誤差電圧生成部と、位相補償部と、制御部と、誤差電圧調整部と、を備える。前記誤差電圧生成部は、前記出力電圧に対応する帰還電圧と、予め定めた参照電圧との差を示す誤差電圧を生成する。前記位相補償部は、前記誤差電圧の位相を補償する。前記制御部は、前記誤差電圧および前記出力端子に接続される負荷に流れる電流に応じたデューティ比の前記ＰＷＭ信号を生成する。前記誤差電圧調整部は、前記帰還電圧の傾きに基づいて、前記誤差電圧を調整する。

第１の実施形態に係るＤＣ−ＤＣコンバータ１００の回路図。 制御部３の動作を模式的に示す電圧波形図。 ＰＷＭ信号Ｖｐｗｍｐ，Ｗｐｗｍｎ、電流ＩＬおよびセンス電圧Ｖｓｅｎｓの関係を模式的に示す波形図。 ＤＣ−ＤＣコンバータ１００の動作の概略を示す波形図。 ＤＣ−ＤＣコンバータ１００の詳細な動作を示す波形図。 第２の実施形態に係るＤＣ−ＤＣコンバータ１０１の回路図。 ＤＣ−ＤＣコンバータ１０１の詳細な動作を示す波形図。 第３の実施形態に係るＤＣ−ＤＣコンバータ２００の回路図。

以下、実施形態について、図面を参照しながら具体的に説明する。

（第１の実施形態）
図１は、第１の実施形態に係るＤＣ−ＤＣコンバータ１００の回路図である。図１のＤＣ−ＤＣコンバータ１００は、入力電圧Ｖｉｎより低い所望の出力電圧Ｖｏｕｔを生成して、負荷Ｒｌｏａｄに供給する降圧型のＤＣ−ＤＣコンバータである。

ＤＣ−ＤＣコンバータ１００は、誤差電圧生成部１と、位相補償部２と、制御部３と、スイッチング部４と、誤差電圧調整部５と、インダクタＬｏｕｔと、コンデンサＣｏｕｔとを備えている。ＤＣ−ＤＣコンバータ１００の出力端子から出力電圧Ｖｏｕｔが出力され、負荷Ｒｌｏａｄに供給される。

誤差電圧生成部１は、出力電圧Ｖｏｕｔおよび所定の参照電圧Ｖｒｅｆに基づいて、誤差電圧Ｖｅｒｒを生成する。より具体的には、誤差電圧生成部１は、ＤＣ−ＤＣコンバータ１００の出力端子と接地端子との間に直列接続されるフィードバック抵抗Ｒｆｂ１，Ｒｆｂ２と、誤差増幅器Ａｅｒｒとを有する。誤差増幅器Ａｅｒｒの正入力端子には参照電圧Ｖｒｅｆが入力され、負入力端子には出力電圧Ｖｏｕｔを抵抗Ｒｆｂ１，Ｒｆｂ２により分圧した帰還電圧Ｖｆｂが入力される。そして、誤差増幅器Ａｅｒｒは、参照電圧Ｖｒｅｆと電圧Ｖｆｂとの差を増幅して、誤差電圧Ｖｅｒｒを出力する。参照電圧Ｖｒｅｆは必要な出力電圧Ｖｏｕｔの値に応じて設定される。また、後述するように、誤差電圧Ｖｅｒｒは誤差電圧調節部５により調整可能である。

位相補償部２は、誤差増幅器Ａｅｒｒの出力端子と接地端子との間に直列接続される位相補償抵抗Ｒｃｏｍｐおよび位相補償コンデンサＣｃｏｍｐを有する。そして、位相補償部２は、抵抗ＲｃｏｍｐおよびコンデンサＣｃｏｍｐの大きさと誤差増幅器Ａｅｒｒの増幅率とに応じた時定数で、誤差電圧Ｖｅｒｒの位相を補償する。これにより、誤差電圧Ｖｅｒｒが電源電圧または接地電圧に固定されてしまうのを抑えることができる。

位相補償部２の時定数を小さく設定することで、出力電圧Ｖｏｕｔの急激な変化を抑えることができる。しかしながら、そうすると出力電圧Ｖｏｕｔが発振するなど、不安定な状態になってしまうおそれがある。そこで、本実施形態では、位相補償部２の時定数をそれほど小さくすることなく、安定的に出力電圧Ｖｏｕｔの急激な変化を抑えることを図る。

制御部３は、誤差電圧Ｖｅｒｒに基づいてデューティ比が定まるＰＷＭ（Pulse Width Modulation）信号Ｖｐｗｍｐ，Ｖｐｗｍｎを生成する。より具体的には、制御部３は、オシレータＯＳＣと、比較器Ｃｓｅｎｓと、ＰＷＭ信号生成部（ＰＷＭ ＧＥＮ）３１と、減算器３２とを有する。

オシレータＯＳＣは、周期が一定の矩形波信号Ｖｒｅｃを生成し、ＰＷＭ信号生成部３１に供給する。さらに、オシレータＯＳＣは、周期が矩形波信号Ｖｒｅｃと等しく、その立ち下がりに同期してリセットされるのこぎり波電圧Ｖｓｌｐを生成し、減算器３２に供給する。減算器３２は、のこぎり波電圧Ｖｓｌｐから後述するセンス電圧Ｖｓｅｎｓを減算した電圧Ｖｓｕｂ（＝Ｖｓｌｐ−Ｖｓｅｎｓ）を生成する。ただし、ＰＷＭ信号Ｖｐｗｍｐがハイの場合、減算器３２は電圧Ｖｓｕｂを０Ｖに設定する。

比較器Ｃｓｅｎｓの正入力端子には誤差電圧Ｖｅｒｒが入力され、負入力端子には電圧Ｖｓｕｂが入力される。そして、比較器Ｃｓｅｎｓは、誤差電圧Ｖｅｒｒの方が高い場合はハイを出力するが、電圧Ｖｓｕｂが誤差電圧Ｖｅｒｒに到達するとロウを出力し、比較信号ＶｃｍｐとしてＰＷＭ信号生成部３１に供給する。

図２は、制御部３の動作を模式的に示す電圧波形図である。同図の横軸は時間であり、縦軸は、上から順に、のこぎり波電圧Ｖｓｌｐ、矩形波信号Ｖｒｅｃ、電圧Ｖｓｕｂ、比較信号Ｖｃｍｐ、ＰＷＭ信号Ｖｐｗｍｐ，Ｖｐｗｍｎである。同図では、センス電圧Ｖｓｅｎｓおよび誤差電圧Ｖｅｒｒが一定である例を示している。また、図２（ｂ）は図２（ａ）に比べて誤差電圧Ｖｅｒｒが低い場合の例を示している。

まず、図２（ａ）を用い、ＰＷＭ信号生成部３１の動作について説明する。ＰＷＭ信号生成部３１は、矩形波信号Ｖｒｅｃがセット端子に入力され、比較信号Ｖｃｍｐがリセット端子に入力されるＳＲフリップフロップと類似した動作をする。すなわち、矩形波信号Ｖｒｅｃの立ち下がり（時刻ｔ１）に同期して、ＰＷＭ信号生成部３１はＰＷＭ信号Ｖｐｗｍｐ，Ｖｐｗｍｎをロウに設定する。そして、比較信号Ｖｃｍｐの立ち下がり（時刻ｔ２）に同期して、ＰＷＭ信号生成部３１はＰＷＭ信号Ｖｐｗｍｐ，Ｖｐｗｍｎをハイに設定する。

次に、差分器３２および比較器Ｃｓｅｎｓの動作について説明する。時刻ｔ１以降、電圧Ｖｓｕｂが上昇し、時刻ｔ２で誤差電圧Ｖｅｒｒに到達すると、比較器Ｃｓｅｎｓは比較信号Ｖｃｍｐをロウに設定する。これに伴い、上述のようにＰＷＭ信号Ｖｐｗｍｐがハイに設定されるため、時刻ｔ２以降は減算器３２は電圧Ｖｓｕｂを０Ｖに設定する。その後、時刻ｔ３でＰＷＭ信号Ｖｐｗｍｐがロウに設定されと、のこぎり波電圧Ｖｓｌｐの上昇にしたがって、電圧Ｖｓｕｂも上昇する。

ここで、矩形波信号Ｖｒｅｃの周期Ｔ０に対するＰＷＭ信号Ｖｐｗｍｐ，Ｖｐｗｍｎがロウである期間の割合をデューティ比と呼ぶ。図２（ａ）では、デューティ比はａ１／Ｔ０である。一方、図２（ｂ）では誤差電圧Ｖｅｒｒが低いため、電圧Ｖｓｕｂが短時間で誤差電圧Ｖｅｒｒに到達する。よって、デューティ比は図２（ａ）より小さいａ２／Ｔ０となる。このように、誤差電圧Ｖｅｒｒが低いほど、デューティ比は小さくなる。

図１に戻り、スイッチング部４は入力電源端子からインダクタＬｏｕｔに電流ＩＬを供給する。より具体的には、入力電圧Ｖｉｎを供給する入力電源端子と接地端子との間に縦続接続されるＰＭＯＳトランジスタＱｐ１，ＮＭＯＳトランジスタＱｎ１と、トランジスタＱｐ１と並列接続される抵抗ＲｓｅｎｓおよびＰＭＯＳトランジスタＱｐ２とを有する。

スイッチング部４は、ＰＷＭ信号Ｖｐｗｍｐ，ＶｐｗｍｎがロウであればトランジスタＱｐ１がオンして入力電圧Ｖｉｎを出力し、ハイであればトランジスタＱｎ１がオンして接地電圧を出力する。トランジスタＱｐ２は、例えばトランジスタＱｐ１の１／１０００の大きさで形成され、トランジスタＱｐ１に流れる電流の１／１０００の電流を流す。この電流および抵抗Ｒｓｅｎｓにより、センス電圧Ｖｓｅｎｓが生成される。

図３は、ＰＷＭ信号Ｖｐｗｍｐ，Ｗｐｗｍｎ、電流ＩＬおよびセンス電圧Ｖｓｅｎｓの関係を模式的に示す波形図である。図示のように、区間Ｔ１では、ＰＷＭ信号Ｖｗｐｍｐ，Ｖｗｐｍｎがロウであり、トランジスタＱｐ１，Ｑｐ２がオンする。そのため、電流ＩＬが徐々に増加する。よって、抵抗Ｒｓｅｎｓでの電圧降下が大きくなり、結果として、センス電圧Ｖｓｅｎｓは徐々に低下する。

一方、区間Ｔ２では、ＰＷＭ信号Ｖｗｐｍｐ，Ｖｗｐｍｎがハイであり、トランジスタＱｐ２がオフする。そのため、抵抗Ｒｓｅｎｓには電流がほとんど流れなくなる。よって、センス電圧Ｖｓｅｎｓはほぼ入力電圧Ｖｉｎとなる。このように、センス電圧ＶｓｅｎｓはインダクタＬｏｕｔに流れる電流ＩＬと対応している。また、図３から分かるように、ＰＷＭ信号Ｖｐｗｍｐ，Ｖｐｗｍｎのデューティ比が大きいほどトランジスタＱｐ１がオンである期間が長くなるため、電流ＩＬの値は大きくなる。

図１に戻り、インダクタＬｏｕｔおよびコンデンサＣｏｕｔは、スイッチング部４の出力端子と接地端子との間に直列接続される。これらの接続ノードから出力電圧Ｖｏｕｔが出力され、負荷Ｒｌｏａｄに供給される。インダクタＬｏｕｔにはスイッチング部４から出力される電圧と、出力電圧Ｖｏｕｔと電圧差が印加される。インダクタＬｏｕｔの負荷Ｒｌｏａｄ側を基準にすると、電圧差は、トランジスタＱｐ１がオンしているときは入力電圧Ｖｉｎ−出力電圧Ｖｏｕｔであり、トランジスタＱｎ１がオンしているときは接地電圧−出力電圧Ｖｏｕｔである。したがって、インダクタＬｏｕｔに印加される電圧は正および負の電圧が交互に繰り返され、インダクタＬｏｕｔには図３に示すような三角波状の電流ＩＬが流れる。

インダクタＬｏｕｔに流れる電流と負荷Ｒｌｏａｄに流れる電流が平衡すると、コンデンサＣｏｕｔに流れる電流が等価的に０となり、出力電圧Ｖｏｕｔが安定状態となる。

誤差電圧調整部５は、本実施形態の特徴の１つであり、出力電圧Ｖｏｕｔの傾きに基づいて誤差電圧Ｖｅｒｒを調整する。より具体的には、誤差電圧調整部５は、微分検出部５１と、比較器Ｃｄｎ，Ｃｕｐと、増幅器Ａｐ，Ａｍと、コンデンサＣｐ，Ｃｍと、スイッチＳＷｐ，ＳＷｎとを有する。

微分検出部５１は、例えば電流源と、コンデンサと、抵抗とを有するハイパスフィルタである。帰還電圧Ｖｆｂがコンデンサの一端に入力され、コンデンサの他端と抵抗との接続ノードから微分電圧Ｖｄｉｆが出力される。

比較器Ｃｕｐ、増幅器Ａｐ、コンデンサＣｐおよびスイッチＳＷｐは、誤差電圧Ｖｅｒｒを昇圧する昇圧部を構成する。比較器Ｃｕｐの正入力端子には閾値電圧Ｖｕｐが入力され、負入力端子には微分電圧Ｖｄｉｆが入力される。そして、比較器Ｃｕｐは、微分電圧Ｖｄｉｆの方が大きい場合はロウを、小さい場合はハイを、昇圧信号Ｖｐとして出力する。言い換えると、比較器Ｃｕｐは、帰還電圧Ｖｆｂが急激に低下した場合に、昇圧信号Ｖｐをハイに設定する。

スイッチＳＷｐは、比較器Ｃｕｐが出力する昇圧信号Ｖｐがロウの場合はオフし、ハイの場合はオンする。増幅器Ａｐの正入力端子には定電圧Ｖｐｒｅｆが入力され、負入力端子は出力端子と短絡される。そして、増幅器Ａｐは、スイッチＳＷｐがオフである場合に、容量Ｃｐに電圧Ｖｐｒｅｆを供給する。

同様に、比較器Ｃｄｎ、増幅器Ａｍ、コンデンサＣｍおよびスイッチＳＷｍは、誤差電圧Ｖｅｒｒを降圧する降圧部を構成する。比較器Ｃｄｎの正入力端子には微分電圧Ｖｄｉｆが入力され、負入力端子には閾値電圧Ｖｄｎが入力される。ここで、閾値電圧Ｖｄｎは閾値電圧Ｖｕｐより高い。そして、比較器Ｃｄｎは、微分電圧Ｖｄｉｆの方が大きい場合はハイを、小さい場合はロウを、降圧信号Ｖｍとして出力する。言い換えると、比較器Ｃｄｎは、帰還電圧Ｖｆｂが急激に増加した場合に、降圧信号Ｖｍをハイに設定する。

スイッチＳＷｍは、比較器Ｃｄｎが出力する降圧信号Ｖｍがロウの場合はオフし、ハイの場合はオンする。増幅器Ａｍの正入力端子には定電圧Ｖｍｒｅｆが入力され、負入力端子は出力端子と短絡される。そして、増幅器Ａｍは、スイッチＳＷｍがオフである場合に、容量Ｃｍに電圧Ｖｍｒｅｆを供給する。

以上に説明した図１のＤＣ−ＤＣコンバータ１００は、全体を１枚の半導体集積回路装置として実装してもよいし、例えばＰＣＢ（Printed Circuit Board）基板上にディスクリート部品を用いて実装してもよい。また、少なくとも一部、例えば図１のインダクタＬｏｕｔ、コンデンサＣｏｕｔをディスクリート部品で実装し、他の部分を半導体集積回路装置で実装してもよいし、インダクタＬｏｕｔ、コンデンサＣｏｕｔおよびスイッチング部４をディスクリート部品で実装し、他の部分を半導体集積回路装置で実装してもよい。

ＤＣ−ＤＣコンバータ１００の動作の概略は以下の通りである。負荷Ｒｌｏａｄの抵抗がわずかに大きくなると、負荷Ｒｌｏａｄに流れる電流が小さくなる。すると、出力電圧Ｖｏｕｔが所望の電圧より高くなり、帰還電圧Ｖｆｂが高くなる。そのため、誤差電圧Ｖｅｒｒが低くなる。その結果、図２で説明したように、ＰＷＭ信号Ｖｐｗｍｐ，Ｖｐｗｍｎのデューティ比が低くなり、トランジスタＱｐ１がオンする期間が短くなる。よって、出力電圧Ｖｏｕｔが低下し、所望の電圧で安定する。

一方、負荷Ｒｌｏａｄの抵抗がわずかに小さくなると、負荷Ｒｌｏａｄに流れる電流が大きくなる。すると、出力電圧Ｖｏｕｔが所望の電圧より低くなり、帰還電圧Ｖｆｂが低くなる。そのため、誤差電圧Ｖｅｒｒが高くなる。その結果、図２で説明したように、ＰＷＭ信号Ｖｐｗｍｐ，Ｖｐｗｍｎのデューティ比が高くなり、トランジスタＱｐがオンする期間が長くなる。よって、出力電圧Ｖｏｕｔが上昇し、所望の電圧で安定する。以上のような帰還動作により、負荷Ｒｌｏａｄが多少変動しても、ＤＣ−ＤＣコンバータ１００は一定の出力電圧Ｖｏｕｔを生成できる。

次に、負荷Ｒｌｏａｄが大きく変化した場合について説明する。なお、以下では、負荷Ｒｌｏａｄが、大きな電流ＩｌｏａｄＬが流れる高負荷状態と、小さな電流ＩｌｏａｄＳが流れる低負荷状態のいずれかであることを念頭に置いて説明する。

図４は、負荷Ｒｌｏａｄが大きく変化した場合のＤＣ−ＤＣコンバータ１００の動作の概略を示す波形図である。実線の各波形は、上から順に、負荷Ｒｌｏａｄに流れる電流Ｉｌｏａｄ、負荷Ｒｌｏａｄに供給される出力電圧Ｖｏｕｔ（およびこれと比例する帰還電圧Ｖｆｂ）、微分検出部５１が出力する微分電圧Ｖｄｉｆ、比較器Ｃｕｐ，Ｃｄｎがそれぞれ出力する昇圧信号Ｖｐおよび降圧信号Ｖｍ、および、誤差電圧Ｖｅｒｒである。

時刻ｔ１１で負荷Ｒｌｏａｄが低負荷状態から高負荷状態に大きく変化すると、負荷電流ＩｌｏａｄがＩｌｏａｄＳからＩｌｏａｄＬへ急激に大きくなる。その結果、ＤＣ−ＤＣコンバータ１００は出力端子に十分な電荷を供給できなくなり、一時的に出力電圧Ｖｏｕｔが低下してしまう。これにより、帰還電圧Ｖｆｂも同様に低下する。

帰還電圧Ｖｆｂが低下してその（負の）傾きが大きくなると、微分電圧Ｖｄｉｆも低下する。そして、時刻ｔ１２で微分電圧Ｖｄｉｆが閾値電圧Ｖｕｐを下回ると、比較器Ｃｕｐは昇圧信号Ｖｐをハイに設定する。これにより、スイッチＳＷｐがオンする。

このとき、時刻ｔ１２以前に図１のコンデンサＣｐに蓄えられていた電荷Ｑｐ０＝Ｃｐ＊Ｖｐｒｅｆが、容量Ｃｐと容量Ｃｃｏｍｐとに再分配される。時刻ｔ１２の直前のコンデンサＣｃｏｍｐと抵抗Ｒｃｏｍｐとの接続ノードＮの電圧をＶ０とすると、時刻ｔ１２での接続ノードＮの電圧Ｖ１は下記（１）式で表される。

V1 = (Ccomp * V 0 + Cp * Vpref) / (Ccomp + Cp) ・・・（１）
上記（１）式において、電圧Ｖ１が電圧Ｖ０より高くなるよう、容量Ｃｐ，Ｃｃｏｍｐおよび電圧Ｖｐｒｅｆを予め調整しておく。より具体的には、電圧Ｖ１が下記（２）式を満たすよう容量Ｃｐ，Ｃｃｏｍｐおよび電圧Ｖｐｒｅｆの値を予め調整しておく。

V1 = IloadL / gm ・・・（２）
ここで、ｇｍは、制御部３に入力される誤差電圧Ｖｅｒｒと、コイルＬｏｕｔに流れる平均電流ＩＬとの比である。

すると、時刻ｔ１２で接続ノードＮの電圧が昇圧されたのに伴い、抵抗Ｒｃｏｍｐを介して、誤差電圧Ｖｅｒｒも迅速に昇圧される。その結果、ＰＷＭ信号Ｖｐｗｍｐ，Ｖｐｗｍｎのデューティ比が高くなり、トランジスタＱｐがオンする期間が長くなる。したがって、迅速に出力電圧Ｖｏｕｔが上昇し、時刻ｔ１１以前の値に復帰する。

図４には、ＤＣ−ＤＣコンバータ１００に誤差電圧調整部５を設けない場合の出力電圧Ｖｏｕｔおよび誤差電圧Ｖｅｒｒの波形図を一点鎖線で描いている。誤差電圧調整部５を設けない場合、誤差電圧Ｖｅｒｒは時刻ｔ１２以降ゆっくりと増加する。そのため、出力電圧Ｖｏｕｔが時刻ｔ１１以前の値に復帰するまでの時間が長くなってしまう。

これに対し、本実施形態は、同図の実線で示すように、出力電圧Ｖｏｕｔが急激に低下すると、誤差電圧調整部５が誤差電圧Ｖｅｒｒを昇圧する。そのため、出力電圧Ｖｏｕｔは短時間で時刻ｔ１１以前の値に復帰する。

一方、時刻ｔ２１で負荷Ｒｌｏａｄが高負荷状態から低負荷状態に大きく変化すると、負荷電流ＩｌｏａｄがＩｌｏａｄＬからＩｌｏａｄＳへ急激に小さくなる。その結果、ＤＣ−ＤＣコンバータ１００が出力端子に過剰な電荷を供給し、一時的に出力電圧Ｖｏｕｔが上昇してしまう。

この場合、時刻ｔ２２で比較器Ｃｄｎが動作し、誤差電圧Ｖｅｒｒを迅速に降圧する。その結果、出力電圧Ｖｏｕｔは短時間で時刻ｔ１３以前の値に復帰する。なお、このときの接続ノードＮの電圧Ｖ２は下記（３）式で表される。

V2 = (Ccomp * V 0 + Cm * Vmref) / (Ccomp + Cm) ・・・（３）
この電圧Ｖ２が下記（４）式を満たすよう、容量Ｃｍ，Ｃｃｏｍｐおよび電圧Ｖｍｒｅｆの値を予め調整しておけばよい。

V2 = IloadS / gm ・・・（４）
以下、より詳細にＤＣ−ＤＣコンバータ１００の動作を説明する。

図５は、ＤＣ−ＤＣコンバータ１００の詳細な動作を示す波形図であり、図４の時刻ｔ１１〜ｔ１２付近を拡大したものである。各波形は、上から順に、電流Ｉｌｏａｄ、のこぎり波電圧Ｖｓｌｐ、矩形波信号Ｖｒｅｃ、比較信号Ｖｃｍｐ、ＰＷＭ信号Ｖｐｗｍｐ，Ｖｐｗｍｎ、電流ＩＬ、センス電圧Ｖｓｅｎｓ、昇圧信号Ｖｐ、誤差電圧Ｖｅｒｒおよび電圧Ｖｓｕｂである。

時刻ｔ１１以前の動作については図２および図３と同様なので、説明を省略する。

時刻ｔ１１で負荷電流Ｉｌｏａｄが急激に大きくなる。次いで、時刻ｔ１２で昇圧信号Ｖｐが立ち上がると、上述のように誤差信号Ｖｅｒｒが昇圧される。その後、時刻ｔ１３で矩形波信号Ｖｒｅｃが立ち下がると、これに同期してＰＷＭ信号生成部３１はＰＷＭ信号Ｖｐｗｍｐ，Ｖｐｗｍｎをロウに設定する。これによりトランジスタＱｐ１がオンし、時刻ｔ１３以降、インダクタＬｏｕｔに流れる電流ＩＬが増加するともに、センス電圧Ｖｓｅｎｓが低下する。

センス電圧Ｖｓｅｎｓが低下すると電圧Ｖｓｕｂが上昇するが、誤差電圧Ｖｅｒｒが昇圧されているため、電圧Ｖｓｕｂはすぐには誤差電圧Ｖｅｒｒに到達しない。よって、比較信号Ｖｃｍｐはハイのままであり、しばらくＰＷＭ信号Ｖｐｗｍｐ，Ｖｐｗｍｎがロウのままである。ＰＷＭ信号Ｖｐｗｍｐ，ＶｐｗｍｎがロウであるとトランジスタＱｐ１がオンのままであり、コイルＬｏｕｔに流れる電流ＩＬはどんどん増加する。これにより、出力電圧Ｖｏｕｔは短時間で時刻ｔ１１以前の値に復帰できる。

なお、時刻ｔ２１〜ｔ２２付近の負荷Ｒｌｏａｄが急激に小さくなった場合も動作原理は同様であるため、詳細な説明を省略する。

このように、第１の実施形態では、負荷Ｒｌｏａｄの変動により出力電圧Ｖｏｕｔが大きく変化した場合、この変化を検出して誤差電圧Ｖｅｒｒを調整する。すなわち、出力電圧Ｖｏｕｔが急激に低下すると誤差電圧Ｖｅｒｒを昇圧し、出力電圧Ｖｏｕｔが急激に増加すると誤差電圧Ｖｅｒｒを降圧する。そのため、オーバーシュートを抑えて出力電圧Ｖｏｕｔを迅速に負荷Ｒｌｏａｄが変動する前の所望の値に復帰させることができ、結果として、安定的に負荷に出力電圧を供給できる。

（第２の実施形態）
第２の実施形態は、誤差電圧調整部５がＰＷＭ信号Ｖｐｗｍｐ，Ｖｐｗｍｎも制御するものである。

図６は、第２の実施形態に係るＤＣ−ＤＣコンバータ１０１の回路図である。図６では、図１と共通する構成部分には同一の符号を付しており、以下では相違点を中心に説明する。

図６では、ＰＷＭ信号生成部３１は、誤差電圧調整部５の比較器Ｃｕｐが出力する昇圧信号Ｖｐに応じて、ＰＭＷ信号Ｖｐｗｍｐ，Ｖｐｗｍｎを設定する。より具体的には、昇圧信号Ｖｐが立ち上がると、ＰＷＭ信号生成部３１は、信号Ｖｒｅｃ，Ｖｃｍｐの値に関わらず、ＰＷＭ信号Ｖｐｗｍｐ，Ｖｐｗｍｎをロウに設定する。これによりトランジスタＱｐ１がオンしてインダクタＬｏｕｔに流れる電流ＩＬが増加し、出力電圧Ｖｏｕｔが上昇する。

また、ＰＷＭ信号生成部３１は、誤差電圧調整部５の比較器Ｃｄｎが出力する降圧信号Ｖｍに応じて、ＰＭＷ信号Ｖｐｗｍｐ，Ｖｐｗｍｎを設定する。より具体的には、降圧信号Ｖｍが立ち上がると、信号Ｖｒｅｃ，Ｖｃｍｐの値に関わらず、ＰＷＭ信号生成部３１はＰＷＭ信号Ｖｐｗｍｐ，Ｖｐｗｍｎをハイに設定する。これによりトランジスタＱｎ１がオンしてインダクタＬｏｕｔに流れる電流ＩＬが減少し、出力電圧Ｖｏｕｔが低下する。

図７は、図６のＤＣ−ＤＣコンバータ１０１の詳細な動作を示す波形図であり、図５と対応している。以下、図５との相違点を中心に説明する。

時刻ｔ１２において、昇圧信号Ｖｐが立ちあがると、図５と同様に誤差電圧調整部５は誤差電圧Ｖｅｒｒを昇圧する。加えて、時刻ｔ１２において、ＰＷＭ信号生成部３１はＰＷＭ信号Ｖｐｗｍｐ，Ｖｐｗｍｎをロウに設定する。これにより、Ｑｐ１がオンし、時刻ｔ１２以降、インダクタＬｏｕｔに流れる電流ＩＬが増加するともに、センス電圧Ｖｓｅｎｓが低下する。

図７では、時刻ｔ１３より早いタイミングの時刻ｔ１２でＰＷＭ信号Ｖｐｗｍｐ，Ｖｐｗｍｎがロウに設定される。よって、図５と比較すると、図７の方がより早くＰＷＭ信号Ｖｐｗｍｐ，Ｖｐｗｍｎがロウに設定され、結果として、より早くインダクタＬｏｕｔに流れる電流ＩＬが増加する。そのため、図５より早く出力電圧Ｖｏｕｔが負荷Ｒｌｏａｄが変動する前の値に復帰できる。

図７は、負荷Ｒｌｏａｄが大きくなった場合の波形図だが、負荷Ｒｌｏａｄが小さくなった場合も動作原理は同様であるため、詳細な説明を省略する。

このように、第２の実施形態では、昇圧信号Ｖｐ，降圧信号Ｖｍに応じて、ＰＷＭ信号Ｖｐｗｍｐ，Ｖｐｗｍｎが設定されるため、より迅速に出力電圧Ｖｏｕｔを迅速に負荷Ｒｌｏａｄが変動する前の値に復帰させることができる。

（第３の実施形態）
上述した第１および第２の実施形態は、入力電圧Ｖｉｎより低い出力電圧Ｖｏｕｔを生成する降圧型のＤＣ−ＤＣコンバータであった。これに対し、以下に説明する第３の実施形態は、
入力電圧Ｖｉｎより高い出力電圧Ｖｏｕｔを生成する昇圧型のＤＣ−ＤＣコンバータである。

図８は、第３の実施形態に係るＤＣ−ＤＣコンバータ２００の回路図である。図８では、図１と共通する構成部分には同一の符号を付しており、以下では相違点を中心に説明する。

図８のスイッチング部４は、ＤＣ−ＤＣコンバータ２００の出力端子と接地端子との間に縦続接続されるＰＭＯＳトランジスタＱｐ１およびＮＭＯＳトランジスタＱｎ１と、トランジスタＱｎ１と並列接続されるＮＭＯＳトランジスタＱｎ２および抵抗Ｒｓｅｎｓとを有する。また、コイルＬｏｕｔは入力電源端子と、トランジスタＱｐ１，Ｑｎ１の接続ノードとの間に接続される。入力電圧ＶｉｎはコイルＬｏｕｔを介して負荷Ｒｌｏａｄに接続されるため、入力電圧Ｖｉｎより高い出力電圧Ｖｏｕｔを負荷Ｒｌｏａｄに供給できる。

ＤＣ−ＤＣコンバータ２００の動作の概略は以下の通りである。負荷Ｒｌｏａｄの抵抗がわずかに大きくなると、負荷Ｒｌｏａｄに流れる電流が小さくなる。すると、出力電圧Ｖｏｕｔが所望の電圧より高くなり、帰還電圧Ｖｆｂが高くなる。そのため、誤差電圧Ｖｅｒｒが低くなる。その結果、ＰＷＭ信号Ｖｐｗｍｐ，Ｖｐｗｍｎのデューティ比が低くなり、トランジスタＱｐ１がオンする期間が短くなる。よって、出力電圧Ｖｏｕｔが低下し、所望の電圧で安定する。

一方、負荷Ｒｌｏａｄの抵抗がわずかに小さくなると、負荷Ｒｌｏａｄに流れる電流が大きくなる。すると、出力電圧Ｖｏｕｔが所望の電圧より低くなり、帰還電圧Ｖｆｂが低くなる。そのため、誤差電圧Ｖｅｒｒが高くなる。その結果、ＰＷＭ信号Ｖｐｗｍｐ，Ｖｐｗｍｎのデューティ比が高くなり、トランジスタＱｐ１がオンする期間が長くなる。よって、出力電圧Ｖｏｕｔが上昇し、所望の電圧で安定する。以上のような帰還動作により、負荷Ｒｌｏａｄが多少変動しても、ＤＣ−ＤＣコンバータ２００は一定の出力電圧Ｖｏｕｔを生成できる。

図８のＤＣ−ＤＣコンバータ２００も、誤差電圧調整部５を設けるため、第１の実施形態と同様の動作原理で、負荷Ｒｌｏａｄが大きく変動した場合でも、出力電圧出力電圧Ｖｏｕｔを迅速に負荷Ｒｌｏａｄが変動する前の所望の値に復帰させることができる。

なお、図８のＤＣ−ＤＣコンバータ２００において、図６と同様に、昇圧信号Ｖｐ，降圧信号Ｖｍに応じて、ＰＷＭ信号Ｖｐｗｍｐ，Ｖｐｗｍｎが設定されるようにしてもよい。

図１等のＤＣ−ＤＣコンバータは一例に過ぎず、種々の変形が可能である。例えば、ＭＯＳトランジスタの少なくとも一部を、バイポーラトランジスタやＢｉ−ＣＭＯＳ等の他の半導体素子を用いて構成してもよい。また、トランジスタの導電型を逆にし、それに応じて電源端子と接地端子の接続位置を逆にしたＤＣ−ＤＣコンバータを構成してもよい。この場合も基本的な動作原理は同じである。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。

１ 誤差電圧生成部
２ 位相補償部
３ 制御部
４ スイッチング部
５ 誤差電圧調整部

Claims (10)

1. ＰＷＭ信号に応じて負荷に供給する電圧を制御して、入力電圧を出力電圧に変換して出力端子から出力するＤＣ−ＤＣコンバータに用いられる半導体集積回路装置であって、
   前記出力電圧に対応する帰還電圧と、予め定めた参照電圧との差を示す誤差電圧を生成する誤差電圧生成部と、
   前記誤差電圧の位相を補償する位相補償部と、
   前記誤差電圧および前記出力端子に接続される負荷に流れる電流に応じたデューティ比の前記ＰＷＭ信号を生成する制御部と、
   前記帰還電圧の傾きに基づいて、前記誤差電圧を調整する誤差電圧調整部と、
   を備え、
   前記誤差電圧調整部は、
   前記帰還電圧の傾きを検出する微分検出部と、
   前記傾きが第１の閾値以下の場合に、前記誤差電圧を昇圧する昇圧部と、
   前記傾きが前記第１の閾値より高い第２の閾値以上の場合に、前記誤差電圧を降圧する降圧部と、を有し、
   前記位相補償部は、
   前記誤差電圧生成部の出力に一端が接続される位相補償抵抗と、
   前記位相補償抵抗の他端と接地端子との間に接続される位相補償コンデンサと、を有し、
   前記昇圧部は、
   前記帰還電圧の傾きと前記第１の閾値とを比較する第１の比較部と、
   前記第１の比較部による比較結果に基づいて制御され、前記位相補償抵抗と前記位相補償コンデンサとの接続ノードに一端が接続される第１のスイッチと、
   前記第１のスイッチの他端と接地端子との間に接続される第１のコンデンサと、
   正入力端子に昇圧用参照電圧が入力され、負入力端子および出力端子が、前記第１のスイッチの他端と接続される第１の増幅器と、を有し、
   前記降圧部は、
   前記帰還電圧の傾きと前記第２の閾値と、を比較する第２の比較部と、
   前記第２の比較部による比較結果に基づいて制御され、前記位相補償抵抗と前記位相補償コンデンサとの接続ノードに一端が接続される第２のスイッチと、
   前記第２のスイッチの他端と接地端子との間に接続される第２のコンデンサと、
   正入力端子に降圧用参照電圧が入力され、負入力端子および出力端子が、前記第２のスイッチの他端と接続される第２の増幅器と、を有し、
   前記制御部は、前記帰還電圧の傾きが第３の閾値以下の場合、および、前記帰還電圧の傾きが第３の閾値より高い第４の閾値以下の場合に、前記出力電圧の変化を抑制するように前記ＰＷＭ信号を制御することを特徴とする半導体集積回路装置。
2. ＰＷＭ信号に応じて負荷に供給する電圧を制御して、入力電圧を出力電圧に変換して出力端子から出力するＤＣ−ＤＣコンバータに用いられる半導体集積回路装置であって、
   前記出力電圧に対応する帰還電圧と、予め定めた参照電圧との差を示す誤差電圧を生成する誤差電圧生成部と、
   前記誤差電圧の位相を補償する位相補償部と、
   前記誤差電圧および前記出力端子に接続される負荷に流れる電流に応じたデューティ比の前記ＰＷＭ信号を生成する制御部と、
   前記帰還電圧の傾きに基づいて、前記誤差電圧を調整する誤差電圧調整部と、を備えることを特徴とする半導体集積回路装置。
3. 前記誤差電圧調整部は、前記帰還電圧の傾きが第１の閾値以下の場合、および、前記帰還電圧の傾きが前記第１の閾値より高い第２の閾値以上の場合、前記出力電圧の変化を抑制するように前記誤差電圧を調整することを特徴とする請求項２に記載の半導体集積回路装置。
4. 前記誤差電圧調整部は、
   前記帰還電圧の傾きを検出する微分検出部と、
   前記傾きが第１の閾値以下の場合に、前記誤差電圧を昇圧する昇圧部と、
   前記傾きが前記第１の閾値より高い第２の閾値以上の場合に、前記誤差電圧を降圧する降圧部と、を有することを特徴とする請求項２に記載の半導体集積回路装置。
5. 前記位相補償部は、
   前記誤差電圧生成部の出力に一端が接続される位相補償抵抗と、
   前記位相補償抵抗の他端と接地端子との間に接続される位相補償コンデンサと、を有し、
   前記昇圧部は、
   前記帰還電圧の傾きと前記第１の閾値とを比較する第１の比較部と、
   前記第１の比較部による比較結果に基づいて制御され、前記位相補償抵抗と前記位相補償コンデンサとの接続ノードに一端が接続される第１のスイッチと、
   前記第１のスイッチの他端と接地端子との間に接続される第１のコンデンサと、
   正入力端子に昇圧用参照電圧が入力され、負入力端子および出力端子が、前記第１のスイッチの他端と接続される第１の増幅器と、を有し、
   前記降圧部は、
   前記帰還電圧の傾きと前記第２の閾値と、を比較する第２の比較部と、
   前記第２の比較部による比較結果に基づいて制御され、前記位相補償抵抗と前記位相補償コンデンサとの接続ノードに一端が接続される第２のスイッチと、
   前記第２のスイッチの他端と接地端子との間に接続される第２のコンデンサと、
   正入力端子に降圧用参照電圧が入力され、負入力端子および出力端子が、前記第２のスイッチの他端と接続される第２の増幅器と、を有することを特徴とする請求項４に記載の半導体集積回路装置。
6. 前記制御部は、前記帰還電圧の傾きに基づいて、前記ＰＷＭ信号を制御することを特徴とする請求項２乃至５のいずれかに記載の半導体集積回路装置。
7. 前記制御部は、前記帰還電圧の傾きが第３の閾値以下の場合、および、前記帰還電圧の傾きが第３の閾値より高い第４の閾値以下の場合に、前記出力電圧の変化を抑制するように前記ＰＷＭ信号を制御することを特徴とする請求項６に記載の半導体集積回路装置。
8. 前記ＰＷＭ信号に応じて前記負荷に供給する電圧を制御するスイッチング部を備えることを特徴とする請求項１乃至７のいずれかに記載の半導体集積回路装置。
9. 請求項１乃至８のいずれかに記載の半導体集積回路装置と、
   前記出力端子に一端が接続されるインダクタと、
   前記ＰＷＭ信号に応じて、前記インダクタの他端に前記入力電圧を供給するか否かが切り替えられることを特徴とするＤＣ−ＤＣコンバータ。
10. 請求項１乃至８のいずれかに記載の半導体集積回路装置と、
    前記入力電圧を供給する電源端子に一端が接続されるインダクタと、
    前記出力端子と接地端子との間に接続される出力コンデンサと、を備え、
    前記ＰＷＭ信号に応じて、前記出力端子に前記インダクタの他端の電圧を供給するか否かが切り替えられることを特徴とするＤＣ−ＤＣコンバータ。

Images