JP5525097B1 - 電源回路 - Google Patents
電源回路 Download PDFInfo
- Publication number
- JP5525097B1 JP5525097B1 JP2013215007A JP2013215007A JP5525097B1 JP 5525097 B1 JP5525097 B1 JP 5525097B1 JP 2013215007 A JP2013215007 A JP 2013215007A JP 2013215007 A JP2013215007 A JP 2013215007A JP 5525097 B1 JP5525097 B1 JP 5525097B1
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- current
- value
- output
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000002131 composite material Substances 0.000 claims abstract description 65
- 230000007423 decrease Effects 0.000 claims description 32
- 230000004044 response Effects 0.000 claims description 5
- 239000003990 capacitor Substances 0.000 abstract description 17
- 238000013461 design Methods 0.000 abstract description 5
- 238000000034 method Methods 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 26
- 230000008859 change Effects 0.000 description 23
- 230000007704 transition Effects 0.000 description 19
- 238000012937 correction Methods 0.000 description 14
- 238000006243 chemical reaction Methods 0.000 description 9
- 230000000630 rising effect Effects 0.000 description 7
- 230000003247 decreasing effect Effects 0.000 description 6
- 230000003111 delayed effect Effects 0.000 description 6
- 230000010355 oscillation Effects 0.000 description 6
- 101100508411 Caenorhabditis elegans ifb-1 gene Proteins 0.000 description 4
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012935 Averaging Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000009499 grossing Methods 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 2
- 230000000087 stabilizing effect Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 230000036962 time dependent Effects 0.000 description 1
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
【解決手段】
出力電圧をフィードバックした電圧である帰還電圧、および、入力電流に基づき導出される導出電圧を含む複合電圧と基準電圧との比較結果に応じて、スイッチング制御を行う。そして、入力電流のピーク値に応じて前記基準電圧を設定する。これにより、フィードバックループの経路上に設けられていたエラーアンプを削除することができ、これにより位相補償回路を削除することができる。また、位相補償回路内のコンデンサ等の素子の選定に要する時間が不要となり、回路設計に要する工数を大幅に削減できる。さらに、複合電圧と基準電圧とに含まれる入力電流が同じ値となり、出力電圧と目標電圧との電圧差を小さくできる。
【選択図】図1
Description
<1−1.回路構成>
図1は、前提構成1のスイッチングレギュレータ1(以下、「レギュレータ1」という。)の回路構成を示す図である。レギュレータ1は、後述するトランジスタ101のスイッチング制御により出力電圧Voutが目標電圧Vtar(例えば、5V)となるように調整し、負荷3に対して出力電流Ioutを出力する。なお、負荷3はその一端がグランドに接続されている。
レギュレータ1は、出力電流Ioutの増減に対して、出力電圧Voutが一定になるようトランジスタ101を制御する。これによりコイル電流ILが変化する。また、コイル電流ILの変化は入力電流Iinの変化であるともいえる。つまり、出力電圧Voutの変動は入力電流Iinの変化に対応している。このように変化する入力電流Iinが、後述するコンパレータ103による基準電圧Vrefとの比較に用いられる。
次に、レギュレータ1の各信号について説明する。図2は、前提構成1のレギュレータ1の各信号の時間ごとの推移を示すグラフである。各グラフの横軸は時間[msec]を示す。以下、各グラフについての概要を説明した後、時間ごとの各信号の変化について説明する。
次に、本実施の形態の作用効果をボード線図を用いて説明する。本実施の形態のレギュレータ1は、電流モードにより制御を行う。図3では、図3上段に電流モードにおける周波数ごとのゲイン特性をゲイン特性曲線gaで示す。また、図3下段に位相特性を位相特性曲線phで示す。レギュレータ1は、電流モードでの制御であるため、コイル21のインピーダンスの影響を受けず、ポールはコンデンサ23による1つだけが現われる。その周波数は例えばゲイン特性曲線gaに示すように約1kHzである。従って、ゲインは、0Hzから約1kHzまで略一定のゲイン(例えば40dB)であり、約1kHz以降低下する。このようなゲインの低下は、周波数が高くなることでコンデンサ23のインピーダンスが低下することにより生じる。本実施の形態では更にフィードバック用の差動増幅器を使用しないため、ゲインは比較的低い値となる。そのため、ゲインは周波数の増加に伴い比較的早く0dBまで落ちる。例えばゲインは約100kHzで0dBとなる。
次に、前提構成2について説明する。前提構成1のレギュレータ1において、出力電流Ioutの電流値が増加した場合、出力電流Ioutの増加に伴って出力電圧Voutの電圧値が減少するという課題がある。その結果、出力電圧Voutと目標電圧Vtarとの電圧差が大きくなり、負荷3に対する安定した電力の供給が困難となる。そのため、前提構成2の、レギュレータ1aは、基準電圧Vrefを入力電流Iinに応じて補正することで出力電流Ioutが増加しても出力電圧Voutの電圧値の減少を防ぐ構成とした。
最初に、出力電流Ioutの電流値の増加と出力電圧Voutの減少との関係について説明する。図4は、前提構成2のスイッチングレギュレータ1a(以下、「レギュレータ1a」という。)の基準電圧Vrefの補正の有無による基準電圧Vrefおよび出力電圧Voutの変化を示すグラフである。図4のグラフは、横軸が電流値[A]、縦軸が電圧値[V]を示す。図4(a)のグラフは、基準電圧Vrefを補正しないレギュレータ1の出力電圧Voutの変化と基準電圧Vrefとを示すグラフである。出力電圧Voutは、ラインVout1aで示し、基準電圧Vrefは、ラインVref1aで示す。
次に、前提構成2のレギュレータ1aの構成について説明する。レギュレータ1aは、前提構成1のレギュレータ1の一部の構成を変更したものである。以下では図5および図6を用いて構成の変更とその変更に伴う信号の推移を中心に説明する。
図6は、前提構成2のレギュレータ1aに関する各信号の時間ごとの推移を示す図である。最初にレギュレータ1aにおいて基準電圧Vref1を補正しないと仮定した場合の各信号の推移について説明する。つまり、基準電源電圧VBの電圧を電圧値V5aとして、この電圧値が基準電圧Vref1の電圧値と仮定した場合である。
次に、第1の実施の形態について説明する。上述の前提構成2では、レギュレータ1aが、平均電流Id1を基準電源電圧VBに加えて補正することで、基準電圧Vref1を設定しており、これにより出力電圧Vout1の減少を防止する対策を説明した。ところが、この対策以外にも出力電圧Vout1の減少を防止する必要性があることが判明した。図7を用いて出力電圧Vout1が減少する理由を説明する。図7は、前提構成2における図6の一部の時刻(時刻t7〜t12)の信号波形を拡大した図である。なお、図7では、図6(c)のコイル電流グラフを図7(f)に示す入力電流グラフに置き換え、クロック信号グラフは省略して説明する。
図8は、第1の実施の形態のレギュレータ1bの回路構成を示す図である。レギュレータ1bは、前提構成2のレギュレータ1aの構成に加えて、ピークホールド回路52、および、LPF(Low Pass Filter)53を新たな構成として有しており、平均電流導出回路50を取り外した構成となっている。他の構成は前提構成2のレギュレータ1aと同様の構成である。
図9は、ピークホールド回路52を用いた場合の各信号の推移を説明する図である。前提構成2のレギュレータ1aは、図7で説明したように平均電流Id1を補正量ad1として基準電源電圧VBに加算し、基準電圧Vref1を設定した。これに対して、本実施の形態のレギュレータ1bは、例えば、時刻t8においてピークホールド回路52が取得した入力電流Iinのピーク値I3aに対応する入力ピーク電流Ip1を補正量ad2として基準電源電圧VBに加算し、基準電圧Vref1を設定する。つまり、レギュレータ1bは、入力ピーク電流Ip1と平均電流Id1との差の電流値を補正量ad1に加えた補正量ad2に基づき基準電圧Vref1を設定する。
次に、第2の実施の形態について説明する。上述の第1の実施の形態では、入力電流Iin1のピーク値に基づいて、基準電源電圧VBを補正することで、出力電圧Vout1と目標電圧Vtarとの電圧差を小さくすることについて説明した。
図12は、第2の実施の形態のレギュレータ1cの回路構成を示す図である。レギュレータ1cは、第1の実施の形態のレギュレータ1bの構成に加えて、スロープ補償回路54を新たな構成として有しており、さらにピークホールド回路52の構成を変更し、ピークホールド回路52aとしている。他の構成は第1の実施の形態のレギュレータ1bと同様の構成である。
そして、スロープ補償回路54は、スロープ電流SIを加算回路30に出力すると共に、スロープ電流SIをピークホールド回路52aに出力する。加算回路30に出力されたスロープ電流SIは、帰還電流Ifb1と入力電流Iin1とを含む複合電圧Vad1に足し合わされ、コンパレータ103に出力される。また、スロープ電流SIは、ピークホールド回路52aにより最大値であるピーク値が取得される。ピークホールド回路52aは、スロープ電流SIのピーク値の電流(以下、「スロープピーク電流Ip2」という。)と入力ピーク電流Ip1と足し合わせた電流Ip3(以下、「複合ピーク電流Ip3」という。)をLPF53に出力する。その結果、LPF53によりフィルタリングされた複合ピーク電流Ip3が電源加算回路51に出力される。電源加算回路51は、複合ピーク電流Ip3と、基準電源電圧VBを変換した電流とを足し合わせて得られる基準電圧Vref1をコンパレータ103の反転入力端子に印加する。
次に、複合ピーク電流Ip3を基準電源電圧VBに足し合わせて基準電圧Vref1を設定することで、出力電圧Vout1の低下を改善する方法について、図13および図14を用いて説明する。
以上、本発明の実施の形態について説明してきたが、この発明は上記実施の形態に限定されるものではなく様々な変形が可能である。以下では、このような変形例について説明する。なお、上記実施の形態で説明した形態、および、以下で説明する形態を含む全ての形態は、適宜に組み合わせ可能である。
2・・・・バッテリ
3・・・・負荷
21・・・コイル
22・・・抵抗
Claims (6)
- 入力電圧を出力電圧に変圧するスイッチングレギュレータであって、
前記出力電圧をフィードバックした電圧である帰還電圧、および、入力電流に基づき導出される導出電圧を含む複合電圧と基準電圧との比較結果に応じて、スイッチング制御を行う制御手段と、
前記入力電流のピーク値に応じて前記基準電圧を設定する設定手段と、
を備えることを特徴とするスイッチングレギュレータ。
- 請求項1に記載のスイッチングレギュレータにおいて、
時間の経過とともに電流値が上昇した後に該電流値が下降するスロープ電流を前記複合電圧に供給する供給手段を更に備え、
前記設定手段は、前記入力電流のピーク値と前記スロープ電流のピーク値とに応じて、前記基準電圧を設定すること、
を特徴とするスイッチングレギュレータ。
- 請求項2に記載のスイッチングレギュレータにおいて、
前記設定手段は、前記入力電流のピーク値と前記スロープ電流のピーク値とを所定の電圧値の基準電源電圧に足し合わせて前記基準電圧を設定すること、
を特徴とするスイッチングレギュレータ。
- 請求項1ないし3のいずれかに記載のスイッチングレギュレータにおいて、
電流のピーク値を取得する取得手段をさらに備え、
前記取得手段は、前記スイッチング制御のONからOFFまでの1周期で前記ピーク値を取得し、前回周期で取得した前記ピーク値をリセットして今回周期の前記ピーク値を取得すること、
を特徴とするスイッチングレギュレータ。
- 請求項1ないし4のいずれかに記載のスイッチングレギュレータと
前記スイッチングレギュレータの電圧を受けて動作する制御装置と、
を備える電子機器。
- 入力電圧を出力電圧に変圧する電子回路であって、
前記出力電圧をフィードバックした電圧である帰還電圧、および、入力電流に基づき導出される導出電圧を含む複合電圧と基準電圧との比較結果に応じて、スイッチング制御を行う制御手段と、
前記入力電流のピーク値に応じて前記基準電圧を設定する設定手段と、
を備えることを特徴とする電子回路。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013215007A JP5525097B1 (ja) | 2013-10-15 | 2013-10-15 | 電源回路 |
US14/257,615 US9543834B2 (en) | 2013-04-26 | 2014-04-21 | Switching regulator, electronic device, and electronic circuit |
TW103115079A TWI536725B (zh) | 2013-04-26 | 2014-04-25 | 轉換式調節器、電子裝置及電子電路 |
CN201410174299.2A CN104124871B (zh) | 2013-04-26 | 2014-04-28 | 开关式稳压器、电子装置和电子电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013215007A JP5525097B1 (ja) | 2013-10-15 | 2013-10-15 | 電源回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP5525097B1 true JP5525097B1 (ja) | 2014-06-18 |
JP2015080307A JP2015080307A (ja) | 2015-04-23 |
Family
ID=51175716
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013215007A Active JP5525097B1 (ja) | 2013-04-26 | 2013-10-15 | 電源回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5525097B1 (ja) |
Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6147478A (en) * | 1999-09-17 | 2000-11-14 | Texas Instruments Incorporated | Hysteretic regulator and control method having switching frequency independent from output filter |
JP2001245469A (ja) * | 1999-12-24 | 2001-09-07 | Hoya Corp | 電流―電圧変換回路およびそれを利用したdc−dcコンバータ |
JP2005110369A (ja) * | 2003-09-29 | 2005-04-21 | Murata Mfg Co Ltd | リップルコンバータ |
JP2005528875A (ja) * | 2002-06-04 | 2005-09-22 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Dc−dcコンバータ |
JP2005261102A (ja) * | 2004-03-12 | 2005-09-22 | Ricoh Co Ltd | スイッチングレギュレータ |
JP2007174772A (ja) * | 2005-12-20 | 2007-07-05 | Fujitsu Ltd | Dc−dcコンバータ制御回路、およびdc−dcコンバータ制御方法 |
JP2008125220A (ja) * | 2006-11-10 | 2008-05-29 | Fujitsu Ltd | 電流モードdc−dcコンバータ制御回路および電流モードdc−dcコンバータの制御方法 |
JP2010158084A (ja) * | 2008-12-26 | 2010-07-15 | Fujitsu Semiconductor Ltd | 電源装置 |
JP2012016241A (ja) * | 2010-07-05 | 2012-01-19 | Ricoh Co Ltd | Dc−dcコンバータおよびそれを用いた電子機器 |
JP2012060854A (ja) * | 2010-09-13 | 2012-03-22 | Toshiba Corp | Dc−dcコンバータ |
JP2012075295A (ja) * | 2010-09-30 | 2012-04-12 | Fujitsu Semiconductor Ltd | スイッチング電源の制御回路及び電子機器 |
JP2013150515A (ja) * | 2012-01-23 | 2013-08-01 | Rohm Co Ltd | 降圧スイッチングレギュレータおよびその制御回路、制御方法、それを用いた電子機器 |
-
2013
- 2013-10-15 JP JP2013215007A patent/JP5525097B1/ja active Active
Patent Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6147478A (en) * | 1999-09-17 | 2000-11-14 | Texas Instruments Incorporated | Hysteretic regulator and control method having switching frequency independent from output filter |
JP2001245469A (ja) * | 1999-12-24 | 2001-09-07 | Hoya Corp | 電流―電圧変換回路およびそれを利用したdc−dcコンバータ |
JP2005528875A (ja) * | 2002-06-04 | 2005-09-22 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Dc−dcコンバータ |
JP2005110369A (ja) * | 2003-09-29 | 2005-04-21 | Murata Mfg Co Ltd | リップルコンバータ |
JP2005261102A (ja) * | 2004-03-12 | 2005-09-22 | Ricoh Co Ltd | スイッチングレギュレータ |
JP2007174772A (ja) * | 2005-12-20 | 2007-07-05 | Fujitsu Ltd | Dc−dcコンバータ制御回路、およびdc−dcコンバータ制御方法 |
JP2008125220A (ja) * | 2006-11-10 | 2008-05-29 | Fujitsu Ltd | 電流モードdc−dcコンバータ制御回路および電流モードdc−dcコンバータの制御方法 |
JP2010158084A (ja) * | 2008-12-26 | 2010-07-15 | Fujitsu Semiconductor Ltd | 電源装置 |
JP2012016241A (ja) * | 2010-07-05 | 2012-01-19 | Ricoh Co Ltd | Dc−dcコンバータおよびそれを用いた電子機器 |
JP2012060854A (ja) * | 2010-09-13 | 2012-03-22 | Toshiba Corp | Dc−dcコンバータ |
JP2012075295A (ja) * | 2010-09-30 | 2012-04-12 | Fujitsu Semiconductor Ltd | スイッチング電源の制御回路及び電子機器 |
JP2013150515A (ja) * | 2012-01-23 | 2013-08-01 | Rohm Co Ltd | 降圧スイッチングレギュレータおよびその制御回路、制御方法、それを用いた電子機器 |
Also Published As
Publication number | Publication date |
---|---|
JP2015080307A (ja) | 2015-04-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9543834B2 (en) | Switching regulator, electronic device, and electronic circuit | |
US9455630B2 (en) | Control circuit and control method of digital control power supply circuit, and digital control power supply circuit, electronic device and base station using the same | |
US8587265B2 (en) | Control circuit for DC-DC converter, DC-DC converter, and method for controlling DC-DC converter | |
US7193871B2 (en) | DC-DC converter circuit | |
US8963523B2 (en) | Switching regulator with error correction and control method thereof | |
US8344711B2 (en) | Power supply device, control circuit and method for controlling power supply device | |
US9899921B1 (en) | Adaptive slope compensation for current mode switching power supply | |
US9013166B2 (en) | DC-DC converter controller | |
US8148966B2 (en) | Power supply control circuits including enhanced ramp pulse modulation | |
US9331573B2 (en) | Circuit and method for controlling a switching transistor of a switching regulator | |
JP2005528875A (ja) | Dc−dcコンバータ | |
JP2010183722A (ja) | Dc−dcコンバータおよびスイッチング制御回路 | |
JP4630165B2 (ja) | Dc−dcコンバータ | |
US20170288543A1 (en) | Dc offset correction for inductor current ripple based, constant-on-time dc-dc converters | |
JP6098057B2 (ja) | 電源の制御回路、電源装置及び電源の制御方法 | |
JP2019058027A (ja) | スイッチング電源装置 | |
JP6651919B2 (ja) | 電源装置 | |
US20140077717A1 (en) | Power supply device, luminaire, and power supplying method | |
JP5525097B1 (ja) | 電源回路 | |
JP6280331B2 (ja) | 電源回路 | |
JP5881664B2 (ja) | 電源装置、制御回路、電源装置の制御方法 | |
JP2005341712A (ja) | 電源装置 | |
JP6558832B2 (ja) | スイッチング電源装置 | |
JP5591975B1 (ja) | 電源回路 | |
CN117895788A (zh) | 控制电路及应用其的开关电源 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140325 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140410 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5525097 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |