JP5525097B1 - 電源回路 - Google Patents

Abstract

【課題】出力電圧の電圧値の安定性を確保する技術を提供する。
【解決手段】
出力電圧をフィードバックした電圧である帰還電圧、および、入力電流に基づき導出される導出電圧を含む複合電圧と基準電圧との比較結果に応じて、スイッチング制御を行う。そして、入力電流のピーク値に応じて前記基準電圧を設定する。これにより、フィードバックループの経路上に設けられていたエラーアンプを削除することができ、これにより位相補償回路を削除することができる。また、位相補償回路内のコンデンサ等の素子の選定に要する時間が不要となり、回路設計に要する工数を大幅に削減できる。さらに、複合電圧と基準電圧とに含まれる入力電流が同じ値となり、出力電圧と目標電圧との電圧差を小さくできる。

【選択図】図１

Description

本発明は、入力電圧を出力電圧に変圧する電源回路に関する。

従来、出力電圧をフィードバックしてＭＯＳトランジスタのＯＮ／ＯＦＦの切替えにより、出力電圧を目標電圧となるように制御するスイッチングレギュレータを備えた電源回路が一般的に用いられている。

例えば、スイッチングレギュレータはフィードバックループを有し、フィードバックループの経路上にはエラーアンプとしての差動増幅器が設けられている。差動増幅器には出力電圧をフィードバックした帰還電圧が入力される。差動増幅器は、帰還電圧と基準電圧とを比較した差の電圧である差動電圧を出力する。差動電圧はコンパレータに入力される。

また、スイッチングレギュレータは、入力電流を検出する電流センスアンプを有する。入力電流は、電圧に変換され入力変換電圧としてコンパレータに入力される。その結果、コンパレータは、入力変換電圧と差動電圧とを比較し、その比較結果に応じてＭＯＳトランジスタをＯＮまたはＯＦＦする。このようなフィードバック制御により出力電圧が一定に保たれるが、実際はトランジスタのＯＮ／ＯＦＦ制御により出力電圧が脈動するため、これを平滑化する目的でスイッチングレギュレータの出力にコンデンサが設けられる。

さらに、スイッチングレギュレータは、位相補償回路を有する。位相補償回路は、コンデンサおよび抵抗を主体として構成され、入力信号に対する出力信号のゲインを下げる。また、位相補償回路は、入力信号に対する出力信号の位相の遅れを調整する。つまり、位相補償回路は、入力信号に対する出力信号のゲインと位相との関係を調整する。具体的には、平滑用のコンデンサと位相補償用のコンデンサの影響により、ボード線図において1stポールと2ndポールとが生じ、夫々のポールで90deg（計180deg）位相が遅れる。そして、抵抗により位相が90deg進む。これにより、位相補償回路は、位相が180deg遅れる前にゲインを0dB以下となるよう調整する。その結果、出力電圧の発振を防止できる。

ここで、スイッチングレギュレータの回路内に位相補償回路を設ける場合、位相補償回路内のコンデンサ等の素子の選定は、多くの時間を要するときがある。また、位相補償回路内のコンデンサの容量が比較的大きい場合、出力電圧の変動に対するＭＯＳトランジスタのＯＮ／ＯＦＦ制御の応答が遅れてしまう。このような課題を解決する一例として、ＤＣ−ＤＣコンバータ制御回路が先行技術文献に開示されている（例えば、特許文献１）。このＤＣ−ＤＣコンバータ制御回路は、回路内に差動増幅器と位相補償回路とを設けることなく、出力電圧を目標電圧となるように制御する。

特開２００７−１７４７７２号公報

しかしながら、特許文献１に記載されているＤＣ−ＤＣコンバータ制御回路は、「電圧モード」で制御される回路である。ここで、電圧モードとは、制御回路の出力電圧を目標電圧に近づけるよう入力電圧の変化に基づき出力電圧を制御することをいう。このように電圧モードで制御される特許文献１のＤＣ−ＤＣコンバータ制御回路は、差動増幅器と位相補償回路をなくすことによりポールを１つ減らすことができるが、電圧モードのため平滑用のコンデンサと、トランジスタ出力に接続されるコイルとのダブルポールにより位相が180deg遅れて、出力電圧が発振しやすくなる。出力を安定化させる対策として、別の位相補償回路を設ける等の対策が必要となる。その結果、設計が複雑となり、回路内に新たな部品を設けることで回路のサイズが大きくなる。

本発明は、設計を簡素化させ出力電圧の安定化を図ることを目的とする。

上記課題を解決するために、本発明は、入力電圧を出力電圧に変圧するスイッチングレギュレータであって、前記出力電圧をフィードバックした電圧である帰還電圧、および、入力電流に基づき導出される導出電圧を含む複合電圧と基準電圧との比較結果に応じて、スイッチング制御を行う制御手段と、前記入力電流のピーク値に応じて前記基準電圧を設定する設定手段と、を備える。

また、本発明のスイッチングレギュレータは、請求項１に記載のスイッチングレギュレータにおいて、時間の経過とともに電流値が上昇した後に該電流値が下降するスロープ電流を前記複合電圧に供給する供給手段を更に備え、前記設定手段は、前記入力電流のピーク値と前記スロープ電流のピーク値とに応じて、前記基準電圧を設定する。

また、本発明のスイッチングレギュレータは、請求項２に記載のスイッチングレギュレータにおいて、前記設定手段は、前記入力電流のピーク値と前記スロープ電流のピーク値とを所定の電圧値の基準電源電圧に足し合わせて前記基準電圧を設定する。

また、本発明のスイッチングレギュレータは、請求項１ないし３のいずれかに記載のスイッチングレギュレータにおいて、電流のピーク値を取得する取得手段をさらに備え、前記取得手段は、前記スイッチング制御のＯＮからＯＦＦまでの１周期で前記ピーク値を取得し、前回周期で取得した前記ピーク値をリセットして今回周期の前記ピーク値を取得する。

また、本発明のスイッチングレギュレータは、請求項１ないし４のいずれかに記載のスイッチングレギュレータと前記スイッチングレギュレータの電圧を受けて動作する制御装置と、を備える。

また、本発明の電子回路は、入力電圧を出力電圧に変圧する電子回路であって、前記出力電圧をフィードバックした電圧である帰還電圧、および、入力電流に基づき導出される導出電圧を含む複合電圧と基準電圧との比較結果に応じて、スイッチング制御を行う制御手段と、前記入力電流のピーク値に応じて前記基準電圧を設定する設定手段と、を備える。

本発明によれば、出力電圧をフィードバックした帰還電圧と入力電流に基づき導出される導出電圧とを含む複合電圧と基準電圧との比較結果に応じて、スイッチング制御を行うため、フィードバックループの経路上に設けられていたエラーアンプを削除することができ、これにより位相補償回路を削除することができる。また、位相補償回路内のコンデンサ等の素子の選定に要する時間が不要となり、回路設計に要する工数を大幅に削減できる。さらに、本発明によれば、入力電流のピーク値に応じて基準電圧を設定することで、複合電圧と基準電圧とに含まれる入力電流が同じ値となり、出力電圧と目標電圧との電圧差を小さくできる。

また本発明によれば、入力電流のピーク値とスロープ電流のピーク値とに応じて基準電圧を設定することで、スロープ補償回路によるスロープ補償を行ったとしても出力電圧と目標電圧との差を小さくできる。

また、本発明によれば、入力電流のピーク値と前記スロープ電流のピーク値とを所定の電圧値の基準電源電圧に足し合わせて基準電圧を設定することで、帰還電圧に足し合わせる電圧と、基準電源電圧に足し合わせる電圧とを同じ電圧にできる。

また、本発明によれば、取得手段が、スイッチング制御のＯＮからＯＦＦまでの１周期で前記ピーク値を取得し、前回周期で取得したピーク値をリセットして今回周期のピーク値を取得することで、ピーク値の変化に追従して基準電圧を設定できる。

図１は、前提構成１の形態のレギュレータの回路構成を示す図である。 図２は、前提構成１のレギュレータに関する各信号の推移を示す図である。 図３は、電流モードの周波数特性を示すボード線図である。 図４は、基準電圧の補正の有無による基準電圧と出力電圧との変化を示すグラフである。 図５は、前提構成２のレギュレータの回路構成を示す図である。 図６は、前提構成２のレギュレータに関する各信号の推移を示す図である。 図７は、図６の一部の時刻（時刻ｔ７〜ｔ１２）の信号波形を拡大した図である。 図８は、第１の実施の形態のレギュレータの回路構成を示す図である。 図９は、ピークホールド回路を用いた場合の各信号の推移を説明する図である。 図１０は、入力ピーク電流に基づく補正後の基準電圧に対する各信号の推移を説明する図である。 図１１は、図１０のグラフに主にスロープ電流グラフを追加した図である。 図１２は、第２の実施の形態のレギュレータの回路構成を示す図である。 図１３は、図１３は、入力電流のピーク値とスロープ電流のピーク値とに基づく基準電圧の設定について説明する図である。 図１４は、複合ピーク電流に基づき設定された基準電圧に対する各信号の推移を説明する図である。

以下、図面を参照しつつ本発明の実施の形態について説明する。

＜１．前提構成１＞
＜１−１．回路構成＞
図１は、前提構成１のスイッチングレギュレータ１（以下、「レギュレータ１」という。）の回路構成を示す図である。レギュレータ１は、後述するトランジスタ１０１のスイッチング制御により出力電圧Ｖｏｕｔが目標電圧Ｖｔａｒ（例えば、5V）となるように調整し、負荷３に対して出力電流Ｉｏｕｔを出力する。なお、負荷３はその一端がグランドに接続されている。

負荷３は、例えばＥＣＵ（Electro Control Unit）のマイクロコンピュータである。ＥＣＵは、例えばエンジンの駆動を制御するエンジン制御ＥＣＵであり、ＥＣＵのマイクロコンピュータへ必要な電力を供給するためにレギュレータ１が用いられる。そのため、レギュレータ１は、エンジン制御ＥＣＵ以外にもレギュレータ１の電圧を受けて動作する制御装置を含むナビゲーション装置、オーディオ装置等の各種電子機器の電源として用いられる。

レギュレータ１では、一定周期のクロック信号がクロック入力端子Ｔｃを介してフリップフロップ１０４に入力される。フリップフロップ１０４は、トランジスタ１０１の駆動を制御するもので、セット（Ｓ）端子、リセット（Ｒ）端子、および、出力（Ｑ）端子を有する。フリップフロップ１０４は、クロック信号をセット（Ｓ）端子に受けてセットされ、出力（Ｑ）端子から“Ｈ”信号をドライバ１０２に出力する。

また、フリップフロップ１０４は、リセット（Ｒ）端子に後述するコンパレータ１０３からの信号を受けて、出力（Ｑ）端子から“Ｌ”信号をドライバ１０２に出力する。

ドライバ１０２は、フリップフロップ１０４の出力（Ｑ）端子からの信号に基づき、トランジスタ１０１のＯＮ／ＯＦＦを制御する。ドライバ１０２は、出力（Ｑ）端子からの信号が“Ｈ”信号の場合、ゲートに所定以上の電圧を印可してトランジスタ１０１をＯＮし、“Ｌ”信号の場合、ゲートに所定未満の電圧を印加または電圧を印加することなくトランジスタ１０１をＯＦＦする。

トランジスタ１０１は、入力電流Ｉｉｎの電流量をスイッチング制御により調整するＮチャンネルのＭＯＳトランジスタである。入力電流Ｉｉｎは、バッテリ２から入力端子Ｔａに印加される入力電圧Ｖｉｎ（例えば、14V）に基づいて流れる電流である。トランジスタ１０１のゲートにドライバ１０２から所定以上の電圧が印加された場合、トランジスタ１０１がＯＮし、入力電流Ｉｉｎがセンス抵抗２２を介してトランジスタ１０１のドレイン−ソース間を流れる。トランジスタ１０１のゲートに印加される電圧が所定未満または電圧が印可されていない場合、トランジスタ１０１はＯＦＦし、入力電流Ｉｉｎはドレイン−ソース間を流れない。つまり、センス抵抗２２にも入力電流Ｉｉｎは流れない。

センス抵抗２２は、入力電流Ｉｉｎの電流値を検出するための抵抗である。センス抵抗２２に流れる入力電流Ｉｉｎの電流値は、上述のようにトランジスタ１０１のスイッチング制御に応じて変化する。センス抵抗２２を用いた入力電流Ｉｉｎの検出については後述する。

また、トランジスタ１０１がＯＮするのは、上述のように一定周期のクロック信号に基づくものである。詳細には、トランジスタ１０１がＯＮするのは、クロック信号の立ち上がりの信号がフリップフロップ１０４のセット（Ｓ）端子に入力された場合である。これに対して、トランジスタ１０１がＯＦＦするのは、コンパレータ１０３からの出力信号がフリップフロップ１０４のリセット（Ｒ）端子に入力された場合である。つまり、トランジスタ１０１のＯＮタイミングは一定のタイミングであり、ＯＦＦタイミングはコンパレータ１０３の比較結果に応じて変化する。トランジスタのＯＦＦに関するコンパレータ１０３の動作は後述する。

トランジスタ１０１がＯＮの場合、ドレイン−ソース間を流れる入力電流Ｉｉｎは、コイル２１に流れる。

コイル２１は、トランジスタ１０１のスイッチング制御による入力電流Ｉｉｎの電流の変化を緩やかにする。トランジスタ１０１がＯＮの場合、コイル２１には入力電流Ｉｉｎが流れ、トランジスタ１０１がＯＦＦの場合、コイル２１にはショットキーダイオード１０９からの電流が流れる。つまり、トランジスタ１０１がＯＦＦの場合、ショットキーダイオード１０９のアノード側の電位に比べて、カソード側の電位が低くなる。その結果、トランジスタ１０１がＯＮからＯＦＦに切り替った場合でも、ショットキーダイオード１０９を介してコイル２１に電流が流れる。このようにコイル２１に流れる電流（以下、「コイル電流ＩＬ」という。）は、トランジスタ１０１がＯＦＦとなった場合に瞬時に0Aとなるのではなく、一定の傾きで電流値が徐々に低下していく。そのため、入力電流Ｉｉｎとコイル電流ＩＬとはトランジスタ１０１がＯＮの場合、同じ電流値となるが、トランジスタ１０１がＯＦＦの場合、両方の電流値が0Aのとき以外は異なる電流値となる。

コイル２１から出力されるコイル電流ＩＬは、コンデンサ２３に流れる。コイル電流ＩＬがコンデンサ２３に流れ込むことで、出力電圧Ｖｏｕｔの電圧値が上昇する。そして、コンデンサ２３は、コイル電流ＩＬから交流（ＡＣ）成分を除去する。これにより、コイル電流ＩＬの直流（ＤＣ）成分である出力電流Ｉｏｕｔが、出力端子Ｔｂを介して負荷３に流れる。なお、コンデンサ２３はその一端が、上述のショットキーダイオード１０９のアノードと共にグランドに接続されている
レギュレータ１は、出力電流Ｉｏｕｔの増減に対して、出力電圧Ｖｏｕｔが一定になるようトランジスタ１０１を制御する。これによりコイル電流ＩＬが変化する。また、コイル電流ＩＬの変化は入力電流Ｉｉｎの変化であるともいえる。つまり、出力電圧Ｖｏｕｔの変動は入力電流Ｉｉｎの変化に対応している。このように変化する入力電流Ｉｉｎが、後述するコンパレータ１０３による基準電圧Ｖｒｅｆとの比較に用いられる。

そして、出力電圧Ｖｏｕｔが変動すると、目標電圧Ｖｔａｒとの電圧差を生じる。出力電圧Ｖｏｕｔは、コイル２１とコンデンサ２３との間の接続点に設けられたフィードバックループにより抵抗２５および抵抗２６からなる分圧回路に印可される。抵抗２５および２６は、出力電圧Ｖｏｕｔを分圧する抵抗である。なお、抵抗２６はその一端がグランドに接続している。抵抗２５および抵抗２６は、出力電圧Ｖｏｕｔを分圧した帰還電圧Ｖｆｂを加算回路３０に出力する。この加算回路３０には帰還電圧Ｖｆｂ以外にも後述するように入力電流Ｉｉｎが入力される。以下、加算回路３０への入力電流Ｉｉｎの入力について説明する。

入力電流Ｉｉｎは、上述のセンス抵抗２２に流れることで、センス抵抗２２の電圧がセンスアンプ２４の非反転入力端子および反転入力端子に入力される。センスアンプ２４は、センス抵抗２２の両端の電圧差と予め設定されているセンス抵抗２２の抵抗値から入力電流Ｉｉｎの電流値を検出し、加算回路３０に出力する。

センスアンプ２４は、電流検出回路を構成するものであるが、本実施の形態では入力電流の値をセンス抵抗２２により検出している。もちろんセンス抵抗２２をコイル２１の出力側に接続することでコイル電流ＩＬを直接検出するようにしてもよい。

加算回路３０は、複数の電流を足し合わせて電圧に変換し、コンパレータ１０３に出力する。加算回路３０は、帰還電圧Ｖｆｂを電流に変換した帰還電流Ｉｆｂと入力電流Ｉｉｎとを足し合わせた複合電流Ｉａｄを電圧に変換し、この変換した複合電圧Ｖａｄをコンパレータ１０３に出力する。このため、複合電圧Ｖａｄには、帰還電圧Ｖｆｂと、入力電流Ｉｉｎを電圧変換した電圧ＶＬ（以下、「導出電圧ＶＬ」という。）が含まれているともいえる。

コンパレータ１０３は、非反転入力端子の電圧と反転入力端子の電圧とを比較してその比較結果に応じた信号を出力する。コンパレータ１０３は、非反転入力端子の複合電圧Ｖａｄと反転入力端子の基準電源１０５の電源電圧ＶＢ（例えば1.25V）（以下、基準電源電圧ＶＢ」という。）とが同じ電圧値となった場合、フリップフロップ１０４のリセット（Ｒ）端子にリセット信号を出力する。これによりトランジスタ１０１のゲートに印加されるドライバ１０２からの電圧が所定の電圧値未満となり、トランジスタ１０１はＯＮからＯＦＦに切り替る。

なお、ドライバ１０２がトランジスタ１０１のゲートに所定の電圧を印可するための構成として、定電圧源１０６、ダイオード１０７、および、コンデンサ１０８による公知のブーストトラップ回路が設けられている。この回路構成により安定してトランジスタ１０１のスイッチング制御が行われる。

本実施の形態は以上の構成であるが、特徴点は次の２点である。１点目は、従来のフィードバック用に設けていた差動増幅器および位相補償回路を設けることなく出力電圧Ｖｏｕｔを制御することである。そのために、フィードバック用の帰還電圧Ｖｆｂに入力電流Ｉｉｎに対応する導出電圧ＶＬを加算した複合電圧Ｖａｄを基準電圧Ｖｒｅｆと比較するようにしている。２点目は、トランジスタ１０１のＯＮをクロック信号による固定周期で行い、ＯＦＦをコンパレータ１０３の出力により行うことである。

＜１−２．信号の推移＞
次に、レギュレータ１の各信号について説明する。図２は、前提構成１のレギュレータ１の各信号の時間ごとの推移を示すグラフである。各グラフの横軸は時間［msec］を示す。以下、各グラフについての概要を説明した後、時間ごとの各信号の変化について説明する。

図２（ａ）のクロック信号グラフは、クロック入力端子Ｔｃを介して入力されるクロック信号ＣＬの変化を示すグラフである。クロック信号ＣＬは、固定周波数で立ち上りと立ち下りとを繰り返す。図２（ｂ）のトランジスタ制御グラフは、トランジスタ１０１のＯＮ／ＯＦＦの状態を示すと共に、トランジスタ１０１のＯＮ時間とＯＦＦ時間とを示すグラフである。図２（ｃ）のコイル電流グラフは、コイル２１に流れるコイル電流ＩＬの時間ごとの電流値［A］を示すグラフである。図２（ｄ）の複合電圧グラフは、コンパレータ１０３の非反転入力端子に入力される複合電圧Ｖａｄの時間ごとの電圧値［V］を示すグラフである。図２（ｅ）の出力電圧グラフは、出力電圧Ｖｏｕｔの時間ごとの電圧値［V］を示すグラフである。

図２（ａ）に示すように時刻ｔ１において、クロック信号ＣＬが立ち上がるとフリップフロップ１０４がセットされ、図２（ｂ）に示すようにトランジスタ１０１がＯＮする。これにより入力電流Ｉｉｎがセンス抵抗２２に流れ、図２（ｃ）に示すようにコイル２１にもコイル電流ＩＬが流れ、電流値Ｉ１から増加する。また、センス抵抗２２に入力電流Ｉｉｎが流れることで、センスアンプ２４が入力電流Ｉｉｎを検出して加算回路３０に出力する。加算回路３０で入力電流Ｉｉｎと帰還電圧Ｖｆｂの帰還電流Ｉｆｂとを足し合わせて得られる複合電圧Ｖａｄは、図２（ｄ）に示すように入力電流Ｉｉｎの増加に伴い、電圧値Ｖ１から増加する。

時刻ｔ２において、複合電圧Ｖａｄが基準電圧Ｖｒｅｆと同じ電圧値Ｖ４に達すると、コンパレータ１０３の出力端子からリセット（Ｒ）信号が出力され、これを受けてフリップフロップ１０４がリセットされ、図２（ｂ）に示すようにトランジスタ１０１がＯＦＦする。その結果、入力電流Ｉｉｎの電流値は瞬時に電流値0Aとなり、図２（ｄ）に示すように複合電圧Ｖａｄに含まれる導出電圧ＶＬ（入力電流Ｉｉｎ）の交流（ＡＣ）成分および直流（ＤＣ）成分が0（ゼロ）となり、複合電圧Ｖａｄは帰還電圧Ｖｆｂ（帰還電流Ｉｆｂ）分のみとなる。その結果、複合電圧Ｖａｄは電圧値Ｖ０まで低下する。なお、コイル電流ＩＬは、図２（ｃ）に示すようにショットキーダイオード１０９からコイル２１に流れる電流によりトランジスタ１０１がＯＦＦした時点の電流値Ｉ２から徐々に低下する。

トランジスタ１０１は、図２（ｂ）に示すように時刻ｔ１でＯＮして時刻ｔ２でＯＦＦするまでの間がＯＮ時間となり、時刻ｔ２でＯＦＦした後、次のＯＮタイミングである時刻ｔ３までの間がＯＦＦ時間となる。その結果、例えばトランジスタ１０１のＯＮデューティは５０％となる。そして、トランジスタ１０１のＯＦＦタイミングを決定するコンパレータ１０３による複合電圧Ｖａｄと基準電圧Ｖｒｅｆとの比較結果に応じて、ＯＮデューティが変化する。

このようなトランジスタ１０１の制御により、出力電圧Ｖｏｕｔは、図２（ｅ）に示すように時刻ｔ１〜ｔ３までの間、目標電圧Ｖｔａｒの電圧値と略同じ電圧値Ｖ１０の状態を維持する。また、出力電圧Ｖｏｕｔが目標電圧Ｖｔａｒと略同じ電圧値の状態で推移するため、帰還電圧Ｖｆｂも略一定の電圧値Ｖ０の状態を維持する。このように少なくとも後述する直流（ＤＣ）成分を含む電流に基づいて、出力電圧Ｖｏｕｔを制御する方式を「電流モード」という。

時刻ｔ３では、上述の時刻ｔ１と同様にクロック信号ＣＬが立ち上がるとフリップフロップ１０４がセットされトランジスタ１０１がＯＮする。そして、トランジスタ１０１がＯＮすることで、入力電流Ｉｉｎがセンス抵抗２２に流れ、コイル２１にもコイル電流ＩＬが流れる。以降、各信号は上述の変化と同様に推移する。

＜１−３．ボード線図＞
次に、本実施の形態の作用効果をボード線図を用いて説明する。本実施の形態のレギュレータ１は、電流モードにより制御を行う。図３では、図３上段に電流モードにおける周波数ごとのゲイン特性をゲイン特性曲線ｇａで示す。また、図３下段に位相特性を位相特性曲線ｐｈで示す。レギュレータ１は、電流モードでの制御であるため、コイル２１のインピーダンスの影響を受けず、ポールはコンデンサ２３による１つだけが現われる。その周波数は例えばゲイン特性曲線ｇａに示すように約1kHzである。従って、ゲインは、0Hzから約1kHzまで略一定のゲイン（例えば40dB）であり、約1kHz以降低下する。このようなゲインの低下は、周波数が高くなることでコンデンサ２３のインピーダンスが低下することにより生じる。本実施の形態では更にフィードバック用の差動増幅器を使用しないため、ゲインは比較的低い値となる。そのため、ゲインは周波数の増加に伴い比較的早く0dBまで落ちる。例えばゲインは約100kHzで0dBとなる。

一方、位相特性曲線ｐｈに示すように、位相はポール周波数の前後で90deg回る。例えば、位相は約50Hzまで略一定の180degであり約50Hz以降遅れ始め約10kHzで90deg遅れる。ポールの影響による位相遅れはこの90degのみであるため、ゲインが0dBとなる100kHzでは位相余裕は約80degと十分な値とすることができる。従って、出力電圧Ｖｏｕｔが発振することなく安定した動作を保障できる。

このように本実施の形態のレギュレータ１は、差動増幅器および位相補償回路を使用せず電流モードにより回路内の信号のゲインおよび位相を制御する。これにより、出力電圧Ｖｏｕｔの発振を防止でき、出力の安定した出力電圧Ｖｏｕｔが得られる。そのため本実施の形態のレギュレータ１は、電圧モードの回路と比べて設計が容易となり、回路内に新たな部品を設ける必要もないため回路全体の小型化が図れる。

また、本実施の形態のレギュレータ１は、差動増幅器を設けず位相補償回路も設けることもないため、位相補償回路内のコンデンサの容量が比較的大きい場合による出力電圧の変動に対するＭＯＳトランジスタのＯＮ／ＯＦＦ制御による応答の遅れが解消される。

また、本実施の形態のレギュレータ１は、入力電流Ｉｉｎの電流値の変化を利用してトランジスタ１０１を制御する。レギュレータ１は、帰還電圧Ｖｆｂに対応する帰還電流Ｉｆｂに入力電流Ｉｉｎを加えて得られる複合電圧Ｖａｄと、基準電圧Ｖｒｅｆとを比較する。その結果、レギュレータ１は、出力電圧Ｖｏｕｔの変化に応じてトランジスタ１０１のＯＮ／ＯＦＦを制御でき、出力電圧Ｖｏｕｔと目標電圧Ｖｔａｒとの電圧差を小さくできる。しかも、トランジスタ１０１のＯＮタイミングは、固定周波数のクロック信号ＣＬに基づき制御されるため、トランジスタ１０１のスイッチング周波数も固定周波数となる。スイッチング周波数が変動する場合、車載機ではラジオなどにノイズの影響を与える可能性が高くなる。それに対して、本実施の形態のレギュレータ１は、固定周波数でスイッチング動作を行なわせているため、ラジオの受信周波数とスイッチング周波数とを異なる周波数とすることが可能となる。その結果、レギュレータ１は、ラジオへのスイッチングノイズの重畳が回避できる。また、レギュレータ１は、スイッチング周波数を予め知ることができることからラジオ等他の機器でノイズ対策が可能となりノイズの影響を与えにくくなる。

＜２．前提構成２＞
次に、前提構成２について説明する。前提構成１のレギュレータ１において、出力電流Ｉｏｕｔの電流値が増加した場合、出力電流Ｉｏｕｔの増加に伴って出力電圧Ｖｏｕｔの電圧値が減少するという課題がある。その結果、出力電圧Ｖｏｕｔと目標電圧Ｖｔａｒとの電圧差が大きくなり、負荷３に対する安定した電力の供給が困難となる。そのため、前提構成２の、レギュレータ１ａは、基準電圧Ｖｒｅｆを入力電流Ｉｉｎに応じて補正することで出力電流Ｉｏｕｔが増加しても出力電圧Ｖｏｕｔの電圧値の減少を防ぐ構成とした。

＜２−１．基準電圧と出力電圧との関係＞
最初に、出力電流Ｉｏｕｔの電流値の増加と出力電圧Ｖｏｕｔの減少との関係について説明する。図４は、前提構成２のスイッチングレギュレータ１ａ（以下、「レギュレータ１ａ」という。）の基準電圧Ｖｒｅｆの補正の有無による基準電圧Ｖｒｅｆおよび出力電圧Ｖｏｕｔの変化を示すグラフである。図４のグラフは、横軸が電流値［A］、縦軸が電圧値［V］を示す。図４（ａ）のグラフは、基準電圧Ｖｒｅｆを補正しないレギュレータ１の出力電圧Ｖｏｕｔの変化と基準電圧Ｖｒｅｆとを示すグラフである。出力電圧Ｖｏｕｔは、ラインＶｏｕｔ１ａで示し、基準電圧Ｖｒｅｆは、ラインＶｒｅｆ１ａで示す。

出力電流Ｉｏｕｔが、図４（ａ）のグラフの横軸に示すように電流値ＩａからＩｃへと増加すると、出力電圧Ｖｏｕｔの電圧値は、ラインＶｏｕｔ１ａに示すように電圧値Ｖ１４〜Ｖ１２に減少する。その結果、出力電圧Ｖｏｕｔと目標電圧Ｖｔａｒとの電圧差が大きくなり、負荷３に対する安定した電力の供給が困難となる。なお、基準電圧Ｖｒｅｆの電圧値は、ラインＶｒｅｆ１ａに示すように一定である。このように出力電流Ｉｏｕｔの増加に伴い出力電圧Ｖｏｕｔが低下するのは次の理由による。出力電流Ｉｏｕｔが増加するということは電流の直流（ＤＣ）成分が増加することを意味する。つまり、出力電流Ｉｏｕｔに対応する入力電流Ｉｉｎの直流（ＤＣ）成分が増加し、入力電流Ｉｉｎの直流（ＤＣ）成分の増加に伴い、入力電流Ｉｉｎに対応する導出電圧ＶＬも増加する。その結果、複合電圧Ｖａｄが増加する。

レギュレータ１は、複合電圧Ｖａｄと基準電圧Ｖｒｅｆとが一致するよう出力電圧Ｖｏｕｔをフィードバック制御する。例えば、出力電流ＩｏｕｔがΔＩ増加し、それに伴い導出電圧ＶＬがΔＶ増加したとする。すると複合電圧Ｖａｄは、出力電流Ｉｏｕｔが増加した当初はΔＶ増加するため、トランジスタ１０１がＯＮした時点の複合電圧Ｖａｄと基準電圧Ｖｒｅｆとの差が小さくなり、複合電圧Ｖａｄが基準電圧Ｖｒｅｆに比較的早く到達することでトランジスタ１０１のＯＮデューティが小さくなる。その後、フィードバック制御によりトランジスタ１０１のＯＮデューティが例えば約５０％に落ち着く。この状態では入力電流Ｉｉｎの増加に伴う複合電圧Ｖａｄの電圧増加分ΔＶはそのまま残っている。その結果、ΔＶだけ出力電圧Ｖｏｕｔが減少した状態で落ち着くことになる。

本実施の形態のレギュレータ１ａは、このような出力電圧Ｖｏｕｔの電圧値の減少に対して、基準電圧Ｖｒｅｆを補正することで、出力電圧Ｖｏｕｔと目標電圧Ｖｔａｒとの電圧差を小さくする。

図４（ｂ）のグラフは、基準電圧Ｖｒｅｆを補正するレギュレータ１ａの出力電圧Ｖｏｕｔの変化と基準電圧Ｖｒｅｆとを示すグラフである。出力電圧Ｖｏｕｔは、ラインＶｏｕｔ１ｂで示し、基準電圧Ｖｒｅｆは、ラインＶｒｅｆ１ｂで示す。この図４（ｂ）のグラフと図４（ａ）のグラフとの異なる点は、一定であった基準電圧Ｖｒｅｆを示すラインＶｒｅｆ１ａの電圧値Ｖ３０が、ラインＶｒｅｆ１ｂに示す電圧値のように出力電流Ｉｏｕｔの電流値の増加に伴い増加することである。

出力電流Ｉｏｕｔが電流値Ｉａに変化すると、後述するように基準電源電圧ＶＢに導出電圧ＶＬが加算され、基準電圧Ｖｒｅｆの電圧値が増加する。その結果、ラインＶｒｅｆ１ｂは、電圧値Ｖ３０からより大きい電圧値Ｖ２０となる。また、出力電流Ｉｏｕｔが電流値Ｉａよりも大きい電流値Ｉｂに変化すると、ラインＶｒｅｆ１ｂは、電圧値Ｖ２０からより大きい電圧値Ｖ２１に変化する。さらに、出力電流Ｉｏｕｔが電流値Ｉｂよりも大きい電流値Ｉｃに変化すると、ラインＶｒｅｆ１ｂは、電圧値Ｖ２１からより大きい電圧値Ｖ２２に変化する。このような電圧値の変化は、上述のように基準電源電圧ＶＢに導出電圧ＶＬを加算して、基準電圧Ｖｒｅｆの電圧値を増加させることにより生じる変化である。

このように、出力電流Ｉｏｕｔの電流値の増加に伴い、基準電圧Ｖｒｅｆの電圧値を増加させることで、出力電流Ｉｏｕｔの電流値増加分を基準電圧Ｖｒｅｆの増加分で補うことができる。その結果、出力電圧Ｖｏｕｔは、目標電圧Ｖｔａｒの電圧値Ｖ１５と略同じ電圧値となる。このようにレギュレータ１ａは、出力電圧Ｖｏｕｔを安定した電圧値で制御できる。そして、レギュレータ１ａは、出力電圧Ｖｏｕｔと目標電圧Ｖｔａｒとの電圧差を小さくできる。

＜２−２．構成＞
次に、前提構成２のレギュレータ１ａの構成について説明する。レギュレータ１ａは、前提構成１のレギュレータ１の一部の構成を変更したものである。以下では図５および図６を用いて構成の変更とその変更に伴う信号の推移を中心に説明する。

図５は、前提構成２のレギュレータ１ａの回路構成を示す図である。レギュレータ１ａは、前提構成１のレギュレータ１の構成に加えて、平均電流導出回路５０、および、電源加算回路５１を新たな構成として有しており、他の構成は前提構成１のレギュレータ１と同様の構成である。なお、図５では出力電流Ｉｏｕｔ１に対応する電流の検出として入力電流Ｉｉｎ１を検出するようにしているが、コイル電流ＩＬを直接検出してもよい。

図５の平均電流導出回路５０は、入力電流Ｉｉｎにおけるトランジスタ１０１のＯＮ時間の電流値の極大と極小とを平均した平均電流Ｉｄ１（以下、「平均電流Ｉｄ１」という。）を導出して電源加算回路５１に出力する。この平均電流Ｉｄ１は、コイル電流ＩＬの極大と極小とを平均した電流であるともいえる。また、平均電流導出回路５０は、入力電流Ｉｉｎ１の直流（ＤＣ）成分を導出する直流成分導出回路であるともいえる。

電源加算回路５１は、平均電流Ｉｄ１と、基準電源電圧ＶＢを変換した電流とを足し合わせて得られる基準電圧Ｖｒｅｆ１をコンパレータ１０３の反転入力端子に印加する。すなわち、平均電流導出回路５０、および、電源加算回路５１により基準電圧Ｖｒｅｆ１を補正する基準電圧補正回路を構成する。そして、コンパレータ１０３は、複合電圧Ｖａｄ１と基準電圧Ｖｒｅｆ１とを比較する。このようにレギュレータ１ａは、複合電圧Ｖａｄ１と基準電圧Ｖｒｅｆ１とによりトランジスタ１０１のスイッチングを制御することで、出力電流Ｉｏｕｔ１が増加しても出力電圧Ｖｏｕｔ１の安定させることができ、出力電圧Ｖｏｕｔ１と目標電圧Ｖｔａｒとの電圧差を小さい値に制御できる。

＜２−３．信号の推移＞
図６は、前提構成２のレギュレータ１ａに関する各信号の時間ごとの推移を示す図である。最初にレギュレータ１ａにおいて基準電圧Ｖｒｅｆ１を補正しないと仮定した場合の各信号の推移について説明する。つまり、基準電源電圧ＶＢの電圧を電圧値Ｖ５ａとして、この電圧値が基準電圧Ｖｒｅｆ１の電圧値と仮定した場合である。

レギュレータ１ａの各信号は、時刻０〜ｔ６の間は、前提構成１と同様の周期的な変化繰り返す信号となる。その後、出力電流Ｉｏｕｔ１が時刻ｔ６〜ｔ７の間で増加し、その後も電流値が増加した状態を維持している。その場合、図６（ａ）に示すクロック信号ＣＬの立ち上がりで図６（ｂ）に示すようにトランジスタ１０１がＯＮすると、電流値の増加分により図６（ｄ）に示すように複合電圧Ｖａｄ１が増加するため、トランジスタ１０１のＯＮ時間は小さくなる。しかし、その後フィードバック制御によりトランジスタ１０１のＯＮ時間が徐々に長くなり、やがてＯＮデューティは、出力電流Ｉｏｕｔ１の増加前と同じ状態に落ち着く。図６の時刻ｔ７以降は出力電流Ｉｏｕｔ１が増加したまま落ち着いた状態を示している。

時刻ｔ６〜ｔ７の間の各信号の変化についてより詳細に説明すると、図６（ｄ）に示すように複合電圧Ｖａｄ１は、時刻ｔ６〜７の間に過渡的に変化する。つまり、複合電圧Ｖａｄ１は、時刻ｔ６以降、入力電流Ｉｉｎ１の電流値が増加することにより、時刻ｔ６以前と比べて電圧値の増加時間が短くなる。このように複合電圧Ｖａｄ１の増加時間が短くなるのは、入力電流Ｉｉｎ１の増加分複合電圧Ｖａｄ１の電圧値が増加し、基準電圧Ｖｒｅｆ１の電圧値に到達するまでの時間が短くなるためである。

その結果、トランジスタ１０１のＯＮ時間が短くなりＯＦＦ時間が長くなる。その後、フィードバック制御によりトランジスタ１０１のＯＮ時間が徐々に長くなる。そして、複合電圧Ｖａｄ１は、図６（ｄ）に示すように時刻ｔ７以降電圧値が安定し、時刻ｔ６以前と同様にトランジスタ１０１のＯＮ、ＯＦＦタイミングに同期して周期的な変化を繰り返す。言い換えると、制御グラフのＯＮデューティが、時刻ｔ６以前のＯＮデューティと同じ値となる。

そして、出力電圧Ｖｏｕｔ１は、時刻ｔ６以降トランジスタ１０１のＯＮ時間が短くなってから元の状態に落ち着く過程で、入力電流Ｉｉｎ１の増加分を吸収するように時刻ｔ６での電圧値Ｖ１０が過渡的に減少し、時刻ｔ７では電圧値Ｖ１０ａに減少する。そして、出力電圧Ｖｏｕｔ１は、時刻ｔ７以降、複合電圧Ｖａｄ１の電圧値の安定に伴うトランジスタ１０１のＯＮデューティとＯＦＦデューティの比率により、電圧値がＶ１０ａに低下した状態を維持する。

なお、帰還電圧Ｖｆｂ１の電圧値は、時刻ｔ６〜ｔ７の出力電圧Ｖｏｕｔ１の電圧値の過渡的な減少に伴い電圧値Ｖ０ａに減少し、時刻ｔ７以降、出力電圧Ｖｏｕｔ１と同様に電圧値が低下した状態を維持する。

このように、入力電流Ｉｉｎ１に応じた電圧を帰還電圧Ｖｆｂ１に加算して、基準電圧Ｖｒｅｆ１と比較する構成としたため、出力電流Ｉｏｕｔ１が増加すると電流値の増加分を吸収するように出力電圧Ｖｏｕｔ１が減少した状態で安定する。そして、基準電圧Ｖｒｅｆ１を一定とした場合、出力電流Ｉｏｕｔ１の変化に対して出力電圧Ｖｏｕｔ１も変化し、目標電圧Ｖｔａｒとの電圧差が生じることがあった。

次に、出力電流Ｉｏｕｔ１の増加に対する出力電圧Ｖｏｕｔ１の減少に対して、平均電流Ｉｄ１を基準電源電圧ＶＢに加えて基準電圧Ｖｒｅｆ１を増加させた場合の信号の推移について説明する。尚、以下の説明ではこれまでと異なり時刻ｔ７で出力電流Ｉｏｕｔ１が増加したものとして説明する。また、基準電源電圧ＶＢは電圧値Ｖ５とし、時刻０〜ｔ６の間は、平均電流Ｉｄ１が基準電源電圧ＶＢに加えられた結果、基準電圧Ｖｒｅｆ１が電圧値Ｖ５ａであるとして説明を続ける。

平均電流Ｉｄ１は、出力電流Ｉｏｕｔ１に対応する入力電流Ｉｉｎ１の増加に伴い増加する。時刻ｔ７において出力電流Ｉｏｕｔ１の増加に伴い図６（ｃ）に示すようにコイル電流ＩＬに対応する入力電流Ｉｉｎ１が増加したとすると、平均電流Ｉｄ１も増加する。その結果、図６（ｄ）に示す基準電圧Ｖｒｅｆ１は、一点鎖線で示すように電圧値Ｖ５ａからＶ５ｂに増加する。

また、図６（ｄ）に示す複合電圧Ｖａｄ１は、一点鎖線で示すように平均電流Ｉｄ１の増加に伴い電圧値Ｖ２からＶ２ａに増加する。つまり、複合電圧Ｖａｄ１が増加することでほぼ同時に基準電圧Ｖｒｅｆ１も同じ電圧値だけ増加することになる。そのため、トランジスタ１０１のＯＮデューティは時刻ｔ６までと同じほぼ50％を維持でき、以後も同じ状態を繰り返す。その結果、出力電圧Ｖｏｕｔ１は、一点鎖線で示すように電圧値が減少することなく時刻ｔ６以前と同じ電圧値Ｖ１０を維持した状態で推移する。また、帰還電圧Ｖｆｂ１は、出力電圧Ｖｏｕｔ１に伴い変化するため、一点鎖線で示すように時刻ｔ６以前と同じ電圧値Ｖ０を維持した状態で推移する。

このようにレギュレータ１ａは、平均電流Ｉｄ１の電流値の増加に応じて基準電圧Ｖｒｅｆ１の電圧値を増加させることで、出力電流Ｉｏｕｔ１が増加したとしても出力電圧Ｖｏｕｔ１の出力を安定させ、出力電圧Ｖｏｕｔ１と目標電圧Ｖｔａｒと電圧差の小さい電圧値に制御できる。

＜３．第１の実施の形態＞
次に、第１の実施の形態について説明する。上述の前提構成２では、レギュレータ１ａが、平均電流Ｉｄ１を基準電源電圧ＶＢに加えて補正することで、基準電圧Ｖｒｅｆ１を設定しており、これにより出力電圧Ｖｏｕｔ１の減少を防止する対策を説明した。ところが、この対策以外にも出力電圧Ｖｏｕｔ１の減少を防止する必要性があることが判明した。図７を用いて出力電圧Ｖｏｕｔ１が減少する理由を説明する。図７は、前提構成２における図６の一部の時刻（時刻ｔ７〜ｔ１２）の信号波形を拡大した図である。なお、図７では、図６（ｃ）のコイル電流グラフを図７（ｆ）に示す入力電流グラフに置き換え、クロック信号グラフは省略して説明する。

前提構成２では、図７（ｄ）に示すように帰還電圧Ｖｆｂ１に入力電流Ｉｉｎ１の直流（ＤＣ）成分と交流（ＡＣ）成分を加算した。その一方で、基準電圧Ｖｒｅｆ１としては基準電源電圧ＶＢに入力電流Ｉｉｎの直流（ＤＣ）成分である平均電流Ｉｄ１を補正量ａｄ１として加算することで、出力電流Ｉｏｕｔ１の増加に対応した出力電圧Ｖｏｕｔ１の低下を防止するようにした。なお、入力電流Ｉｉｎの直流（ＤＣ）成分は、図７（ｆ）に示す極小値Ｉ１ａと極大値Ｉ３ａとの平均電流Ｉｄ１（電流値Ｉ２ａ）である。

しかしながら、実際は図７（ｅ）に示すように出力電圧Ｖｏｕｔ１は、目標電圧Ｖｔａｒの電圧値Ｖ１０に対して電圧値Ｖ１０ｂとなり、差分ｄ１だけ目標電圧Ｖｔａｒよりも電圧値が下回る結果となった。この差は例えば数mVの電圧差である。また、出力電圧Ｖｏｕｔ１が差分ｄ１だけ低下し、帰還電圧Ｖｆｂ１は、基準電源電圧ＶＢの電圧値Ｖ５よりも差分ｄ１ａだけ下回る電圧値Ｖ０ｂとなる。なお、出力電圧Ｖｏｕｔ１の差分ｄ１は、出力電圧Ｖｏｕｔ１をフィードバックした帰還電圧Ｖｆｂ１の差分ｄ１ａに対応し、差分ｄ１が差分ｄ１ａよりも大きくなる。

このように出力電圧Ｖｏｕｔ１が低下するのは、例えば時刻ｔ８において、複合電圧Ｖａｄ１は、入力電流Ｉｉｎ１の最大値Ｉ３ａが加算されるのに対して、基準電圧Ｖｒｅｆ１は、入力電流Ｉｉｎ１の平均電流Ｉｄ１の電流値Ｉ２ａが加算されるためである。つまり、入力電流Ｉｉｎ１における最大値Ｉ３ａと、平均電流Ｉｄ１の電流値Ｉ２ａとの差分ｄ１だけ、基準電圧Ｖｒｅｆ１の電圧値が低くなっている。そのため、入力電流Ｉｉｎ１の電流値が増加しても、複合電圧Ｖａｄ１は、差分ｄ１に相当する電圧分が増加することなく基準電圧Ｖｒｅｆ１に到達する。その結果、トランジスタ１０１のＯＮ時間が差分ｄ１に相当する時間だけ短くなり、出力電圧Ｖｏｕｔ１に差分ｄ１に相当する電圧値の低下が生じることとなる。

このような出力電圧Ｖｏｕｔ１の低下を改善する回路構成、および、信号の推移について以下に説明する。

＜３−１．構成＞
図８は、第１の実施の形態のレギュレータ１ｂの回路構成を示す図である。レギュレータ１ｂは、前提構成２のレギュレータ１ａの構成に加えて、ピークホールド回路５２、および、ＬＰＦ（Low Pass Filter）５３を新たな構成として有しており、平均電流導出回路５０を取り外した構成となっている。他の構成は前提構成２のレギュレータ１ａと同様の構成である。

ピークホールド回路５２は、入力電流Ｉｉｎ１のピーク値を取得するための回路である。より詳細にはピークホールド回路５２は、トランジスタ１０１の制御の１サイクル（１周期）における入力電流Ｉｉｎ１の最大値を検出する回路である。ピークホールド回路５２は、センスアンプ２４から入力電流Ｉｉｎ１の出力を受け、トランジスタ１０１がＯＮしてからＯＦＦするまでの１サイクル（１周期）の間の入力電流Ｉｉｎ１の最大値（ピーク値）を取得し、入力電流Ｉｉｎのピーク値で構成される電流（以下、「入力ピーク電流Ｉｐ１」という。）をＬＰＦ５３に出力する。なお、ピークホールド回路５２は、１サイクルの間のピーク値を取得した後、次のサイクルが開始されるトランジスタ１０１のＯＮタイミングで前回のサイクルで取得したピーク値をリセットし、今回サイクルにおけるピーク値を取得する。これにより、ピーク値の変化に追従して基準電圧Ｖｒｅｆ１を設定できる。

ＬＰＦ５３は、入力ピーク電流Ｉｐ１の時間ごとの変化を緩やかにするフィルタ装置である。入力ピーク電流Ｉｐ１があるタイミングで変化した場合にそのままの状態で基準電源電圧ＶＢに足し合わせると発振する可能性がある。そのため、ＬＰＦ５３は、入力ピーク電流Ｉｐ１の時間ごとの変化を緩やかにして、電源加算回路５１に出力する。その結果、ＬＰＦ５３によりフィルタリングされた入力ピーク電流Ｉｐ１が電源加算回路５１に出力される。

電源加算回路５１は、入力ピーク電流Ｉｐ１と、基準電源電圧ＶＢを変換した電流とを足し合わせて得られる基準電圧Ｖｒｅｆ１をコンパレータ１０３の反転入力端子に印加する。

＜３−２．信号の推移＞
図９は、ピークホールド回路５２を用いた場合の各信号の推移を説明する図である。前提構成２のレギュレータ１ａは、図７で説明したように平均電流Ｉｄ１を補正量ａｄ１として基準電源電圧ＶＢに加算し、基準電圧Ｖｒｅｆ１を設定した。これに対して、本実施の形態のレギュレータ１ｂは、例えば、時刻ｔ８においてピークホールド回路５２が取得した入力電流Ｉｉｎのピーク値Ｉ３ａに対応する入力ピーク電流Ｉｐ１を補正量ａｄ２として基準電源電圧ＶＢに加算し、基準電圧Ｖｒｅｆ１を設定する。つまり、レギュレータ１ｂは、入力ピーク電流Ｉｐ１と平均電流Ｉｄ１との差の電流値を補正量ａｄ１に加えた補正量ａｄ２に基づき基準電圧Ｖｒｅｆ１を設定する。

その結果、基準電圧Ｖｒｅｆ１の電圧値は、電圧値Ｖ５ｂよりも大きい電圧値Ｖ５ｃとなる。つまり、基準電圧Ｖｒｅｆ１の電圧値Ｖ５ｂとＶ５ｃとの差が図７で示した差分ｄ１に相当する。

図１０は、入力ピーク電流Ｉｐ１に基づく補正後の基準電圧Ｖｒｅｆ１に対する各信号の推移を説明する図である。入力ピーク電流Ｉｐ１に基づく補正量ａｄ２により基準電圧Ｖｒｅｆ１が電圧値Ｖ５ｂからＶ５ｃに増加したことに伴い、複合電圧Ｖａｄ１の基準電圧Ｖｒｅｆ１への到達時間が長くなる。その結果、トランジスタ１０１のＯＮ時間が長くなり、最終的には安定したデューティ（例えば、50%）で推移する。そのため、出力電圧Ｖｏｕｔは低下することなく、目標電圧Ｖｔａｒと同じ電圧値Ｖ１０を維持できる。また、出力電圧Ｖｏｕｔ１の電圧値が目標電圧Ｖｔａｒと同じ電圧値を維持するため、帰還電圧Ｖｆｂ１は、基準電源電圧ＶＢと同じ電圧値Ｖ５を維持できる。なお、図７で示した出力電圧Ｖｏｕｔ１の電圧値Ｖ１０とＶ１０ｂの差分ｄ１が、基準電圧Ｖｒｅｆ１の電圧値Ｖ５ｂとＶ５ｂとの差分ｄ１に相当する。

このように、入力電流Ｉｉｎ１のピーク値に応じて基準電圧Ｖｒｅｆ１を設定することで、複合電圧Ｖａｄ１と基準電圧Ｖｒｅｆ１とに含まれる入力電流Ｉｉｎが同じ値となり、出力電圧と目標電圧との電圧差を小さくできる。また、帰還電圧Ｖｆｂ１に加算する電圧と、基準電源電圧ＶＢに加算する電圧とが同じ電圧にできる。さらに、入力電流Ｉｉｎのピーク値がトランジスタ１０１のスイッチングの１サイクルごとに取得され、各サイクルのピーク値に基づいて基準電圧Ｖｒｅｆ１が設定されるため、ピーク値の変化に対して追従する基準電圧Ｖｒｅｆ１を設定できる。

＜４．第２の実施の形態＞
次に、第２の実施の形態について説明する。上述の第１の実施の形態では、入力電流Ｉｉｎ１のピーク値に基づいて、基準電源電圧ＶＢを補正することで、出力電圧Ｖｏｕｔ１と目標電圧Ｖｔａｒとの電圧差を小さくすることについて説明した。

ここで、レギュレータの回路構成において、スロープ補償回路が設けられることがある。スロープ補償回路は、トランジスタ１０１のＯＮデューティが５０％以上で入力電流Ｉｉｎ１が増加した場合に、トランジスタ１０１のＯＦＦタイミングが不定期となる低調波発振を防止するために用いられる。低調波発振が生じると、トランジスタ１０１のスイッチング波形にジッタが生じ、他の機器にノイズの影響を与える可能性がある。そのため、レギュレータにスロープ補償回路を設けることで、低調波発振を防止する。具体的には、スロープ補償回路は、電流の上りのスロープがトランジスタ１０１のＯＮ時間に応じて、所定の上昇率で増加し、ＯＦＦタイミングで電流値が低下するスロープ電流を生成する回路である。例えば、第１の実施の形態のレギュレータ１ｂにおいてこのスロープ補償回路がスロープ電流を加算回路３０に出力し、複合電圧Ｖａｄ１に加えるスロープ補償を行う。これにより、複合電圧Ｖａｄ１の上りのスロープの傾きがスロープ電流を加える前よりも大きくなり低調波発振を防止できる。

しかしながら、例えばレギュレータ１ｂにスロープ補償回路を設けた場合、図１１に示すような問題がある。図１１は、レギュレータ１ｂにスロープ補償回路を設けた場合の問題について説明する図であり、図１０のグラフに主にスロープ電流グラフを追加した図である。時刻ｔ７におけるトランジスタ１０１のＯＮタイミングでスロープ電流ＳＩは、所定の上昇率で増加する。そして、時刻ｔ８でスロープ電流ＳＩは、ピーク値である電流値Ｉ１１に達した後、トランジスタ１０１のＯＦＦにより電流値が低下して0Aとなる。その後、スロープ電流ＳＩは、トランジスタ１０１のスイッチング制御に応じて同様の変化を繰り返す。

スロープ電流ＳＩは、加算回路３０に供給され、複合電圧Ｖａｄ１に加算される。そうすると、スロープ電流ＳＩを加える前よりも複合電圧Ｖａｄ１の上りのスロープの傾きが大きくなり上昇率が増加する。その結果、複合電圧Ｖａｄ１の電圧値が基準電圧Ｖｒｅｆ１の電圧値Ｖ５ｃに到達する時間が比較的早い時間となる。そのため、トランジスタ１０１のＯＮ時間が短くＯＦＦ時間が長くなる。その結果、出力電圧Ｖｏｕｔ１は、目標電圧Ｖｔａｒよりも低下する。出力電圧Ｖｏｕｔ１の低下に伴い、帰還電圧Ｖｆｂ１も電源電圧ＶＢより低下し、それによりトランジスタ１０１のＯＮ時間が長くなる。このようなフィードバック動作を繰り返すことにより、出力電圧Ｖｏｕｔ１は、例えば、目標電圧Ｖｔａｒの電圧値Ｖ１０よりも低いＶ１０ｃで落ち着くこととなる。そして、電圧値Ｖ１０と電圧値Ｖ１０ｃとの差分ｄ２がスロープ電流ＳＩの電流値Ｉ１１に対応する値となる。

また、帰還電圧Ｖｆｂ１は、例えば、基準電源電圧ＶＢの電圧値Ｖ５よりも低い電圧値Ｖ０ｃで落ち着くこととなる。そして、電圧値Ｖ５と電圧値Ｖ０ｃとの差分ｄ２ａが、スロープ電流ＳＩの電流値Ｉ１１に対応する値となる。なお、出力電圧Ｖｏｕｔ１の差分ｄ２は、出力電圧Ｖｏｕｔ１をフィードバックした帰還電圧Ｖｆｂ１の差分ｄ２ａに対応し、差分ｄ２が差分ｄ２ａよりも大きくなる。

このような出力電圧Ｖｏｕｔ１の低下を改善する回路構成、および、信号の推移について以下に説明する。

＜４−１．構成＞
図１２は、第２の実施の形態のレギュレータ１ｃの回路構成を示す図である。レギュレータ１ｃは、第１の実施の形態のレギュレータ１ｂの構成に加えて、スロープ補償回路５４を新たな構成として有しており、さらにピークホールド回路５２の構成を変更し、ピークホールド回路５２ａとしている。他の構成は第１の実施の形態のレギュレータ１ｂと同様の構成である。

スロープ補償回路５４は、電流の上りのスロープがトランジスタ１０１のＯＮ時間に応じて、所定の上昇率で増加し、ＯＦＦタイミングで電流値が低下するスロープ電流ＳＩを生成する回路である。つまり、スロープ電流ＳＩは、時間の経過とともに電流値が上昇した後に電流値が下降する
そして、スロープ補償回路５４は、スロープ電流ＳＩを加算回路３０に出力すると共に、スロープ電流ＳＩをピークホールド回路５２ａに出力する。加算回路３０に出力されたスロープ電流ＳＩは、帰還電流Ｉｆｂ１と入力電流Ｉｉｎ１とを含む複合電圧Ｖａｄ１に足し合わされ、コンパレータ１０３に出力される。また、スロープ電流ＳＩは、ピークホールド回路５２ａにより最大値であるピーク値が取得される。ピークホールド回路５２ａは、スロープ電流ＳＩのピーク値の電流（以下、「スロープピーク電流Ｉｐ２」という。）と入力ピーク電流Ｉｐ１と足し合わせた電流Ｉｐ３（以下、「複合ピーク電流Ｉｐ３」という。）をＬＰＦ５３に出力する。その結果、ＬＰＦ５３によりフィルタリングされた複合ピーク電流Ｉｐ３が電源加算回路５１に出力される。電源加算回路５１は、複合ピーク電流Ｉｐ３と、基準電源電圧ＶＢを変換した電流とを足し合わせて得られる基準電圧Ｖｒｅｆ１をコンパレータ１０３の反転入力端子に印加する。

＜４−２．信号の推移＞
次に、複合ピーク電流Ｉｐ３を基準電源電圧ＶＢに足し合わせて基準電圧Ｖｒｅｆ１を設定することで、出力電圧Ｖｏｕｔ１の低下を改善する方法について、図１３および図１４を用いて説明する。

図１３は、入力電流Ｉｉｎのピーク値とスロープ電流ＳＩのピーク値とに基づく基準電圧Ｖｒｅｆ１の設定について説明する図である。第１の実施の形態のレギュレータ１ｂは、入力ピーク電流Ｉｐ１を補正量ａｄ２として基準電源電圧ＶＢに加算し、基準電圧Ｖｒｅｆ１を設定した。これに対して、本実施の形態のレギュレータ１ｃは、例えば、時刻ｔ８においてピークホールド回路５２ａに入力された入力電流Ｉｉｎのピーク値Ｉ３ａを含む入力ピーク電流Ｉｐ１と、スロープ電流ＳＩのピーク値Ｉ１１を含むスロープピーク電流Ｉｐ２とを足し合わせた複合ピーク電流Ｉｐ３を補正量ａｄ４として基準電圧Ｖｒｅｆ１を設定する。つまり、レギュレータ１ｃは、入力電流Ｉｉｎの電流値Ｉ３ａに対応する補正量ａｄ２と、スロープ電流ＳＩの電流値Ｉ１１に対応する補正量ａｄ３とを足し合わせた補正量ａｄ４を基準電源電圧ＶＢに加算し基準電圧Ｖｒｅｆ１を設定する。

その結果、基準電圧Ｖｒｅｆ１の電圧値は、補正量ａｄ２に基づく電圧値Ｖ５ｃよりも大きい電圧値Ｖ５ｄとなる。基準電圧Ｖｒｅｆ１の電圧値Ｖ５ｃとＶ５ｄとの差が図１１で示した差分ｄ２に相当する。

図１４は、複合ピーク電流Ｉｐ３に基づき設定された基準電圧Ｖｒｅｆ１に対する各信号の推移を説明する図である。複合ピーク電流Ｉｐ３に基づく補正量ａｄ４により基準電圧Ｖｒｅｆ１が電圧値Ｖ５ｃからＶ５ｄに増加したことに伴い、複合電圧Ｖａｄ１の基準電圧Ｖｒｅｆ１への到達時間が長くなる。その結果、トランジスタ１０１のＯＮ時間が長くなり、最終的には安定したデューティ（例えば、50%）で推移する。そのため、出力電圧Ｖｏｕｔは低下することなく、目標電圧Ｖｔａｒと同じ電圧値Ｖ１０を維持できる。

なお、図７で示した出力電圧Ｖｏｕｔ１の電圧値Ｖ１０とＶ１０ｃの差分ｄ１が、基準電圧Ｖｒｅｆ１の電圧値Ｖ５ｂとＶ５ｃとの差分ｄ１に相当する。

このように、入力電流Ｉｉｎ１のピーク値とスロープ電流ＳＩのピーク値とに応じて基準電圧Ｖｒｅｆ１を設定することで、スロープ補償回路５４を設けてスロープ電流ＳＩを複合電圧Ｖａｄ１に加えるスロープ補償を行ったとしても帰還電圧Ｖｆｂ１に加算する電圧と、基準電源電圧ＶＢに加算する電圧とが同じ電圧となり、出力電圧Ｖｏｕｔ１と目標電圧Ｖｔａｒとの差を小さくできる。また、入力電流Ｉｉｎのピーク値とスロープ電流ＳＩのピーク値とがトランジスタ１０１のスイッチングの１サイクルごとに取得され、各サイクルのピーク値に基づいて基準電圧Ｖｒｅｆ１が設定されるため、ピーク値の変化に対して追従する基準電圧Ｖｒｅｆ１を設定でき、出力電圧Ｖｏｕｔ１と目標電圧Ｖｔａｒとの電圧差を小さくできる。

＜変形例＞
以上、本発明の実施の形態について説明してきたが、この発明は上記実施の形態に限定されるものではなく様々な変形が可能である。以下では、このような変形例について説明する。なお、上記実施の形態で説明した形態、および、以下で説明する形態を含む全ての形態は、適宜に組み合わせ可能である。

上記実施の形態では、レギュレータ１ｂ（１ｃ）は、センス抵抗２２およびセンスアンプ２４を用いて入力電流Ｉｉｎ１の電流値を検出し、加算回路３０を用いて帰還電流Ｉｆｂ１と足し合わせて複合電圧Ｖａｄ１を導出していた。これに対して、レギュレータ１ｂ（１ｃ）は、入力電流Ｉｉｎ１に替えてコイル電流ＩＬ１を帰還電流Ｉｆｂ１と足し合わせて複合電圧Ｖａｄ１を導出してもよい。

また、上記実施の形態では、レギュレータ１ｂ（１ｃ）は、入力電流Ｉｉｎ１を入力端子Ｔａとトランジスタ１０１との間にセンス抵抗２２およびセンスアンプ２４を設けて検出することについて説明した。これに対して、レギュレータ１ｂ（１ｃ）は、入力電流Ｉｉｎ１の検出が可能であれば、回路内の他の箇所で電流値を検出する構成としてもよい。

また、上記実施の形態では、レギュレータ１ｂ（１ｃ）は、複合電圧Ｖａｄ１を導出する場合、帰還電流Ｉｆｂ１と入力電流Ｉｉｎ１とを足し合わせた複合電流Ｉａｄ１を電圧変換することについて述べた。これに対して、レギュレータ１ｂ（１ｃ）は、帰還電圧Ｖｆｂ１と入力電流Ｉｉｎ１を電圧変換した導出電圧ＶＬ１とを足し合わせて複合電圧Ｖａｄ１を導出してもよい。

また、上記実施の形態では、基準電源電圧ＶＢに足し合わせるものを電流（例えば、入力ピーク電流Ｉｐ１）であると説明したが、電圧（例えば、入力ピーク電流Ｉｐ１を変換した電圧）であってもよい。

また、上記実施の形態では、フィードバックした出力電圧Ｖｏｕｔ１を含む電圧を抵抗２５および抵抗２６で分圧して帰還電圧Ｖｆｂ１を導出し、加算回路３０に入力する構成について説明した。これに対して、抵抗２５および抵抗２６を設けることなく、出力電圧Ｖｏｕｔ１を含む電圧を直接、加算回路３０に入力してもよい。

また、上記実施の形態では、帰還電圧Ｖｆｂ１の電流変換は、加算回路３０の内部で行うことについて説明した。これに対して、帰還電圧Ｖｆｂ１の電流変換は、加算回路３０の外部に電流変換する回路を設けて行ってもよい。

また、上記実施の形態では、基準電源電圧ＶＢの電流変換は、電源加算回路５１の内部で行うことについて説明した。これに対して、基準電源電圧ＶＢの電流変換は、電源加算回路５１の外部に電流変換する回路を設けて行ってもよい。

また、上記実施の形態では、ＮチャンネルのＭＯＳトランジスタ１０１はスイッチング素子の一例を示したものであり、回路構成を変更して他のスイッチング素子（例えば、ＰチャンネルのＭＯＳトランジスタ）に変更してもよい。

また、上記実施の形態では、レギュレータ１ｂ（１ｃ）の構成は、一例として示したものであり、実施の形態で説明した以外の要素を含んでもよい。

また、上記実施の形態では、レギュレータ１ｂ（１ｃ）の構成は、一例を示したものであり、スイッチングレギュレータ内の素子を外部に設けてもよい。

また、上記実施の形態では、主にレギュレータに関する制御について説明したが、レギュレータに限定されることなくＰＷＭ制御を行う電子回路であれば、その他の電子回路にも本実施の形態で説明した技術を適用できる。

１・・・・スイッチングレギュレータ
２・・・・バッテリ
３・・・・負荷
２１・・・コイル
２２・・・抵抗

Claims (6)

1. 入力電圧を出力電圧に変圧するスイッチングレギュレータであって、
   前記出力電圧をフィードバックした電圧である帰還電圧、および、入力電流に基づき導出される導出電圧を含む複合電圧と基準電圧との比較結果に応じて、スイッチング制御を行う制御手段と、
   前記入力電流のピーク値に応じて前記基準電圧を設定する設定手段と、
   を備えることを特徴とするスイッチングレギュレータ。
   
2. 請求項１に記載のスイッチングレギュレータにおいて、
   時間の経過とともに電流値が上昇した後に該電流値が下降するスロープ電流を前記複合電圧に供給する供給手段を更に備え、
   前記設定手段は、前記入力電流のピーク値と前記スロープ電流のピーク値とに応じて、前記基準電圧を設定すること、
   を特徴とするスイッチングレギュレータ。
   
3. 請求項２に記載のスイッチングレギュレータにおいて、
   前記設定手段は、前記入力電流のピーク値と前記スロープ電流のピーク値とを所定の電圧値の基準電源電圧に足し合わせて前記基準電圧を設定すること、
   を特徴とするスイッチングレギュレータ。
   
4. 請求項１ないし３のいずれかに記載のスイッチングレギュレータにおいて、
   電流のピーク値を取得する取得手段をさらに備え、
   前記取得手段は、前記スイッチング制御のＯＮからＯＦＦまでの１周期で前記ピーク値を取得し、前回周期で取得した前記ピーク値をリセットして今回周期の前記ピーク値を取得すること、
   を特徴とするスイッチングレギュレータ。
   
5. 請求項１ないし４のいずれかに記載のスイッチングレギュレータと
   前記スイッチングレギュレータの電圧を受けて動作する制御装置と、
   を備える電子機器。
   
6. 入力電圧を出力電圧に変圧する電子回路であって、
   前記出力電圧をフィードバックした電圧である帰還電圧、および、入力電流に基づき導出される導出電圧を含む複合電圧と基準電圧との比較結果に応じて、スイッチング制御を行う制御手段と、
   前記入力電流のピーク値に応じて前記基準電圧を設定する設定手段と、
   を備えることを特徴とする電子回路。

Images