JP3788303B2 - チューナ - Google Patents
チューナ Download PDFInfo
- Publication number
- JP3788303B2 JP3788303B2 JP2001300623A JP2001300623A JP3788303B2 JP 3788303 B2 JP3788303 B2 JP 3788303B2 JP 2001300623 A JP2001300623 A JP 2001300623A JP 2001300623 A JP2001300623 A JP 2001300623A JP 3788303 B2 JP3788303 B2 JP 3788303B2
- Authority
- JP
- Japan
- Prior art keywords
- oscillation
- signal
- circuit
- voltage controlled
- oscillation signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/16—Circuits
- H04B1/26—Circuits for superheterodyne receivers
- H04B1/28—Circuits for superheterodyne receivers the receiver comprising at least one semiconductor device having three or more electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Superheterodyne Receivers (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Noise Elimination (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、チューナに関し、特に局部発振信号に妨害波となる基準周波信号が重畳するのを防止できるチューナに関する。
【０００２】
【従来の技術】
ＣＡＴＶでは、放送電波の再送信、空チャンネル、ミッドバンド、スーパバンドを用いて数十チャンネルの番組の送信が可能である。このようなＣＡＴＶでは、番組の選択と課金のために、信号のスクランブルと必要情報の交信が併用されるため、ダブルコンバージョンチューナを受信機の前に設置して受信が行われる。
【０００３】
図３は、従来のチューナのブロック図である。チューナ５０は、入力端子１、第１〜第４の帯域通過フィルタ２ａ〜２ｄ、自動利得制御器３、第１〜第３の増幅器４ａ〜４ｃ、第１及び第２の混合器５ａ，５ｂ、第１及び第２の電圧制御発振器６ａ，６ｂ、第１及び第２のＰＬＬＩＣ７ａ，７ｂ、基準発振子回路８、出力端子９を備える。
【０００４】
このチューナ５０は、入力された入力信号をアップコンバータで周波数を上げ、次にダウンコンバータで周波数を下げることにより、妨害等を除去するダブルコンバージョン方式のものである。
【０００５】
次に、チューナ５０の動作について説明する。入力端子１より入力された入力信号は、第１の帯域通過フィルタ２ａにより受信信号の周波数帯以外が減衰され、自動利得制御器３にて受信信号レベルに応じた自動利得制御電圧により所定のレベル範囲に制限された後、第１の増幅器４ａにより増幅され、第１の混合器５ａに供給される。第１の混合器５ａは、第１の電圧制御発振器６ａから出力される第１の局部発振信号に基いて、入力された入力信号を第１の中間周波信号に変換する。この場合、第１の電圧制御発振器６ａは、第１のＰＬＬＩＣ７ａに含まれる第１のＰＬＬ回路によりその発振周波数が制御されるとともに、周波数の安定化が図られる。
【０００６】
第１の混合器５ａから出力された第１の中間周波信号は、第２の帯域通過フィルタ２ｂにより、第１の中間周波数帯以外が減衰され、第２の増幅器４ｂで増幅された後、第３の帯域通過フィルタ２ｃにより、再度第１の中間周波数帯以外が減衰され、第２の混合器５ｂに供給される。第２の混合器５ｂは、第２の電圧制御発振器６ｂから出力される第２の局部発振信号に基いて、入力された第１の中間周波信号を第２の中間周波信号に変換する。この場合、第２の電圧制御発振器６ｂは、第２のＰＬＬＩＣ７ｂに含まれる第２のＰＬＬ回路によりその発振周波数が制御されるとともに、周波数の安定化が図られる。第２の混合器５ｂから出力された第２の中間周波信号は、第４の帯域通過フィルタ２ｄにより、第２の中間周波数帯以外が減衰され、第３の増幅器４ｃで増幅された後、出力端子９より出力される。
【０００７】
なお、第１のＰＬＬＩＣ７ａと基準発振子回路８とは直接接続され、第２のＰＬＬＩＣ７ｂと基準発振子回路８とはコンデンサＣ２及び増幅器ＡＭＰを介して接続される。基準発振子回路８は、水晶振動子ＸとコンデンサＣ１とからなり、基準発振子回路８と第１のＰＬＬＩＣ７ａに内蔵される増幅器とで構成させる基準発振回路で発振させる基準周波信号を第１の電圧制御発振器６ａへ供給する。そして、同じ基準周波信号は、コンデンサＣ２及び増幅器ＡＭＰを介して第２のＰＬＬＩＣ７ｂにも供給される。
【０００８】
【発明が解決しようとする課題】
ところが、上述の従来のチューナによれば、近年の小型化設計要望により第１の電圧制御発振器、基準発振用の増幅器を含む第１のＰＬＬＩＣ及び基準発振子回路は同じ筐体内に近接して配置されるため、第１の局部発振信号が基準発振子回路と第１のＰＬＬＩＣとの接続端子から第１のＰＬＬＩＣの基準発振用の増幅器へ流入してしまう。その結果、第１のＰＬＬＩＣの基準発振用の増幅器で、基準周波信号とこの流入してきた第１の局部発振信号が混合され、基準周波信号は、第１の局部発振信号が重畳された（基準周波信号±第１の局部発振信号）となる。この第１の局部発振信号を含む基準周波信号は第１のＰＬＬＩＣを経由して第１の電圧制御発振器に戻るため、第１の局部発振信号に基準周波信号の成分が重畳され、（第１の局部発振信号±基準周波信号）となる。通常、基準発振子回路を構成する精度の高い水晶振動子の発振周波数は４ＭＨｚ帯が使われるため、不要な信号は第１の局部発振信号±４ＭＨｚとなるが、この不要な信号の周波数はアナログ映像系伝送帯域幅６ＭＨｚ内にあるため、これが妨害波となりＣＡＴＶの画質が低下するといった問題があった。
【０００９】
本発明は、このような問題点を解決するためになされたものであり、基準発振信号が電圧制御発振器の発振信号に混入するのを防ぐことが可能なチューナを提供することを目的とする。
【００１０】
【課題を解決するための手段】
上述する問題点を解決するため本発明のチューナは、基準発振子回路および増幅器から構成される基準発振回路と、電圧制御発振器と、前記基準発振回路の発振信号と前記電圧制御発振器の発振信号とを位相比較し、該比較結果に応じて前記電圧制御発振器の発振信号の発振周波数を制御するＰＬＬ回路と、前記電圧制御発振器の発振信号に基き、入力信号を中間周波信号に周波数変換する混合器とを備えるチューナであって、前記基準発振子回路と前記増幅器との間に、前記基準発振回路の発振信号を通過させ、前記電圧制御発振器の発振信号を阻止するインダクタンス素子を接続したことを特徴とする。
【００１１】
また、本発明のチューナは、基準発振子回路および増幅器から構成される基準発振回路と、電圧制御発振器と、前記基準発振回路の発振信号と前記電圧制御発振器の発振信号とを位相比較し、該比較結果に応じて前記電圧制御発振器の発振信号の発振周波数を制御するＰＬＬ回路と、前記電圧制御発振器の発振信号に基き、入力信号を中間周波信号に周波数変換する混合器とを備えるチューナであって、前記基準発振子回路と前記増幅器との間に、前記基準発振回路の発振信号を通過させ、前記電圧制御発振器の発振信号を阻止するフィルタを接続したことを特徴とする。
【００１４】
本発明のチューナによれば、基準発振子回路と増幅回路との間に、基準周波信号を通過させ、電圧制御発振器の発振信号を阻止するインダクタンス素子あるいはフィルタを接続したため、電圧制御発振器の発振信号に、妨害波となる基準周波信号が重畳するのを防止できる。
【００１５】
【発明の実施の形態】
以下、図面を参照して本発明の実施例を説明する。なお、従来例と同一部分には、同一符号を付している。
【００１６】
図１は、本発明のチューナに係る第１の実施例のブロック図である。チューナ１０は、従来例のチューナ５０と同様に、入力端子１、第１〜第４の帯域通過フィルタ２ａ〜２ｄ、自動利得制御器３、第１〜第３の増幅器４ａ〜４ｃ、第１及び第２の混合器５ａ，５ｂ、第１及び第２の電圧制御発振器６ａ，６ｂ、第１及び第２のＰＬＬＩＣ７ａ，７ｂ、基準発振子回路８、出力端子９を備える。
【００１７】
そして、第２のＰＬＬＩＣ７ｂと基準発振子回路８とは従来例のチューナ５０と同様にコンデンサＣ２及び増幅器ＡＭＰを介して接続されるが、第１のＰＬＬＩＣ７ａに内蔵される増幅器と基準発振子回路８とはインダクタンス素子であるインダクタＬ１を介して接続される。
【００１８】
なお、基準発振子回路８と第１のＰＬＬＩＣ７ａに内蔵される増幅器とで基準発振回路（図示せず）を構成する。
【００１９】
また、インダクタＬ１は、印刷パターンで形成され、そのインダクタンス値は第１の電圧制御発振器６ａの発振信号を阻止するように１５ｎＨと小さい。すなわち、インダクタＬ１のインピーダンスは基準発振回路の発振周波数（４ＭＨｚ）で０．３８Ω、第１の電圧制御発振器６ａの発振周波数（１．５ＧＨｚ）では１４１．３Ωとなり、第１の電圧制御発振器６ａの発振信号を阻止できる。
【００２０】
図２は、本発明のチューナに係る第２の実施例のブロック図である。チューナ２０は、第１の実施例のチューナ１０（図１）と比較して、第１のＰＬＬＩＣ７ａと基準発振子回路８とがインダクタＬ２及びコンデンサＣ３，Ｃ４とからなる低域通過フィルタＦを介して接続される点で異なる。
【００２１】
なお、第１の実施例のチューナ１０（図１）と同様に、基準発振子回路８と第１のＰＬＬＩＣ７ａに内蔵される増幅器とで基準発振回路（図示せず）を構成する。
【００２２】
また、インダクタＬ２及びコンデンサＣ３，Ｃ４のインダクタンス値、キャパシタンス値は、基準発振回路の発振信号（４ＭＨｚ）を通過させ、第１の電圧制御発振器６ａの発振信号（１．５ＧＨｚ）を阻止するように設定されている。
【００２３】
上述の実施例のチューナによれば、基準発振子回路と第１のＰＬＬＩＣに内蔵される増幅器との間に、基準発振回路の発振信号を通過させ、第１の電圧制御発振器の発振信号である第１の局部発振信号を阻止するインダクタンス素子あるいはフィルタを接続したため、基準発振子回路と第１のＰＬＬＩＣに内蔵される増幅器とで構成させる基準発振回路から第１の電圧制御発振器へ供給する基準周波信号に、妨害波となる第１の局部発振信号が重畳するのを防止でき、その結果として第１の局部発振信号に妨害波となる基準周波信号が重畳するのを防止できる。
【００２４】
したがって、近年の小型化設計により電圧制御発振器と基準発振子回路とを近接させても、ＣＡＴＶの画質が劣化しなくなる。
【００２５】
なお、上述の実施例では、チューナがダブルコンバージョンチューナである場合について説明したが、シングルコンバージョンチューナであっても同様の効果が得られる。
【００２６】
また、インダクタが印刷パターンである場合について説明したが、チップコイル、空芯コイルなどであっても同様の効果が得られる。
【００２７】
さらに、フィルタが低域通過フィルタである場合について説明したが、基準周波信号を通過させ第１の局部発振信号を通過させない帯域通過フィルタあるいは第１の局部発振信号のみを通過させない帯域阻止フィルタであっても同様の効果が得られる。
【００２８】
なお、上記の各実施例においては、第１のＰＬＬＩＣに基準発振回路のための増幅器が含まれる構成を示したが、基準発振回路のための増幅器が第１のＰＬＬＩＣに含まれずに外付けされる場合であっても、全く同様の作用効果を奏するものである。
【００３０】
【発明の効果】
本発明のチューナによれば、基準発振子回路とＰＬＬＩＣに含まれる増幅器との間に、基準周波信号を通過させ、電圧制御発振器の発振信号を阻止するインダクタンス素子あるいはフィルタを接続したため、基準発振子回路とＰＬＬ回路に内蔵される増幅器とで構成させる基準発振回路から電圧制御発振器へ供給する基準周波信号に、妨害波となる電圧制御発振器の発振信号が重畳するのを防止でき、その結果として第１の局部発振信号に妨害波となる基準周波信号が重畳するのを防止できる。
【００３１】
したがって、近年の小型化設計により電圧制御発振器、基準発振子回路及びＰＬＬＩＣを近接させても、ＣＡＴＶの画質が劣化しなくなる。
【図面の簡単な説明】
【図１】本発明のチューナに係る第１の実施例のブロック図である。
【図２】本発明のチューナに係る第２の実施例のブロック図である。
【図３】従来のチューナを示すブロック図である。
【符号の説明】
５ａ，５ｂ 混合器
６ａ，６ｂ 電圧制御発振器
７ａ，７ｂ ＰＬＬＩＣ
８ 基準発振子回路
１０，２０ チューナ
Ｆ フィルタ
Ｌ１ インダクタンス素子
【発明の属する技術分野】
本発明は、チューナに関し、特に局部発振信号に妨害波となる基準周波信号が重畳するのを防止できるチューナに関する。
【０００２】
【従来の技術】
ＣＡＴＶでは、放送電波の再送信、空チャンネル、ミッドバンド、スーパバンドを用いて数十チャンネルの番組の送信が可能である。このようなＣＡＴＶでは、番組の選択と課金のために、信号のスクランブルと必要情報の交信が併用されるため、ダブルコンバージョンチューナを受信機の前に設置して受信が行われる。
【０００３】
図３は、従来のチューナのブロック図である。チューナ５０は、入力端子１、第１〜第４の帯域通過フィルタ２ａ〜２ｄ、自動利得制御器３、第１〜第３の増幅器４ａ〜４ｃ、第１及び第２の混合器５ａ，５ｂ、第１及び第２の電圧制御発振器６ａ，６ｂ、第１及び第２のＰＬＬＩＣ７ａ，７ｂ、基準発振子回路８、出力端子９を備える。
【０００４】
このチューナ５０は、入力された入力信号をアップコンバータで周波数を上げ、次にダウンコンバータで周波数を下げることにより、妨害等を除去するダブルコンバージョン方式のものである。
【０００５】
次に、チューナ５０の動作について説明する。入力端子１より入力された入力信号は、第１の帯域通過フィルタ２ａにより受信信号の周波数帯以外が減衰され、自動利得制御器３にて受信信号レベルに応じた自動利得制御電圧により所定のレベル範囲に制限された後、第１の増幅器４ａにより増幅され、第１の混合器５ａに供給される。第１の混合器５ａは、第１の電圧制御発振器６ａから出力される第１の局部発振信号に基いて、入力された入力信号を第１の中間周波信号に変換する。この場合、第１の電圧制御発振器６ａは、第１のＰＬＬＩＣ７ａに含まれる第１のＰＬＬ回路によりその発振周波数が制御されるとともに、周波数の安定化が図られる。
【０００６】
第１の混合器５ａから出力された第１の中間周波信号は、第２の帯域通過フィルタ２ｂにより、第１の中間周波数帯以外が減衰され、第２の増幅器４ｂで増幅された後、第３の帯域通過フィルタ２ｃにより、再度第１の中間周波数帯以外が減衰され、第２の混合器５ｂに供給される。第２の混合器５ｂは、第２の電圧制御発振器６ｂから出力される第２の局部発振信号に基いて、入力された第１の中間周波信号を第２の中間周波信号に変換する。この場合、第２の電圧制御発振器６ｂは、第２のＰＬＬＩＣ７ｂに含まれる第２のＰＬＬ回路によりその発振周波数が制御されるとともに、周波数の安定化が図られる。第２の混合器５ｂから出力された第２の中間周波信号は、第４の帯域通過フィルタ２ｄにより、第２の中間周波数帯以外が減衰され、第３の増幅器４ｃで増幅された後、出力端子９より出力される。
【０００７】
なお、第１のＰＬＬＩＣ７ａと基準発振子回路８とは直接接続され、第２のＰＬＬＩＣ７ｂと基準発振子回路８とはコンデンサＣ２及び増幅器ＡＭＰを介して接続される。基準発振子回路８は、水晶振動子ＸとコンデンサＣ１とからなり、基準発振子回路８と第１のＰＬＬＩＣ７ａに内蔵される増幅器とで構成させる基準発振回路で発振させる基準周波信号を第１の電圧制御発振器６ａへ供給する。そして、同じ基準周波信号は、コンデンサＣ２及び増幅器ＡＭＰを介して第２のＰＬＬＩＣ７ｂにも供給される。
【０００８】
【発明が解決しようとする課題】
ところが、上述の従来のチューナによれば、近年の小型化設計要望により第１の電圧制御発振器、基準発振用の増幅器を含む第１のＰＬＬＩＣ及び基準発振子回路は同じ筐体内に近接して配置されるため、第１の局部発振信号が基準発振子回路と第１のＰＬＬＩＣとの接続端子から第１のＰＬＬＩＣの基準発振用の増幅器へ流入してしまう。その結果、第１のＰＬＬＩＣの基準発振用の増幅器で、基準周波信号とこの流入してきた第１の局部発振信号が混合され、基準周波信号は、第１の局部発振信号が重畳された（基準周波信号±第１の局部発振信号）となる。この第１の局部発振信号を含む基準周波信号は第１のＰＬＬＩＣを経由して第１の電圧制御発振器に戻るため、第１の局部発振信号に基準周波信号の成分が重畳され、（第１の局部発振信号±基準周波信号）となる。通常、基準発振子回路を構成する精度の高い水晶振動子の発振周波数は４ＭＨｚ帯が使われるため、不要な信号は第１の局部発振信号±４ＭＨｚとなるが、この不要な信号の周波数はアナログ映像系伝送帯域幅６ＭＨｚ内にあるため、これが妨害波となりＣＡＴＶの画質が低下するといった問題があった。
【０００９】
本発明は、このような問題点を解決するためになされたものであり、基準発振信号が電圧制御発振器の発振信号に混入するのを防ぐことが可能なチューナを提供することを目的とする。
【００１０】
【課題を解決するための手段】
上述する問題点を解決するため本発明のチューナは、基準発振子回路および増幅器から構成される基準発振回路と、電圧制御発振器と、前記基準発振回路の発振信号と前記電圧制御発振器の発振信号とを位相比較し、該比較結果に応じて前記電圧制御発振器の発振信号の発振周波数を制御するＰＬＬ回路と、前記電圧制御発振器の発振信号に基き、入力信号を中間周波信号に周波数変換する混合器とを備えるチューナであって、前記基準発振子回路と前記増幅器との間に、前記基準発振回路の発振信号を通過させ、前記電圧制御発振器の発振信号を阻止するインダクタンス素子を接続したことを特徴とする。
【００１１】
また、本発明のチューナは、基準発振子回路および増幅器から構成される基準発振回路と、電圧制御発振器と、前記基準発振回路の発振信号と前記電圧制御発振器の発振信号とを位相比較し、該比較結果に応じて前記電圧制御発振器の発振信号の発振周波数を制御するＰＬＬ回路と、前記電圧制御発振器の発振信号に基き、入力信号を中間周波信号に周波数変換する混合器とを備えるチューナであって、前記基準発振子回路と前記増幅器との間に、前記基準発振回路の発振信号を通過させ、前記電圧制御発振器の発振信号を阻止するフィルタを接続したことを特徴とする。
【００１４】
本発明のチューナによれば、基準発振子回路と増幅回路との間に、基準周波信号を通過させ、電圧制御発振器の発振信号を阻止するインダクタンス素子あるいはフィルタを接続したため、電圧制御発振器の発振信号に、妨害波となる基準周波信号が重畳するのを防止できる。
【００１５】
【発明の実施の形態】
以下、図面を参照して本発明の実施例を説明する。なお、従来例と同一部分には、同一符号を付している。
【００１６】
図１は、本発明のチューナに係る第１の実施例のブロック図である。チューナ１０は、従来例のチューナ５０と同様に、入力端子１、第１〜第４の帯域通過フィルタ２ａ〜２ｄ、自動利得制御器３、第１〜第３の増幅器４ａ〜４ｃ、第１及び第２の混合器５ａ，５ｂ、第１及び第２の電圧制御発振器６ａ，６ｂ、第１及び第２のＰＬＬＩＣ７ａ，７ｂ、基準発振子回路８、出力端子９を備える。
【００１７】
そして、第２のＰＬＬＩＣ７ｂと基準発振子回路８とは従来例のチューナ５０と同様にコンデンサＣ２及び増幅器ＡＭＰを介して接続されるが、第１のＰＬＬＩＣ７ａに内蔵される増幅器と基準発振子回路８とはインダクタンス素子であるインダクタＬ１を介して接続される。
【００１８】
なお、基準発振子回路８と第１のＰＬＬＩＣ７ａに内蔵される増幅器とで基準発振回路（図示せず）を構成する。
【００１９】
また、インダクタＬ１は、印刷パターンで形成され、そのインダクタンス値は第１の電圧制御発振器６ａの発振信号を阻止するように１５ｎＨと小さい。すなわち、インダクタＬ１のインピーダンスは基準発振回路の発振周波数（４ＭＨｚ）で０．３８Ω、第１の電圧制御発振器６ａの発振周波数（１．５ＧＨｚ）では１４１．３Ωとなり、第１の電圧制御発振器６ａの発振信号を阻止できる。
【００２０】
図２は、本発明のチューナに係る第２の実施例のブロック図である。チューナ２０は、第１の実施例のチューナ１０（図１）と比較して、第１のＰＬＬＩＣ７ａと基準発振子回路８とがインダクタＬ２及びコンデンサＣ３，Ｃ４とからなる低域通過フィルタＦを介して接続される点で異なる。
【００２１】
なお、第１の実施例のチューナ１０（図１）と同様に、基準発振子回路８と第１のＰＬＬＩＣ７ａに内蔵される増幅器とで基準発振回路（図示せず）を構成する。
【００２２】
また、インダクタＬ２及びコンデンサＣ３，Ｃ４のインダクタンス値、キャパシタンス値は、基準発振回路の発振信号（４ＭＨｚ）を通過させ、第１の電圧制御発振器６ａの発振信号（１．５ＧＨｚ）を阻止するように設定されている。
【００２３】
上述の実施例のチューナによれば、基準発振子回路と第１のＰＬＬＩＣに内蔵される増幅器との間に、基準発振回路の発振信号を通過させ、第１の電圧制御発振器の発振信号である第１の局部発振信号を阻止するインダクタンス素子あるいはフィルタを接続したため、基準発振子回路と第１のＰＬＬＩＣに内蔵される増幅器とで構成させる基準発振回路から第１の電圧制御発振器へ供給する基準周波信号に、妨害波となる第１の局部発振信号が重畳するのを防止でき、その結果として第１の局部発振信号に妨害波となる基準周波信号が重畳するのを防止できる。
【００２４】
したがって、近年の小型化設計により電圧制御発振器と基準発振子回路とを近接させても、ＣＡＴＶの画質が劣化しなくなる。
【００２５】
なお、上述の実施例では、チューナがダブルコンバージョンチューナである場合について説明したが、シングルコンバージョンチューナであっても同様の効果が得られる。
【００２６】
また、インダクタが印刷パターンである場合について説明したが、チップコイル、空芯コイルなどであっても同様の効果が得られる。
【００２７】
さらに、フィルタが低域通過フィルタである場合について説明したが、基準周波信号を通過させ第１の局部発振信号を通過させない帯域通過フィルタあるいは第１の局部発振信号のみを通過させない帯域阻止フィルタであっても同様の効果が得られる。
【００２８】
なお、上記の各実施例においては、第１のＰＬＬＩＣに基準発振回路のための増幅器が含まれる構成を示したが、基準発振回路のための増幅器が第１のＰＬＬＩＣに含まれずに外付けされる場合であっても、全く同様の作用効果を奏するものである。
【００３０】
【発明の効果】
本発明のチューナによれば、基準発振子回路とＰＬＬＩＣに含まれる増幅器との間に、基準周波信号を通過させ、電圧制御発振器の発振信号を阻止するインダクタンス素子あるいはフィルタを接続したため、基準発振子回路とＰＬＬ回路に内蔵される増幅器とで構成させる基準発振回路から電圧制御発振器へ供給する基準周波信号に、妨害波となる電圧制御発振器の発振信号が重畳するのを防止でき、その結果として第１の局部発振信号に妨害波となる基準周波信号が重畳するのを防止できる。
【００３１】
したがって、近年の小型化設計により電圧制御発振器、基準発振子回路及びＰＬＬＩＣを近接させても、ＣＡＴＶの画質が劣化しなくなる。
【図面の簡単な説明】
【図１】本発明のチューナに係る第１の実施例のブロック図である。
【図２】本発明のチューナに係る第２の実施例のブロック図である。
【図３】従来のチューナを示すブロック図である。
【符号の説明】
５ａ，５ｂ 混合器
６ａ，６ｂ 電圧制御発振器
７ａ，７ｂ ＰＬＬＩＣ
８ 基準発振子回路
１０，２０ チューナ
Ｆ フィルタ
Ｌ１ インダクタンス素子
Claims (2)
- 基準発振子回路および増幅器から構成される基準発振回路と、電圧制御発振器と、前記基準発振回路の発振信号と前記電圧制御発振器の発振信号とを位相比較し、該比較結果に応じて前記電圧制御発振器の発振信号の発振周波数を制御するＰＬＬ回路と、前記電圧制御発振器の発振信号に基き、入力信号を中間周波信号に周波数変換する混合器とを備えるチューナであって、
前記基準発振子回路と前記増幅器との間に、前記基準発振回路の発振信号を通過させ、前記電圧制御発振器の発振信号を阻止するインダクタンス素子を接続したことを特徴とするチューナ。 - 基準発振子回路および増幅器から構成される基準発振回路と、電圧制御発振器と、前記基準発振回路の発振信号と前記電圧制御発振器の発振信号とを位相比較し、該比較結果に応じて前記電圧制御発振器の発振信号の発振周波数を制御するＰＬＬ回路と、前記電圧制御発振器の発振信号に基き、入力信号を中間周波信号に周波数変換する混合器とを備えるチューナであって、
前記基準発振子回路と前記増幅器との間に、前記基準発振回路の発振信号を通過させ、前記電圧制御発振器の発振信号を阻止するフィルタを接続したことを特徴とするチューナ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001300623A JP3788303B2 (ja) | 2001-01-09 | 2001-09-28 | チューナ |
| US09/996,990 US6842610B2 (en) | 2001-01-09 | 2001-11-30 | Tuner |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001001705 | 2001-01-09 | ||
| JP2001-1705 | 2001-01-09 | ||
| JP2001300623A JP3788303B2 (ja) | 2001-01-09 | 2001-09-28 | チューナ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002280919A JP2002280919A (ja) | 2002-09-27 |
| JP3788303B2 true JP3788303B2 (ja) | 2006-06-21 |
Family
ID=26607415
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001300623A Expired - Lifetime JP3788303B2 (ja) | 2001-01-09 | 2001-09-28 | チューナ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6842610B2 (ja) |
| JP (1) | JP3788303B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030083815A (ko) * | 2002-04-22 | 2003-11-01 | 엘지이노텍 주식회사 | 복조 아이씨 내장형 디지털 튜너의 상호 간섭 및 비트발생 방지회로 |
| DE60209465D1 (de) * | 2002-09-02 | 2006-04-27 | St Microelectronics Srl | Hochgeschwindigkeitschnittstelle für Funkanlagen |
| US7236756B2 (en) * | 2002-12-13 | 2007-06-26 | Freescale Semiconductors, Inc. | Tuning signal generator and method thereof |
| JP2007259122A (ja) * | 2006-03-23 | 2007-10-04 | Renesas Technology Corp | 通信用半導体集積回路 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4726072A (en) * | 1983-07-28 | 1988-02-16 | Matsushita Electric Industrial Co., Ltd. | Double converter tuner |
| US5428829A (en) * | 1992-09-28 | 1995-06-27 | Delco Electronics Corporation | Method and apparatus for tuning and aligning an FM receiver |
| US6696898B1 (en) * | 1998-11-12 | 2004-02-24 | Broadcom Corporation | Differential crystal oscillator |
| US6591091B1 (en) * | 1998-11-12 | 2003-07-08 | Broadcom Corporation | System and method for coarse/fine PLL adjustment |
| US6525609B1 (en) * | 1998-11-12 | 2003-02-25 | Broadcom Corporation | Large gain range, high linearity, low noise MOS VGA |
| US6684065B2 (en) * | 1999-12-20 | 2004-01-27 | Broadcom Corporation | Variable gain amplifier for low voltage applications |
| US6509796B2 (en) * | 2000-02-15 | 2003-01-21 | Broadcom Corporation | Variable transconductance variable gain amplifier utilizing a degenerated differential pair |
-
2001
- 2001-09-28 JP JP2001300623A patent/JP3788303B2/ja not_active Expired - Lifetime
- 2001-11-30 US US09/996,990 patent/US6842610B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US20020101291A1 (en) | 2002-08-01 |
| US6842610B2 (en) | 2005-01-11 |
| JP2002280919A (ja) | 2002-09-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100663104B1 (ko) | 주파수 변환회로, 무선 주파 수신기, 및 무선 주파트랜스시버 | |
| US7418247B2 (en) | Radio-frequency receiver | |
| US20010016950A1 (en) | Cable modem tuner | |
| JPH0678227A (ja) | 放送信号の受信方法及び装置 | |
| JP2011254521A (ja) | チューナ | |
| US20070010229A1 (en) | Frequency conversion circuit tuner adopting same and set-top box for receiving CATV | |
| US7202916B2 (en) | Television tuner and method of processing a received RF signal | |
| JP3788303B2 (ja) | チューナ | |
| US20040207476A1 (en) | PLL circuit and television receiver having same and beat reducing method for television receiver | |
| US20060073798A1 (en) | Tuner | |
| KR100558503B1 (ko) | 더블 컨버젼 방식의 튜너의 고차 고조파 제거 필터 | |
| JP3564028B2 (ja) | ケーブルモデム用チューナ | |
| JP3838030B2 (ja) | 高周波信号受信装置 | |
| US20060223481A1 (en) | Integrated circuit layout for a television tuner | |
| US6252468B1 (en) | Signal generator with improved impedance matching characteristics | |
| JP3276377B2 (ja) | Ｃａｔｖコンバータ | |
| JP4255436B2 (ja) | 衛星放送受信用コンバータ | |
| KR200355645Y1 (ko) | 텔레비젼 신호 처리용 업컨버터 | |
| KR20040034217A (ko) | 소형화 복합 튜너 | |
| JPH07221580A (ja) | フィルタ回路とこのフィルタ回路を用いた双方向通信装置 | |
| JP2603560Y2 (ja) | 複同調回路 | |
| JP2003249866A (ja) | 受信装置 | |
| JP2002010155A (ja) | 無線端末用集積回路およびこれを用いたテレビジョン受像機 | |
| JP2006042054A (ja) | Ｐｌｌ回路、テレビジョン受信機、及びテレビジョン受信機のビート改善方法 | |
| JPH10271027A (ja) | 衛星放送受信機 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050210 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050308 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050331 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20051122 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051208 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060116 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060307 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060320 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3788303 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090407 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100407 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110407 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110407 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120407 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130407 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140407 Year of fee payment: 8 |