JP4042246B2

JP4042246B2 - 圧電発振器

Info

Publication number: JP4042246B2
Application number: JP04922799A
Authority: JP
Inventors: 富雄佐藤
Original assignee: Epson Toyocom Corp
Current assignee: Miyazaki Epson Corp
Priority date: 1999-02-26
Filing date: 1999-02-26
Publication date: 2008-02-06
Anticipated expiration: 2019-02-26
Also published as: DE10009079B4; DE10009079A1; JP2000252749A; US6271734B1

Description

【０００１】
【発明の属する技術分野】
本発明は圧電発振器に関し、特に、雑音特性やエージング特性に優れた圧電発振器に関する。
【０００２】
【従来の技術】
通信機器の基準信号源等に用いられる水晶発振器としては、図３に示すような回路構成のものが知られている。
同図に於いて点線で囲まれた回路１０１は、一般的なコルピッツ型発振回路であって、水晶振動子１０２をトランジスタ１０３のベースに接続し、該トランジスタ１０３のベースとエミッタとをコンデンサ１０４を介して接続し、エミッタと接地とをコンデンサ１０５と抵抗１０６との並列回路を介して接続すると共に、コレクタを電源Vccに接続するよう構成し、更に、前記水晶振動子１０２の一方の端子は、コンデンサ１０７とトリマーコンデンサ１０８との直列回路を介し接地するように構成したものである。
尚、発振出力は前記トリマーコンデンサ１０８の両端から導出している。
【０００３】
また、同図に於いて点線で囲まれた回路１０９の増幅回路は後述する整流回路と共にＡＧＣ回路の一部を成すものであって、トランジスタ１１０のエミッタを接地し、コレクタと電源Vccとを抵抗１１１を介して接続し、該コレクタとベースとを抵抗１１２をそれぞれ介し接続し、更に、該ベースと前記トランジスタ１０３のエミッタとをコンデンサ１１３を介して接続するように構成したものである。
更に、同図に於いて点線で囲まれた回路１１４は、前記整流回路であって、ダイオード１１５のアノードとダイオード１１６のカソードとを接続すると共に、該ダイオード１１５のカソードを接地し、前記ダイオード１１６のアノードと電源Vccとを抵抗１１７を介して接続し、該アノードと接地とをコンデンサ１１８とを介して接地し、更に、前記ダイオード１１６のカソードと前記トランジスタ１１０のコレクタとをコンデンサ１１９を介して接続し、前記ダイオード１１６のアノードと前記トランジスタ１０３のベースとを抵抗１２０を介し帰還接続するように構成したものである。
尚、同図に示すコンデンサ１２２はバイパスコンデンサである。
次にこのような構成の水晶発振器の動作について説明する。
前記発振回路１０１は先に説明した通り一般的なコルピッツ型発振回路であるので、その動作については説明を省略する。
前記発振回路１０１の設定条件に基づき前記トランジスタ１０３のエミッタより出力された周波数信号は、前記コンデンサ１１３を介し次段の前記増幅回路１０９に供給され所要のレベルに増幅されて前記トランジスタ１１０のコレクタより出力される。
【０００４】
そして、増幅された該信号は、前記コンデンサ１１９を介し前記ダイオード１１５と前記ダイオード１１６とに供給される。
ここで、該信号のプラス側半サイクルの信号は、前記ダイオード１１５を通過するが、この時、前記コンデンサ１１９には前記ダイオード１１５のアノード側が低電位となるよう電荷がチャージされ、また、逆のマイナス側半サイクルの信号は、前記ダイオード１１６を介して流れ、結果的に該ダイオード１１６のアノードと接地間に負極性の電位が生じる。
【０００５】
即ち、該電位は、前記マイナス側半サイクルの信号による電位と前記コンデンサ１１９のチャージ電荷により発生する電位とが加わった値であり、前記発振回路１０１のトランジスタ１０３のベースに印加される。
従って、前記発振回路１０１の出力信号のレベルが高くなると、前記増幅回路１０９から前記整流回路１１４に供給される信号の極小値と極大値との差（p−p値）が増加する為、これに伴い前整流回路１１４の出力に発生する前記負極性の電位の絶対値が大きくなると共に、その変動量に基づく該トランジスタ１０３のベースバイアス電圧の降下に伴いベース電流が減少する結果、コレクタ電流が減少し、前記発振回路１０１の出力信号のレベルが低下する。
【０００６】
一方、前記発振回路１０１の出力信号のレベルが低下した場合は上記で説明した動作と逆の動作である為、説明を省略する。
従って、上記の動作を繰り返し行うことにより、水晶発振器はその設定条件に基づき安定なレベル信号を出力する。
【０００７】
【本発明が解決しようとする課題】
しかしながら、前記水晶発振器は、上記のような特徴に加え前記整流回路１１４を利用し、前記水晶振動子１０２の励振信号を低レベルに保つよう制御することにより、良好なエージング特性を得ることが可能であるが、この時、出力信号の雑音特性が悪化してしまうという不具合が生じる。
【０００８】
即ち、周知の通り、前記水晶振動子１０２を低レベルの励振電流で駆動させることにより、前記水晶発振器のエージング特性が良好となり、長期に亙り安定度の高い出力周波数が得られることから、極力、低レベルの励振電流に保つとその結果必然的に前記トランジスタ１０３のコレクタ電流が小さくなる。
しかし、図４のコレクタ電流と雑音指数との関係で示すように、コレクタ電流を極めて小さな値A点で設定した場合、トランジスタの雑音指数は極めて高い状態であると共に、更に、AGC機能により該コレクタ電流が減少すると、該雑音指数がより高い方向に急激に移行し、その結果、水晶発振器の雑音特性を悪化させてしまう。
【０００９】
従って、上記のような構成の水晶発振器では、エージング特性を優先するのが一般的である為、雑音特性を犠牲にし励振電流を低く設定するのが一般的であった。
【００１０】
【課題を解決するための手段】
上記課題を解決する為に本発明に係わる請求項１記載の発明は、圧電振動子と発振用トランジスタとを含むコルピッツ型発振器と、前記発振用トランジスタの出力を増幅し前記発振用トランジスタのコレクタにエミッタが接続された第二のトランジスタと、該第二のトランジスタの出力を整流する整流手段とを備え、該整流手段の出力を前記第二のトランジスタのベースに帰還することによって前記圧電振動子に流れる励振電流を一定に保つ圧電発振器であって、前記発振用トランジスタの動作点が飽和領域近傍となるよう前記第二のトランジスタのコレクタ電圧を設定し、前記励振電流が大きくなったときは前記第二のトランジスタのベースバイアス電圧が降下し、前記発振用トランジスタの動作点が飽和領域に近づくように前記コレクタ電圧が降下するものであり、前記励振電流が小さくなったときは前記第二のトランジスタのベースバイアス電圧が上昇し、前記発振用トランジスタの動作点が飽和領域から遠ざかるように前記コレクタ電圧が上昇するものであって、前記励振電流を低レベルに保つよう前記コレクタ電圧を制御したことを特徴としている。
【００１１】
請求項２記載の発明は請求項１記載の発明に加え、前記第二のトランジスタのベースを交流的に接地し、第二のトランジスタのコレクタを電源に接続したことを特徴としている。
【００１２】
請求項３記載の発明は、請求項１または請求項２において、前記発振用トランジスタの雑音指数が最小値近傍の値となるよう前記第二のトランジスタのコレクタ電流を設定したことを特徴としている。
【００１５】
【本発明の実施の形態】
以下、図示した実施例に基づいて本発明を詳細に説明する。
図１は本発明に基づく水晶発振器の一実施例を示す回路図である。
同図に於いて点線で囲まれた回路１は一般的なコルピッツ型発振回路であり、水晶振動子２をトランジスタ３のベースに接続すると共に、該トランジスタ３のベースとエミッタとをコンデンサ４を介し、該エミッタと接地とをコンデンサ５と抵抗６との並列回路を介しそれぞれ接続し、更に、前記水晶振動子２の一方の端子と接地とをコンデンサ７とトリマーコンデンサ８との直列回路を介し接続するよう構成したものである。
尚、発振出力は、例えば前記トリマーコンデンサ８の両端から導出している。
【００１６】
また、同図に於いて点線で囲まれた増幅回路９は後述する整流回路と共にAGC回路の一部を成すものであって、トランジスタ１０のエミッタと前記トランジスタ３のコレクタとを接続すると共に、該トランジスタ１０のコレクタと電源Vccとを抵抗１１を介して接続し、該電源Vccとベースとを抵抗１２を介して接続し、更に、該ベースと接地とを抵抗１３とコンデンサ１４との並列回路を介して接続するように構成したものである。
【００１７】
そして、同図の点線で囲まれた回路１５は前記整流回路であって、ダイオード１６のカソードを接地に、アノードをダイオード１７のカソードにそれぞれ接続し、該ダイオード１７のアノードと抵抗１８とをコンデンサ１９との並列回路を介して接地すると共に、ソース接地とするＦＥＴ２０のゲートと前記ダイオード１７のアノードとを接続し、更に、該ＦＥＴ２０のドレインと前記電源Vccとを抵抗２１と抵抗２２との直列回路とを介し接続すると共に、前記抵抗２１と抵抗２２との接続中間点と前記トランジスタ３のベースとを抵抗２３を介して接続し、前記ダイオード１７のカソードと前記トランジスタ１０のコレクタとをコンデンサ２４を介して接続するように構成したものである。
尚、コンデンサ２６、２７はバイパスコンデンサである。
【００１８】
次にこのような構成の水晶発振器の動作について説明する。
前記発振回路１の前記トランジスタ３は、前記トランジスタ１０とカスケード接続構成にしたものであり、前記トランジスタ３のコレクタ電流の値が前記トランジスタ１０のコレクタ電流の設定値にのみ依存する為、トランジスタ３のベース電流による影響を受けることなく広範囲の設定条件よりその値を決定することが可能である。
そして、前記発振回路１の設定条件に基づき前記トランジスタ３のコレクタより出力された所望の周波数信号は、次段の前記増幅回路９に供給され所要のレベルに増幅された後、前記トランジスタ１０のコレクタより出力され、更に、前記コンデンサ２４を介し前記整流回路１５に供給される。
【００１９】
ここで、前記整流回路に供給された前記信号のプラス側半サイクルの信号は、前記ダイオード１６を通過するが、この時、前記コンデンサ２４を前記ダイオード１６のアノード側が低電位となるよう電荷をチャージし、逆のマイナス側半サイクルの信号は、前記ダイオード１７を介して流れ、結果的にそのアノードと接地間に負極性の電位が生じる。
即ち、該電位は、前記マイナス側半サイクルの信号による電位と前記コンデンサ２４のチャージ電荷により発生する電位とが加わった値となる。
【００２０】
そして更に、前記励振電流のレベルが増加した場合、これによる前記負極性の電位の絶対値の増加に伴ない、前記ＦＥＴ２０のゲート・ソース間に電圧降下が生じてドレイン電流が減少することにより、前記トランジスタ３のベースバイアス電圧が上昇する為、これによるベース電流の増加によりエミッタ電圧が上昇し、該トランジスタ３のベース・コレクタ間電圧が降下する。
予め、前記トランジスタ３の動作点を飽和領域近傍であって、信号の一部が飽和領域に達するよう設定しておくことで、前記トランジスタ３のベース・コレクタ間の電圧の降下に伴い前記トランジスタ３の動作点が飽和領域に近づく為、励振レベルが低下することになる。
【００２１】
一方、前記発振回路１の出力信号のレベルが低下した場合は上記で説明した動作と逆の動作である為、説明を省略する。
従って、上記の動作を繰り返し行うことにより、水晶発振器はその設定条件に基づき安定なレベル信号を出力する。
更に、図２に示す回路は本発明に基づく水晶発振器回路の他の実施例である。
該水晶発振器の構成及び動作について以下に説明する。
尚、図１に示す水晶発振器と同一構成の部分については同一の符号を付与すると共に、その説明を省略する。
【００２２】
図２に於いて発振回路１は、トランジスタ３に前記抵抗２３抵抗２８とのベースバイアス回路を接続するよう構成したものである。
同図に於いて増幅回路９はトランジスタ１０のベースをコンデンサ１４を介して接地するよう構成したものである。
同図に於いて整流回路１５はトランジスタ２９のコレクタを抵抗３０を介して電源Vccに接続すると共に、該トランジスタ２９のエミッタを抵抗３１を介して接地し、更に、該トランジスタ２９のベースと前記トランジスタ１０のコレクタとを前記コンデンサ２４を介して接続すると共に、該ベースと接地との間にダイオード３２をカソードが該ベース側に接続されるよう構成したものである。
【００２３】
そして、このような構成の前記発振回路１は出力信号が増幅回路９を介して整流回路１５に供給された後、該出力信号のプラス半サイクルの信号成分のみが前記整流回路１５より直流信号化され前記トランジスタ１０のベースに帰還供給されるよう動作する。その為、該出力信号のレベルが上昇した場合、前記トランジスタ２９の出力が入力に対して位相が逆転することより、前記出力信号のレベルの上昇と共に前記整流回路１５より前記トランジスタ１０のベースに供給される直流電圧が降下し、更に、該ベース電位の降下と共に前記トランジスタ３のコレクタ電圧が降下する。予め、前記トランジスタ３の動作点を飽和領域近傍であって、信号の一部が飽和領域に達するよう設定しておくことで、前記トランジスタ１０のコレクタ電圧の降下に伴い前記トランジスタ３の動作点が飽和領域に近づく為、励振レベルが低下する。一方、前記出力レベルが低下した場合は上記で説明した動作と逆の動作である為、説明を省略する。
【００２４】
上記のような構成とすることにより、励振電流を低レベルに保つよう制御してもトランジスタ３には大きなコレクタ電流を流すことが可能である。
そして、例えば、図４に示すような雑音指数を呈するトランジスタを用いた場合、雑音が最も小さくなるＢ点近傍の値となるように前記トランジスタ１０とその周辺回路により前記トランジスタ３のコレクタ電流を設定すれば十分に優れた特性が得られ、更に、図４から明らかなようにＢ点は極小値であるからＡＧＣ機能により前記コレクタ電流が変化しても雑音指数の変化量が小さく、結果、急激な雑音特性の悪化が生じない。
以上、本発明の一実施例では基本波発振とするコルピッツ発振回路を用いて水晶発振器を構成したが本発明はこれに限定されるものでなく、オーバートーン発振回路を用いて水晶発振器を構成した場合であっても構わない。
【００２５】
更に、以上本発明を水晶振動子を用いた発振器を例に説明したが、本発明はこれに限定されるものではなく、水晶以外の他の圧電振動子を用いたものに適用してもよいことは明らかである。
【００２６】
【発明の効果】
以上説明したように本発明に基づく圧電発振器は、上述したように構成したものであるから、励振電流を低レベルに保つよう制御した場合であってもトランジスタのコレクタ電流を大電流に保つ、且つ、該トランジスタを雑音指数が最も小さくなる動作点に設定することが可能となる為、雑音特性、及び、エージング特性が共に優れた圧電発振器が実現される効果を奏する。
【図面の簡単な説明】
【図１】本発明に基づく水晶発振器の一実施例の回路図を示すものである。
【図２】本発明に基づく水晶発振器の他の実施例の回路図を示すものである。
【図３】従来の水晶発振器の回路図を示すものである。
【図４】トランジスタのコレクタ電流に対する雑音指数特性を示す図である。
【符号の説明】
１、１０１発振回路、２、１０２水晶振動子、３、１０、２９、１０３、１１０トランジスタ、４、５、７、１４、１９、２４、１０４、１０５、１０７、１１３、１１８、１１９、１２１コンデンサ、６、１１、１２、１３、１８、２１、２２、２３、２８、３０、３１、１０６、１１１、１１２、１１７、１２０抵抗、８、１０８トリマーコンデンサ、９、１０９増幅回路、１５、１１４整流回路、１６、１７、３２、１１５、１１６ダイオード、２０、１１７FET、２５、１２１バッファ回路、２６、２７、１２２バイパスコンデンサ

Claims

圧電振動子と発振用トランジスタとを含むコルピッツ型発振器と、前記発振用トランジスタの出力を増幅し前記発振用トランジスタのコレクタにエミッタが接続された第二のトランジスタと、該第二のトランジスタの出力を整流する整流手段とを備え、該整流手段の出力を前記第二のトランジスタのベースに帰還することによって前記圧電振動子に流れる励振電流を一定に保つ圧電発振器であって、前記発振用トランジスタの動作点が飽和領域近傍となるよう前記第二のトランジスタのコレクタ電圧を設定し、前記励振電流が大きくなったときは前記第二のトランジスタのベースバイアス電圧が降下し、前記発振用トランジスタの動作点が飽和領域に近づくように前記コレクタ電圧が降下するものであり、前記励振電流が小さくなったときは前記第二のトランジスタのベースバイアス電圧が上昇し、前記発振用トランジスタの動作点が飽和領域から遠ざかるように前記コレクタ電圧が上昇するものであって、前記励振電流を低レベルに保つよう前記コレクタ電圧を制御したことを特徴とする圧電発振器。
前記第二のトランジスタのベースを交流的に接地し、第二のトランジスタのコレクタを電源に接続したことを特徴とする請求項１記載の圧電発振器。
前記発振用トランジスタの雑音指数が最小値近傍の値となるよう前記第二のトランジスタのコレクタ電流を設定したことを特徴とする請求項１乃至請求項２記載の圧電発振器。