JP4175941B2 - 水晶発振回路 - Google Patents
水晶発振回路 Download PDFInfo
- Publication number
- JP4175941B2 JP4175941B2 JP2003110258A JP2003110258A JP4175941B2 JP 4175941 B2 JP4175941 B2 JP 4175941B2 JP 2003110258 A JP2003110258 A JP 2003110258A JP 2003110258 A JP2003110258 A JP 2003110258A JP 4175941 B2 JP4175941 B2 JP 4175941B2
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- oscillation
- crystal
- ecl
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
Description
【発明の属する技術分野】
本発明は高周波用例えば600MHz帯の水晶発振回路を産業上の技術分野とし、特に電源電圧の変動による発振周波数の変化を防止した水晶発振回路に関する。
【0002】
【従来の技術】
(発明の背景)水晶発振回路は周波数安定度が高いことから、各種の電子機器に周波数源として適用される。近年では、光通信システムの構築から発振周波数の高い水晶発振回路が要求される。このようなものの一つに、高速動作のECL(エミッタカップリングロジック)を発振用増幅器としたものがある。
【0003】
(従来技術の一例)第4図乃至第6図は一従来例を説明する図で、第4図は水晶発振回路、第5図はECLの内部回路及び第6図は簡略的な発振回路の図である。
【0004】
水晶発振回路は点線枠で示す共振回路1と発振用増幅器2とから基本的に構成される。共振回路1は水晶振動子3と分割コンデンサ4(ab)からなる。水晶振動子3は例えばATカットとし、インダクタ成分として機能する。分割コンデンサ4(ab)は水晶振動子3の両端に接続し、それぞれアースに接地する。
【0005】
発振用増幅器2は前述したようにECLからなる。ECLは差動増幅器を集積化し、互いに逆相の2入力(AB)2出力(CD)とする。例えば、第5図の一点鎖線枠内にECL内部を示したように、第1と第2トランジスタTr1、Tr2のエミッタを共通接続して接地する。そして、各コレクタを電源Vccとして各ベースに逆相信号が印加される入力端(AB)を有する。
【0006】
また、第1と第2トランジスタTr1、Tr2に第3と第4トランジスタTr3、Tr4を接続してエミッタから逆相信号を得る出力端(CD)を有する。そして、通常では、各出力端(CD)には外付けとした負荷としてのプルダウン抵抗9(ab)を接続する。通常では、過大な直流電流による加熱を防止して動作を安定にするため、例えば150〜200Ω程度の大きな抵抗値とする。
【0007】
水晶振動子3の両端は、発振用としたECLの互いに逆相となる入出力間(BC間)に接続する。ECLの入力側には高周波阻止及びバイアス抵抗7及びバイパスコンデンサ8が接続し、出力側には発振用と同様のECLとした緩衝増幅器5が接続する。発振用及び緩衝用増幅器2、5はいずれも電源Vccからの供給電圧によって駆動する。なお、発振部のみ簡略化して図示すると第6図になり、発振系には一方の入出力(BC)間のプルダウン抵抗9aのみが影響を与える。
【0008】
このようなものでは、発振用増幅器(ECL)2が一方の入出力(BC)間に接続した共振回路1の共振周波数を帰還増幅して矩形波状の発振を維持する。なお、差動型としたことにより他方の入出力(AD)には一方の入出力(BC)とは逆相の入出力を得る。そして、プルダウン抵抗9(ab)を負荷とした逆相の2出力を緩衝増幅器(ECL)5が増幅して2値の発振出力とする。発振周波数は共振周波数にほぼ一致するが、厳格には水晶振動子3から見た回路側の負荷容量によって決定される。
【0009】
【発明が解決しようとする課題】
(従来技術の問題点)しかしながら、上記構成の水晶発振回路では、電源電圧Vccの変動によって発振周波数の変化する問題があった。すなわち、発振用増幅器2としての能動素子ここではECLは電源に依存して特性が変化するため、発振周波数が変化する問題があった。発振周波数は第7図に示したように電源電圧Vccの上昇に伴い高い方向に変化する。換言すると、水晶振動子の電流が増加すると高い方向に変化する。そして、水晶振動子3の特性に応じて傾きを異にする。
【0010】
このことから、例えば第8図に示したように、一般には電源と発振回路との間に安定化回路(レギュレータ)7を挿入し、電源電圧Vccを安定にする。しかし、この場合には、安定化回路7によって電源電圧Vccに損失を生ずる。このため、特に低電圧駆動例えば3.3V以下の場合には出力レベルが低下してしまう問題があった。
【0011】
また、発振用増幅器2としてECLを用いた場合には、前述のようにプルダウン抵抗9aを外付けとして出力端Cに接続数する。このため、プルダウン抵抗9aの値を小さくして、水晶振動子3への電流を小さくすることが考えられる。しかし、この場合には、プルダウン抵抗9aへ直流電流が過大になって発熱をまねくことから前述のように小さくできない現実がある。なお、現在でのECLでは汎用性があるため、プルダウン抵抗9(ab)を外付けにして必要に応じた抵抗値に設定する。
【0012】
また、電源電圧Vccの変動による周波数変化は発振周波数が高くなるほど大きくなる。これは、発振周波数に対応して水晶振動子(水晶片)の振動周波数が高くなって厚みが小さくなり、電源電圧Vccに基づいた駆動レベル(電界)に敏感になることにも由来する。このため、600MHz帯になると電源電圧Vccの変動による発振周波数の変化が問題になる。
【0013】
(発明の目的)本発明は出力レベルを維持して電源電圧の変動による発振周波数の変化を防止した水晶発振回路を提供することを目的とする。
【0014】
【課題を解決するための手段】
本発明は、特許請求の範囲(請求項1)に示したように、発振用増幅器としたECLの出力端とアースとの間に設けたプルダウン抵抗を直列接続の第1と第2の分割抵抗として、前記分割抵抗の接続点とアースとの間にバイパスコンデンサを設けたことを基本的な構成とする。
【0015】
これにより、第1と第2の分割抵抗によって抵抗値を大きくできるので、直流電流を小さく制御できる。したがって、過電流による発熱を抑えてECLの動作を安定にする。
【0016】
また、バイパスコンデンサによって交流抵抗値を小さくするので、水晶振動子への高周波電流を小さく制御できる。したがって、電源電圧の変動に対して、水晶振動子の電流変化も小さくして周波数変動を防止する。そして、従来の安定化回路を使用しないので、電源電圧に損失を生じることなく出力レベルを維持できる。
【0017】
【実施例】
第1図乃至第3図は本発明の一実施例を説明する図で、第1図は水晶発振回路、第2図は簡略的な発振回路の図及び第3図はECLの内部回路である。なお、前従来例と同一部分には同番号を付与してその説明は簡略又は省略する。
【0018】
水晶発振回路は、前述したように、インダクタ成分としての水晶振動子3と分割コンデンサ4(ab)からなる共振回路1と、水晶振動子3と接続した一方の出力端Cとアースとの間にプルダウン抵抗9aを有するECLとした発振用増幅器2からなる。発振用増幅器2には、前述同様に緩衝増幅器を接続して2入力(AB)2出力(CD)とする。
【0019】
プルダウン抵抗9aは直列接続とした回路側(水晶振動子側)の第1分割抵抗9a1、とアース側の第2分割抵抗9a2とする。そして、分割抵抗9(a1、a2)の接続点にはアース接地のバイパスコンデンサを接続する。分割抵抗9(a1、a2)の抵抗値は9a1<9a2とする。例えば分割抵抗9a1を10Ωとし、9a2を150Ωとする。
【0020】
このような構成であれば、プルダウン抵抗9aを分割抵抗9(a1、a2)の直列接続とするので、従来同様に合成値(160Ω)を大きくすることによって直流電流を小さくできる。したがって、発熱を抑えてECLの動作を安定にする。
【0021】
また、分割抵抗9(a1、a2)の接続点にバイパスコンデンサ10を接続するので、交流抵抗は約10Ωとなり大幅に小さくできる。したがって、プルダウン抵抗9aと並列となる水晶振動子に流れる高周波電流(発振電流)を小さくする。これにより、電源電圧Vccの変動があっても、水晶振動子を流れる高周波電流の変化も小さいので、周波数変動を防止できる。
【0022】
なお、水晶振動子3に流れる高周波電流を小さくするには、水晶振動子3に直列に抵抗を接続すればよいが、この場合には共振回路1内の抵抗成分を大きくする。したがって、特に、駆動レベルが小さくなると、電源投入時の起動特性が悪化する。これに対して、本発明では共振回路1外のプルダウン抵抗を大きくするので、起動特性を良好に維持する。
【0023】
【発明の効果】
本発明は、発振用増幅器としたECLの出力端とアースとの間に設けたプルダウン抵抗を直列接続の第1と第2の分割抵抗として、前記分割抵抗の接続点とアースとの間にバイパスコンデンサを設けたので、出力レベルを維持して電源電圧の変動による発振周波数の変化を防止した水晶発振回路を提供できる。
【図面の簡単な説明】
【図1】 本発明の一実施例を説明する水晶発振回路の図である。
【図2】 本発明の一実施例を説明する簡略的な発振回路の図である。
【図3】 本発明の一実施例を説明するECLの内部回路図である。
【図4】 従来例を説明する水晶発振回路の図である。
【図5】 従来例を説明するECLの内部回路図である。
【図6】 従来例を説明する簡略的な発振回路の図である。
【図7】 従来例を説明する電源電圧に対する周波数特性図である。
【図8】 従来例を説明する電源電圧の変動による発振周波数の変化を防止する水晶発振回路の一部図である。
【符号の説明】
1 共振回路、2 発振用増幅器、3 水晶振動子、4 発振用の分割コンデンサ、5 緩衝増幅器、6 帰還抵抗、7 バイアス抵抗、8、10 バイパスコンデンサ、9 プルダウン抵抗.
Claims (1)
- インダクタ成分としての水晶振動子及び分割コンデンサからなる共振回路と、前記共振回路に接続して電源電圧によって駆動するECLからなる発振用増幅器と、前記ECLの出力端とアースとの間にプルダウン抵抗を備えた水晶発振回路において、前記プルダウン抵抗は直列接続とした第1分割抵抗及びアース側の第2分割抵抗からなり、前記第1分割抵抗と前記第2分割抵抗の接続点とアースとの間にバイパスコンデンサを設けるとともに、前記第1分割抵抗の抵抗値を前記第2分割抵抗の抵抗値に比べて小さくし、前記水晶振動子に流れる高周波電流を小さくしたことを特徴とする水晶発振回路。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003110258A JP4175941B2 (ja) | 2003-04-15 | 2003-04-15 | 水晶発振回路 |
US10/824,578 US7075381B2 (en) | 2003-04-15 | 2004-04-14 | Oscillator circuit and oscillator |
EP04252195A EP1471632A3 (en) | 2003-04-15 | 2004-04-15 | Oscillator circuit and oscillator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003110258A JP4175941B2 (ja) | 2003-04-15 | 2003-04-15 | 水晶発振回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004320321A JP2004320321A (ja) | 2004-11-11 |
JP4175941B2 true JP4175941B2 (ja) | 2008-11-05 |
Family
ID=33471167
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003110258A Expired - Fee Related JP4175941B2 (ja) | 2003-04-15 | 2003-04-15 | 水晶発振回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4175941B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7711976B2 (en) | 1993-10-15 | 2010-05-04 | Renesas Technology Corp. | Data processing system and image processing system |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4713459B2 (ja) | 2006-12-25 | 2011-06-29 | 日本電波工業株式会社 | 感知装置 |
-
2003
- 2003-04-15 JP JP2003110258A patent/JP4175941B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7711976B2 (en) | 1993-10-15 | 2010-05-04 | Renesas Technology Corp. | Data processing system and image processing system |
US8332683B2 (en) | 1993-10-15 | 2012-12-11 | Renesas Electronics Corporation | Data processing system and image processing system |
Also Published As
Publication number | Publication date |
---|---|
JP2004320321A (ja) | 2004-11-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6784757B2 (en) | High quality parallel resonance oscillator | |
JP4271634B2 (ja) | 水晶発振回路 | |
JP2000236218A (ja) | 発振器および電圧制御型発振器 | |
US6859103B2 (en) | Bias circuit for improving linearity of a radio frequency power amplifier | |
US7075381B2 (en) | Oscillator circuit and oscillator | |
JP2006197143A (ja) | 電圧制御水晶発振器 | |
JP4175941B2 (ja) | 水晶発振回路 | |
US6933795B2 (en) | Oscillating circuit and a semiconductor integrated circuit | |
KR20010021705A (ko) | 오실레이터를 포함한 집적 회로 | |
JP4042246B2 (ja) | 圧電発振器 | |
JP5839936B2 (ja) | 水晶発振器 | |
JP3961238B2 (ja) | 周波数切替水晶発振器 | |
JPH1056330A (ja) | 電圧制御圧電発振器 | |
JP4346948B2 (ja) | 周波数切替水晶発振器 | |
JP5098979B2 (ja) | 圧電発振器 | |
JP2003060438A (ja) | 圧電発振器 | |
JP4190874B2 (ja) | 圧電発振回路 | |
JP3883765B2 (ja) | 電圧制御発振器 | |
JP2005341473A (ja) | 低雑音水晶発振器 | |
JP2005323045A (ja) | 高周波発振器 | |
JP2001217652A (ja) | 水晶発振回路 | |
JP2006005558A (ja) | 高周波発振器 | |
JP2005260797A (ja) | 電圧制御発振器 | |
JPH06164241A (ja) | 高周波水晶発振器 | |
JP2007067647A (ja) | 電圧制御発振回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060413 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080306 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080422 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080619 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080812 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080819 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110829 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110829 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110829 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120829 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120829 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130829 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |