JPS61267403A - １端子型発振回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、たとえばＦＭステレオ復調用集積回路におけ
る位相同期ループの電圧制御発振器に用いられる発振回
路に係り、特にセラミック共振子等の固体共振子を用い
た１端子型発振回路において共振子の寄生共振点での発
振を防止するだめの寄生発振防止回路に関する。

〔発明の技術的背景〕

この種の従来の１端子型発振回路は、たとえば日経エレ
クトロニクス１９８４年１月３０日号Ｐ、　１４１〜Ｐ
、　１６３に説明されていると共にＰ、　１５６の図９
に示されており、これを簡略的に示したものが第３図で
ある。ここで、３１および３２は差動増幅用の第１．第
２のトランジスタ、３３は定電流源用トランジスタ、３
４゜３５はカレントミラー負荷用トランジスタ、３６は
上記トランジスタ３１．３２のベースにバイアスを与え
るためのバイアス回路、３７は１　　第２のトランジス
タ３２のコレクタと接地端との間に接続されたセラミッ
ク共振子、３８は第２のトランジスタ３２のコレクタと
第１のトランジスタ３１のベースとの間に接続された正
帰還用の容量である。このように構成された発振回路３
０は、通常は共振子３７０基本共振周波数（並列共振周
波数であってたとえば４５６ｋＨｚ）で発振するもので
ある。この発振周波数を微調整するために共振子３７に
並列に可変リアクタンス回路４０が設けられている。こ
の可変リアクタンス回路４０は、トランジスタ４１〜５
１、抵抗５２〜５７、容量５１１．５９からなる正負対
称型リアクタンス回路であっ℃、トランジスタ４５．４
６からなる差動増幅器の動作時に負のりアクタンス（誘
導性）として動作し、トランジスタ４７．４８からなる
差動増幅器の動作時に正のリアクタンス（容量性）とし
て動作する。この場合、制御入力電源１１または工、に
より正または負のりアクタンスの動作が決まり、その電
流の大きさによりリアクタンスの値が制御され、この値
に応じて共振子３７の共振周波数が基本共振周波数を中
心に可変制御される。

〔背景技術の問題点〕

ところで、前記共振子の共振特性は、通常は第４図に示
すように基本共振点の並列共振点（４５６ｋＨｚ　）と
多数の寄生共振点とのレベル差が約２０〜３０　ｄＢ以
上ある。しかし、前記可変リアクタンス回路４Ｑの負の
りアクタンス制御領域で共振子３７のＱが低下すると共
に４．５ＭＥ（ｚ付近の寄生共振点のレベルが高く々す
、この寄生共振点と基本共振点とのレベル差が小さくな
る。

一方、前記発振回路の発振条件は、差動対トランジスタ
３１．３２からなる増増器の利得と帰還回路の利得（こ
こでは帰還容量３８の値）によって決まる。この場合、
上記帰還量１に３Ｂによる帰還量は、前記を主共振点の
周波数（４，５ＭＨｚ付近）に対して基本共振点の周波
数（４５６ｋＨｚ　）は約２０　ｄＢ少ない。したがっ
て、前記したように負のりアクタンス制御領域で４、５
　ＭＨｚ付近の寄生共振点と４５６　ｋＨｚの基本共振
点とのレベル差が２０　ｄＢ以内になると、上記寄生共
振点でを主共振点でを主発振が生じるなお、このような
寄生発振を防止するために、可変リアクタンス回路４０
内の負のりアクタンス回路を構成するトランジスタ４１
．４２からなる差動増幅器に位相補償用の容量５９を接
続しているが、この容量５９は負のリアクタンス方向の
変化を抑えることになるので好ましくない。

〔発明の目的〕

本発明は上記の事情に鑑みてなされたもので、共振子の
共振特性における基本共振点とを主共振点とのレベル差
が小さくなっ℃も寄生発振が生じ難くなる１端子膚発振
回路を提供するものである。

〔発明の概要〕

即ち、本発明は、エミッタが共通接続された差動増幅器
をなす第１．第２のトランジスタと、この第２のトラン
ジスタのコレクタと第１のトランジスタのベースとの間
に設けられた正帰還用容量と、上記第２のトランジスタ
のコにクタする１端子型発振回路において、前記正帰還
用容量に直列に抵抗を挿入することによって前記共振子
の基本共振周波数に対する帰還量と寄生共振周波数に対
する帰還量との比が比較的大きくなるようにしたことを
特徴とするものである。

これによって、共振子の共振特性における基本共振点と
寄生共振点とのレベル差が小さくなっても寄生発振が生
じ難くなる。

〔発明の実施例〕

以下、図面を参照して本発明の一実施例を詳細に説明す
る。第１図において、ＱｌおよびＱ８は差動増幅器を形
成する第１．第２のトランジスタであり、工ばツタ相互
が定電流源工に接続されており、各ベースはバイアス回
路（図示せず）に接続されている。１０は上記差動増幅
器の負荷回路であり、前記第２のトランジスタＱ３のコ
レクタと第１のトランジスタＱ、のベースとの間には帰
還回路１１として抵抗Ｒおよび正滞還用容ｌｔＣが直列
に接続されている。そして、上記第２のトランジスタＱ
、のコレクタと接地端との間にセラミック共振子Ｘが接
続され、この共振子Ｘに並列に正負対称リアクタンス型
の可変リアクタンス回路４０が接続されている〇上記発
振回路の共振子Ｘ以外の回路を集積回路内に構成する場
合、帰還容量Ｃは約５９Ｆ程度の値として実現され、そ
の一方の電極と集積回路基板（サブストレート）との間
には寄生容量Ｃ１が存在する。上記帰還容量Ｃのインピ
ーダンス（，４，）は前記基本共振周波数（４５６ｋＨ
ｚ　）においては約７０にΩ、前述した４、　５　ＭＨ
ｚ付近のを主共振周波数においては約７６１にΩとなり
、両者のインピーダンス比はほぼ１０：１（約２０ｄＢ
　）である。そこで、前記付加された抵抗凡の値をたと
えば１５にΩ程度に設計しておくと、帰還回路の抵抗Ｒ
と容量Ｃとの直列インピーダンス（Ｒ十±）は、前記基
本周波数において約７１．６にΩ、前記寄生共振周波数
において約１６．６にΩに々ゐ。即ち、帰還回路のイン
ピーダンスは、基本共振周波数においては抵抗の追加に
より７０にΩ→７１．６にΩの如く極〈僅か大きくなる
だけであるが、約４．５　ＭＨｚの寄生共振周波数にお
いては抵抗Ｒの追加により７．１にΩ→１６．６にΩの
如く２倍強程度大きくなる。したがって、抵抗Ｒの追加
により、基本共振周波数の帰還量は殆んど変化しないが
、前記を主共振周波数の帰還量は約６　ｄＢ以上少なく
なる（減衰する）ので、共振子Ｘの共振特性における基
本共振点と寄生共振点とのレベル差が小さくなった場合
における寄生発振のおそれに対するマージンが大きくな
り、寄生発振の防止が可能になる。また、前記帰還容量
Ｃの一方の電極側の寄生容量Ｃ１が発振動作用のトラン
ジスタＱ１のベースと接地端（基板電位）との間に存在
するので、前記寄生共振周波数の帰還信号が上記寄生容
量Ｃ□によりバイパスされてさらに減衰するようになり
、寄生発振防止の点で一層効果的である。なお、上記寄
生容量Ｃ１とは別に寄生共振周波数バイパス用の容量を
設けてもよい。

上記したような寄生発振の防止対策を施すことによって
、従来例で説明したような可変リアクタンス回路４０に
おける寄生発振防止用の位相補償容量（第３図５９）を
省略しても支障なく、これにより上記容量５９が可変リ
アクタンス回路４０における負のリアクタンス方向の変
化を抑えるという問題もなくなる。

次に、本発明の一具体例として、本願出願人の先願に係
る特願昭５９−１７２７３７号により提案された１端子
型発振回路に本発明を適用した場合について第２図を参
照して説明する。

第２図において、１は集積回路であってその端子群のう
ちの１個の端子２と接地端との間に共振子、たとえばセ
ラミック共振子Ｘが接続されている。上記集積回路１内
には、発振回路３、バイアス回路４、正負対称リアクタ
ンス型の可変リアクタンス回路４０が設けられている。

上記発振回路３において、ＱｌおよびＱ、はエミッタ相
互が接続された差動増幅用のＮＰＮ形の第１、第２のト
ランジスタ、■は上記差動対トランジスタＱｓ　　、Ｑ
＊のエミッタ接続点と接地端との間に接続された定電流
源である。ＰＮＰ形の第３．第４のトランジスタＱ、、
Ｑ、は、ベース相互が接続され、各エミッタが抵抗Ｒ１
＋Ｒ１を介してＶ　電源に接続され、各コレクタが箭、
Ｃ 記差動対トランジスタＱユ　＋Ｑ１の各コレクタに接続
されており、第３のトランジスタＱ、のベース・コレク
タ相互が接続されている。即ち、上記第３．第４のトラ
ンジスタＱ３１Ｑ４％抵抗Ｒ１、Ｒ，は前記差動対トラ
ンジスタＱ□　。

Ｑ、のカレントミラー型負荷回路を形成している。１１
は、抵抗Ｒおよび正帰還用容量Ｃが直列接続されてなり
、上記差動対トランジスタＱ１＝Ｑ！のうちの一方のト
ランジスタＱ１のコレクタと他方のトランジスタＱ、の
ベースとの間に接続された帰還回路、Ｃ□は上記容量Ｃ
の寄生容量である。５は上記トランジスタＱ□のコレク
タからベースに対して直流的な負帰還］　　をかけるた
めの直流負帰還回路であり、コレクタがｖａ。電源に接
続されたＮＰＮ形の第５のトランジスタＱ、のベースが
前記トランジスタＱｔのコレクタに接続され、この第５
のトランジスタＱ、のエミッタに抵抗Ｒ１を介してＰＮ
Ｐ形の第６のトランジスタＱ６のエミッタが接続され、
この第６のトランジスタＱ、のコレクタが抵抗Ｒ４を介
して接地され、この第６のトランジス／Ｑ、のベースが
前記トランジスタＱ、のベースに接地されると共にパイ
・ぐス用の容量Ｃ８を介して接地されており、上記第６
のトランジス／Ｑ、のコレクタから発振出力が取り出さ
れる。

また、前記トランジスタＱ、のコレクタは、前記共振子
接続用の端子２に接続されると共に可変リアクタンス回
路５に接続されている。

一方、バイアス回路４は、ｖｃｃ電源と接地端との間に
２個のダイオードＤＩ　　Ｍ　ｏ、　、抵抗Ｒ。

およびＰＮＰ形の第７のトランジスタＱ７のエミッタ・
コレクタ間が接続されてなり、この第７のトランジスタ
Ｑ、のベースが前記発振回路３のトランジスタＱ１のベ
ースに接続されている。

次に、上記構成における動作を説明する。発振回路３に
おいて、トランジスタＱ＊　　ｔＱｓ　　ｐＱＢ　＊　
Ｑ４　、抵抗Ｒ，，Ｒ，、定電流理工は差動増幅器を形
成しており、トランジスタＱ１のベースが入力端子、ト
ランジスタＱ、のコレクタが出力端子、トランジスタＱ
、のベースが負帰還端子になっている。上記トランジス
タＱ１のベースには、高インビ、−ダンスであるバイア
ス回路４のトランジスタＱ、のベース端子から直流バイ
アスが与えられているので、帰還回路１１による共振子
Ｘの基本共振周波数に対する正帰還量が多くなり、発振
し易くなっている。

この場合、前述したような帰還回路１ノの作用により寄
生発振は防止される。前記トランジスタＱ、のコレクタ
端子からベース端子への負帰還は、負帰還回路５のエミ
ッタフォロワ（トラ　　・ンジスタＱ、および抵抗”ｓ
　）を通して行なわ　　□れている。これによって、ト
ランジスタＱ、のコレクタ端子の出力インピーダンスが
高く保た　　′れており、ここに接続されているセラミ
ック共　　１振子ＸのＱが上記負帰還回路５によって低
下しないようになっている。また、発振出力はトラ抵抗
Ｒ４の経路に加わり、トランジスタＱ、のコレクタから
取り出される。そして、上記トランジスタＱ、のベース
と前記トランジスタＱ。

■ベースとの間にはバイパス用容量Ｃ２が設けられてい
るので、交流分（発振周波数成分）が冶んどパイ／皆ス
されて直流成分のみが負帰還さｈることになる。この場
合、負帰還回路５にお八て交流利得を得るには負帰還点
のインピーダンス（トランジスタＱ、のベース側を見た
インピーダンス）とこの点におけるバイパス容量の直を
一定値以上にしなければならないが、上記インピーダン
スが高いのでパイノ９ス用容ｉＣ。

Ｄ値として集積回路内部で容易に形成できる程虻に小さ
く設定することが可能である。

そして、可変リアクタンス回路４０に流れる電流が零の
場合、差動対トランジスタＱｌ、Ｑ！まバランス状態で
安定に動作し、それぞれのベースに直流バイアスを供給
しているトランジスタＱｔ　　、Ｑａに流れる電流は等
しくなる。−このエミッタ間電圧ＶＢＩＣ０７，■□、
６は等しく、それぞれのエミッタに接続されている抵抗
Ｒ１＃Ｒ１の電圧降下ｖＲ５，ｖＲ３は等しく、さらに
ダイオードＤ、の順方向電圧降下ｖＦＤ２とトランジス
タＱｓのベース・エミッタ間電圧ｖ、、５とは等しいの
で、トランジスタＱ、のコレクタ端子の出力直流電圧は
ｖｃｃｔ位からダイオードＤ１の順方向電圧降下■Ｐ、
）１分だけ低下した安定な電位に固定されることになる
。

なお、可変リアクタンス回路４０にオフセット電流があ
る場合、たとえばオフセット電流が可変リアクタンス回
路４０に流れ込む場合を考えると、オフセット電流によ
りトランジスタＱ。

のコレクタ端子の出力直流電圧が下がり、これによって
負帰還回路５のトランジスタＱ５、抵抗Ｒ３、トランジ
スタＱ、の電流が低下する。

したがって、上記トランジスタＱ、のベース電流が少な
くなり、トランジスタＱ、の電流も減少する。それに伴
ない、トランジスタＱ１の電流が増加し、カレントミラ
ー負荷回路のトランジスタＱｌ、Ｑ、の電流が増加する
。その結果、差動対トランジスタＱ□　、Ｑ、の各電流
工。１゜■、□の差が前記オフセット電流に等しい状態
で安定になる。換言すれば、オフセット電流が定電流理
工の電流より大きくならない限り、差動対トランジスタ
Ｑ！　、Ｑ、はアクティブに動作し、安定な発振を持続
することができる。

なお、前記バイアス回路４においては、トランジスタＱ
、のベース電流が第１のトランジス・りＱｌのベース電
流となるので、上記トランジスタＱ、の電流増幅率ｈ□
Ｑ７を第１のトランジスタＱ８の電流増幅率ｈ０９．よ
り充分小さな値に設定しておく°ことによって、抵抗Ｒ
，の電圧降下を小さくし、第１のトランジスタＱ□のペ
ー・スミ位を十分な大きさに確保することができる。た
とえばトランジスタＱ、（ＰＮＰ形）をラテラル形とす
ればそのｈ□Ｑ７は３０〜８０、第１のトランジスタＱ
□（ＮＰＮ形）のｈＦＥ（Ｎは７０〜３５０であり、上
記ｈ□４．によりバイアス回路４の出力インピーダンス
は十分に高くなる。

なお、前記バイアス回路４は、上記実施例に限ることな
く、要は高抵抗の素子を介して差動対トランジスタの一
方Ｑ、のベースに直流バイアス電圧を与え得るものであ
ればよく、したがって高抵抗によりＶ。Ｃ電圧を分圧し
てバイアス出力とする分圧回路を用いてもよい。

〔発明の効果〕

上述したように本発明の１端子型発振回路によれば、発
振増幅用の差動増幅器を形成するトランジスタ対の一方
のコレクタと他方のベースとの間に接続する正帰還回路
として、正帰還用容量に直列に抵抗を挿入することによ
って、共振子の基本共振周波数に対する帰還量と寄生共
振周波数に対する帰還量との比が比較的大きくなるよう
にしたので、共振子の共振特性における基本共振点と寄
生共振点とのレベル差が小さくなっても寄生発振が生じ
難くなり、寄生発振を防止できる。

【図面の簡単な説明】

第１図は本発明の１端子型発振回路の一実施例を示す回
路図、第２図は第１図の一具体例を示す回路図、第３図
は従来の１端子型発振回路を示す回路図、第４図は第３
図中のセラミック共振子の共振特性の一例を示す特性図
でちる・Ｑｌ　、Ｑ＊・・・トランジスタ、■・・・定
電流源、Ｘ・・・セラミック共振子、Ｃ・・・正帰還用
容量、Ｃ１・・・寄生容量、Ｒ・・・抵抗、４・・・バ
イアス回路、５・・−負帰還回路、１０・・・負荷回路
、１ノ・・・帰還回路、４０・・・可変リアクタンス回
路。 出願人代理人　　弁理士　鈴　江　武　彦第１図 第２図 第３図 第４図 ２　４　６　　Ｂ（ＭＨＩ） ｍｄ＆

Claims (5)

【特許請求の範囲】
1. （１）エミッタが共通接続されると共に定電流源に接続
   されて差動増幅器を形成する第１、第２のトランジスタ
   と、上記差動増幅器の負荷回路と、前記第２のトランジ
   スタのコレクタと第１のトランジスタのベースとの間に
   設けられ、抵抗および正帰還用容量が直列に接続された
   帰還回路と、前記第２のトランジスタのコレクタと接地
   端との間に接続された固体共振子とを具備し、前記帰還
   回路による前記固体共振子の基本共振周波数に対する帰
   還量と寄生共振周波数に対する帰還量との比が比較的大
   きくなるようにしたことを特徴とする１端子型発振回路
   。
2. （２）前記第１のトランジスタのベースと接地端との間
   に前記寄生共振周波数の帰還信号をバイパスさせるため
   の容量を形成してなることを特徴とする前記特許請求の
   範囲第１項記載の１端子型発振回路。
3. （３）前記容量は、前記正帰還用容量の一方の電極と集
   積回路基板との間に形成された寄生容量であることを特
   徴とする前記特許請求の範囲第２項記載の１端子型発振
   回路。
4. （４）前記固体共振子に並列に正負対称型の可変リアク
   タンス回路が接続されていることを特徴とする前記特許
   請求の範囲第１項記載の１端子型発振回路。
5. （５）前記第１のトランジスタのベースに高抵抗の素子
   を介して直流バイアス電圧を与えるバイアス回路と、前
   記第２のトランジスタのコレクタからベースに直流負帰
   還をかけるために設けられ、負帰還点が高インピーダン
   スを有する直流負帰還回路とを具備することを特徴とす
   る前記特許請求の範囲第１項記載の１端子型発振回路。