JPH0435302A - 電圧制御発振器 - Google Patents
電圧制御発振器Info
- Publication number
- JPH0435302A JPH0435302A JP2137531A JP13753190A JPH0435302A JP H0435302 A JPH0435302 A JP H0435302A JP 2137531 A JP2137531 A JP 2137531A JP 13753190 A JP13753190 A JP 13753190A JP H0435302 A JPH0435302 A JP H0435302A
- Authority
- JP
- Japan
- Prior art keywords
- feedback amplifier
- amplifier circuit
- capacitor
- inverting input
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 20
- 230000010355 oscillation Effects 0.000 claims description 14
- 101710170231 Antimicrobial peptide 2 Proteins 0.000 abstract description 5
- 230000008878 coupling Effects 0.000 abstract description 2
- 238000010168 coupling process Methods 0.000 abstract description 2
- 238000005859 coupling reaction Methods 0.000 abstract description 2
- 101710170230 Antimicrobial peptide 1 Proteins 0.000 abstract 2
- AVKUERGKIZMTKX-NJBDSQKTSA-N ampicillin Chemical group C1([C@@H](N)C(=O)N[C@H]2[C@H]3SC([C@@H](N3C2=O)C(O)=O)(C)C)=CC=CC=C1 AVKUERGKIZMTKX-NJBDSQKTSA-N 0.000 description 9
- 238000010586 diagram Methods 0.000 description 5
- 230000003321 amplification Effects 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Networks Using Active Elements (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、電圧制御発振器に間し、特に、ＰＬＬ回路に
用いる電圧制御発振器に関する。
用いる電圧制御発振器に関する。
従来の技術
従来の電圧制御発振器は、第３図に示すように、帰還増
幅回路ＡＭＰＩの非反転入力は抵抗Ｒ２、コンデンサＣ
１から成る直列回路を通ってこの帰還増幅回路ＡＭＰＩ
の出力に接続され、またこの帰還増幅回路ＡＭＰＩの反
転入力は、抵抗Ｒｉを介して接地され、かつ抵抗Ｒｆを
通って帰還増幅回路ＡＭＰＩの出力に接続され、又非反
転入力は、抵抗Ｒ１を介して接地され、コンデンサＣ３
を介してバラクタダイオードＣ２のカソード側に接続さ
れており、外部の制御電圧はバラクタダイオードＣ２の
カソード側に印加される電圧制御発振器である。
幅回路ＡＭＰＩの非反転入力は抵抗Ｒ２、コンデンサＣ
１から成る直列回路を通ってこの帰還増幅回路ＡＭＰＩ
の出力に接続され、またこの帰還増幅回路ＡＭＰＩの反
転入力は、抵抗Ｒｉを介して接地され、かつ抵抗Ｒｆを
通って帰還増幅回路ＡＭＰＩの出力に接続され、又非反
転入力は、抵抗Ｒ１を介して接地され、コンデンサＣ３
を介してバラクタダイオードＣ２のカソード側に接続さ
れており、外部の制御電圧はバラクタダイオードＣ２の
カソード側に印加される電圧制御発振器である。
ここで発振器の発振周波数を求める。
先ず発振をするための条件は、帰還増幅回路の利得をＡ
、帰還率をβとし、ループ利得Ａβを求めて発振条件を
算出する。
、帰還率をβとし、ループ利得Ａβを求めて発振条件を
算出する。
−卸。
まな、外部の制御端子Ｐより直流電圧Ｖ、をあたえるこ
とによってバラクタダイオードＣ２の容量が変化する。
とによってバラクタダイオードＣ２の容量が変化する。
Ｃ２はバラクタダイオードＣ２とコンデンサＣ３の和
ゆえ （Ｃｘ：バラクタダイオードｃ２とコンデンサｃ３の和
）上式より発振の位相条件は、 となる。
ゆえ （Ｃｘ：バラクタダイオードｃ２とコンデンサｃ３の和
）上式より発振の位相条件は、 となる。
従って、発振周波数ｆは、
２ｒ ＲＩＲ２ＣＩＣｘ
となる。
Ｃ２＋Ｃ３
となり、
ＣｘはＣ２を変化させることにより変化する。すなわち
、発振周波数ｆもＣ２を変化させることにより変化し、
直流電圧Ｖ、で発振周波数ｆが変化する電圧制御発振器
となる。
、発振周波数ｆもＣ２を変化させることにより変化し、
直流電圧Ｖ、で発振周波数ｆが変化する電圧制御発振器
となる。
発明が解決しようとする課題
この従来の電圧制御発振器では、発振周波数を可変する
為にバラクタダイオードを使用していたので、この電圧
制御発振器をＩＣ化する場合にはバラクタダイオードを
ＩＣの外付けに付けなければならないし、また外部にバ
ラクタダイオードの為の端子を出さなければならないと
いう課題があった。
為にバラクタダイオードを使用していたので、この電圧
制御発振器をＩＣ化する場合にはバラクタダイオードを
ＩＣの外付けに付けなければならないし、また外部にバ
ラクタダイオードの為の端子を出さなければならないと
いう課題があった。
本発明は従来の上記実情に鑑みてなされたものであり、
従って本発明の目的は、従来の技術に内在する上記課題
を解決することと可能とした新規な電圧制御発振器を提
供することにある。
従って本発明の目的は、従来の技術に内在する上記課題
を解決することと可能とした新規な電圧制御発振器を提
供することにある。
課題を解決するための手段
上記目的を達成するなめに、本発明に係る電圧制御発振
器は、発振回路を構成する第１の帰還増幅回路の非反転
入力が第１の抵抗および第１のコンデンサから成る直列
回路を通って前記第１の帰還増幅回路の出力に接続され
、前記第１の帰還増幅回路の反転入力は、第２の抵抗を
介して接地され、かつ第３の抵抗を通って前記第１の帰
還増幅回路の出力に接続され、前記第１の帰還増幅回路
の非反転入力は文節４の抵抗を介して接地され、かつ第
２のコンデンサの一端に接続され、前記第２のコンデン
サの他端は、第２の帰還増幅回路の反転入力に接続され
、前記第２の帰還増幅回路の利得が外部制御電圧によっ
て可変でき、前記第２の帰還増幅回路の反転入力は第３
のコンデンサを介して前記第２の帰還増幅回路の出力に
接続され、前記第２の帰還増幅回路の非反転入力はバイ
アスされて構成される。
器は、発振回路を構成する第１の帰還増幅回路の非反転
入力が第１の抵抗および第１のコンデンサから成る直列
回路を通って前記第１の帰還増幅回路の出力に接続され
、前記第１の帰還増幅回路の反転入力は、第２の抵抗を
介して接地され、かつ第３の抵抗を通って前記第１の帰
還増幅回路の出力に接続され、前記第１の帰還増幅回路
の非反転入力は文節４の抵抗を介して接地され、かつ第
２のコンデンサの一端に接続され、前記第２のコンデン
サの他端は、第２の帰還増幅回路の反転入力に接続され
、前記第２の帰還増幅回路の利得が外部制御電圧によっ
て可変でき、前記第２の帰還増幅回路の反転入力は第３
のコンデンサを介して前記第２の帰還増幅回路の出力に
接続され、前記第２の帰還増幅回路の非反転入力はバイ
アスされて構成される。
実施例
次に本発明をその好ましい一実施例について図面を参照
して具体的に説明する。
して具体的に説明する。
第１図は本発明の一実施例を示すブロック構成図である
。第２図は第１図の破線部の具体的構成の一実施例を示
す回路図である。
。第２図は第１図の破線部の具体的構成の一実施例を示
す回路図である。
第１図に示すように、帰還増幅回路ＡＭＰＩの非反転入
力は、抵抗Ｒ２、コンデンサＣ１から成る直列回路を通
ってこの帰還増幅回路ＡＭＰＩの出力に接続され、また
この帰還増幅回路ＡＭＰＩの反転入力は抵抗Ｒｉを介し
て接地され、かつ抵抗Ｒｆを通って帰還増幅回路ＡＭＰ
Ｉの出力に接続され、また非反転入力は抵抗Ｒ１を介し
て接地され、コンデンサＣ３を介して外部の制御電圧に
よって利得を可変することができる帰還増幅回路ＡＭＰ
２の反転入力に接続され、またこの反転入力はコンデン
サＣＯを介して帰還増幅回路Ａ１１１Ｐ２の出力に接続
され、帰還増幅回路ＡＭＰ２の非反転入力はバイアスさ
れている。
力は、抵抗Ｒ２、コンデンサＣ１から成る直列回路を通
ってこの帰還増幅回路ＡＭＰＩの出力に接続され、また
この帰還増幅回路ＡＭＰＩの反転入力は抵抗Ｒｉを介し
て接地され、かつ抵抗Ｒｆを通って帰還増幅回路ＡＭＰ
Ｉの出力に接続され、また非反転入力は抵抗Ｒ１を介し
て接地され、コンデンサＣ３を介して外部の制御電圧に
よって利得を可変することができる帰還増幅回路ＡＭＰ
２の反転入力に接続され、またこの反転入力はコンデン
サＣＯを介して帰還増幅回路Ａ１１１Ｐ２の出力に接続
され、帰還増幅回路ＡＭＰ２の非反転入力はバイアスさ
れている。
また第２図は第１図の破線部を具体的回路にしなもので
あり、トランジスタＱ１〜Ｑ６はダブルバランス形の帰
還増幅回路で負荷抵抗ＲＬを出力とし、トランジスタＱ
ｌ 、 Ｃ２のそれぞれのベースが、非反転入力、反転
出力となっており、出力から反転入力にコンデンサＣＯ
で帰還されており、制御電圧端子ＰＬ 、Ｐ２の電圧に
よってこの帰還増幅回路の利得を変化させることが出来
る。
あり、トランジスタＱ１〜Ｑ６はダブルバランス形の帰
還増幅回路で負荷抵抗ＲＬを出力とし、トランジスタＱ
ｌ 、 Ｃ２のそれぞれのベースが、非反転入力、反転
出力となっており、出力から反転入力にコンデンサＣＯ
で帰還されており、制御電圧端子ＰＬ 、Ｐ２の電圧に
よってこの帰還増幅回路の利得を変化させることが出来
る。
ここで、第２図の帰還増幅回路の利得を求めると、
又第１図の破線部の入力容量はミラー効果よりＣｉｎ
＝ （Ａ−１）Ｃ。
＝ （Ａ−１）Ｃ。
（Ａ：帰還増幅回路の利得）
となり、破線部を第２図にしたならば入力容量Ｃｉｎ’
は １＋ｅ−” となる。
は １＋ｅ−” となる。
次に第１図の電圧制御発振器の発振周波数を求めると
従って利得Ａは下記（７）式のようになる。
Ｃｉｎ十Ｃ３
上式より発振の位相条件は
’ ＋５ＣｘＲＩＲ２＝ Ｏ
Ｃ１
となって、発振周波数ｆは
−−−−＜１１）
１ｎＣ３
ただしくＣｘ・。７．。３）
となる。
破線部を第２図にしたならばＣｉｎは下記に示す式とな
る。
る。
となるので、
ＣｉｎはΔ■の関数であり、すなわちＣＸの式より、Ｃ
ｘちΔＶで変化する。従って発振周波数ｆはΔ〜７で変
化する。
ｘちΔＶで変化する。従って発振周波数ｆはΔ〜７で変
化する。
発明の詳細
な説明したように、本発明によれば、帰還増幅器の非反
転入力と帰還増幅器の出力とを容量結合することにより
、帰還増幅器の入力容量をミラー効果により帰還増幅器
の利得を可変して変化させ、発振器の周波数を変化させ
るために、バラクタダイオードを外付けで付けることな
く、周波数を制御でき、帰還増幅器の利得は制御電圧に
よって変化する電圧制御利得増幅器とすることにより、
制御電圧によって周波数が制御できる。
転入力と帰還増幅器の出力とを容量結合することにより
、帰還増幅器の入力容量をミラー効果により帰還増幅器
の利得を可変して変化させ、発振器の周波数を変化させ
るために、バラクタダイオードを外付けで付けることな
く、周波数を制御でき、帰還増幅器の利得は制御電圧に
よって変化する電圧制御利得増幅器とすることにより、
制御電圧によって周波数が制御できる。
また本発明によれば、バラクタダイオードが不要のため
に外付は部品が減り、かつバラクタダイオード用の端子
も省略できるので、ＩＣ化に適しているという効果が得
られる。
に外付は部品が減り、かつバラクタダイオード用の端子
も省略できるので、ＩＣ化に適しているという効果が得
られる。
第１図は本発明の一実施例を示すブロック構成図、第２
図は第１図に示した破線部分の具体的回路図、第３図は
従来例を示すブロック構成図である。 Ｒ１、Ｒ２、Ｒｉ 、Ｒｆ、ＲＬ、Ｒｓ＋ｔ、Ｒｉ２・
・・抵抗、ＣＩ、Ｃ２，Ｃ３゜Ｃｏ−＝’：７ンデンサ
、 ＡＭＰＩ、ＡＭＰ２ ・＝帰還増福回路、Ｑ１〜Ｑ
６・・・トランジスタ、■０・・・定電流源、Ｖｌ、Ｖ
２ 、、、定電圧源、Ｐ、Ｐｌ、Ｐ２・・・制御電圧端
子特許出願人 日本電気株式会社 代 理 人 弁理士 熊谷雄太部 熊谷雄太部
図は第１図に示した破線部分の具体的回路図、第３図は
従来例を示すブロック構成図である。 Ｒ１、Ｒ２、Ｒｉ 、Ｒｆ、ＲＬ、Ｒｓ＋ｔ、Ｒｉ２・
・・抵抗、ＣＩ、Ｃ２，Ｃ３゜Ｃｏ−＝’：７ンデンサ
、 ＡＭＰＩ、ＡＭＰ２ ・＝帰還増福回路、Ｑ１〜Ｑ
６・・・トランジスタ、■０・・・定電流源、Ｖｌ、Ｖ
２ 、、、定電圧源、Ｐ、Ｐｌ、Ｐ２・・・制御電圧端
子特許出願人 日本電気株式会社 代 理 人 弁理士 熊谷雄太部 熊谷雄太部
Claims (1)
- 発振回路を構成する第１の帰還増幅回路の非反転入力が
第１の抵抗および第１のコンデンサから成る直列回路を
通つて前記第１の帰還増幅回路の出力に接続され、前記
第１の帰還増幅回路の反転入力は、第２の抵抗を介して
接地され、かつ第３の抵抗を通つて前記第１の帰還増幅
回路の出力に接続され、前記第１の帰還増幅回路の非反
転入力は第４の抵抗を介して接地され、かつ第２のコン
デンサの一端に接続され、前記第２のコンデンサの他端
は第２の帰還増幅回路の反転入力に接続され、前記第２
の帰還増幅回路の利得が外部制御電圧によって可変でき
、前記第２の帰還増幅回路の反転入力は第３のコンデン
サを介して前記第２の帰還増幅回路の出力に接続され、
前記第２の帰還増幅回路の非反転入力はバイアスされて
いることを特徴とする電圧制御発振器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2137531A JP2946641B2 (ja) | 1990-05-28 | 1990-05-28 | 電圧制御発振器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2137531A JP2946641B2 (ja) | 1990-05-28 | 1990-05-28 | 電圧制御発振器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0435302A true JPH0435302A (ja) | 1992-02-06 |
| JP2946641B2 JP2946641B2 (ja) | 1999-09-06 |
Family
ID=15200858
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2137531A Expired - Lifetime JP2946641B2 (ja) | 1990-05-28 | 1990-05-28 | 電圧制御発振器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2946641B2 (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6304146B1 (en) | 1998-05-29 | 2001-10-16 | Silicon Laboratories, Inc. | Method and apparatus for synthesizing dual band high-frequency signals for wireless communications |
| US6308055B1 (en) | 1998-05-29 | 2001-10-23 | Silicon Laboratories, Inc. | Method and apparatus for operating a PLL for synthesizing high-frequency signals for wireless communications |
| US6311050B1 (en) * | 1998-05-29 | 2001-10-30 | Silicon Laboratories, Inc. | Single integrated circuit phase locked loop for synthesizing high-frequency signals for wireless communications and method for operating same |
| US6317006B1 (en) | 1998-05-29 | 2001-11-13 | Silicon Laboratories, Inc. | Frequency synthesizer utilizing phase shifted control signals |
| US6388536B1 (en) | 1998-05-29 | 2002-05-14 | Silicon Laboratories Inc. | Method and apparatus for providing coarse and fine tuning control for synthesizing high-frequency signals for wireless communications |
| US6549764B2 (en) | 1998-05-29 | 2003-04-15 | Silicon Laboratories Inc. | Method and apparatus for selecting capacitance amounts to vary the output frequency of a controlled oscillator |
| KR100386178B1 (ko) * | 2000-01-24 | 2003-06-02 | 알프스 덴키 가부시키가이샤 | 발진장치 |
| US6574288B1 (en) | 1998-05-29 | 2003-06-03 | Silicon Laboratories Inc. | Method and apparatus for adjusting a digital control word to tune synthesized high-frequency signals for wireless communications |
| US6760575B2 (en) | 1998-05-29 | 2004-07-06 | Silicon Laboratories, Inc. | Method and apparatus for generating a variable capacitance for synthesizing high-frequency signals for wireless communications |
| US6993307B2 (en) | 1998-05-29 | 2006-01-31 | Silicon Laboratories, Inc. | Method and apparatus for operating a PLL with a phase detector/sample hold circuit for synthesizing high-frequency signals for wireless communications |
-
1990
- 1990-05-28 JP JP2137531A patent/JP2946641B2/ja not_active Expired - Lifetime
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6549764B2 (en) | 1998-05-29 | 2003-04-15 | Silicon Laboratories Inc. | Method and apparatus for selecting capacitance amounts to vary the output frequency of a controlled oscillator |
| US6304146B1 (en) | 1998-05-29 | 2001-10-16 | Silicon Laboratories, Inc. | Method and apparatus for synthesizing dual band high-frequency signals for wireless communications |
| US6311050B1 (en) * | 1998-05-29 | 2001-10-30 | Silicon Laboratories, Inc. | Single integrated circuit phase locked loop for synthesizing high-frequency signals for wireless communications and method for operating same |
| US6317006B1 (en) | 1998-05-29 | 2001-11-13 | Silicon Laboratories, Inc. | Frequency synthesizer utilizing phase shifted control signals |
| US6388536B1 (en) | 1998-05-29 | 2002-05-14 | Silicon Laboratories Inc. | Method and apparatus for providing coarse and fine tuning control for synthesizing high-frequency signals for wireless communications |
| US6483390B2 (en) | 1998-05-29 | 2002-11-19 | Silicon Laboratories Inc. | Method and apparatus for synthesizing dual band high-frequency signals for wireless communications |
| US6308055B1 (en) | 1998-05-29 | 2001-10-23 | Silicon Laboratories, Inc. | Method and apparatus for operating a PLL for synthesizing high-frequency signals for wireless communications |
| US6549765B2 (en) | 1998-05-29 | 2003-04-15 | Silicon Laboratories, Inc. | Phase locked loop circuitry for synthesizing high-frequency signals and associated method |
| US6760575B2 (en) | 1998-05-29 | 2004-07-06 | Silicon Laboratories, Inc. | Method and apparatus for generating a variable capacitance for synthesizing high-frequency signals for wireless communications |
| US6574288B1 (en) | 1998-05-29 | 2003-06-03 | Silicon Laboratories Inc. | Method and apparatus for adjusting a digital control word to tune synthesized high-frequency signals for wireless communications |
| US7353011B2 (en) | 1998-05-29 | 2008-04-01 | Silicon Laboratories Inc. | Method and apparatus for operating a PLL for synthesizing high-frequency signals for wireless communications |
| US6965761B2 (en) | 1998-05-29 | 2005-11-15 | Silicon Laboratories, Inc. | Controlled oscillator circuitry for synthesizing high-frequency signals and associated method |
| US6993307B2 (en) | 1998-05-29 | 2006-01-31 | Silicon Laboratories, Inc. | Method and apparatus for operating a PLL with a phase detector/sample hold circuit for synthesizing high-frequency signals for wireless communications |
| KR100386178B1 (ko) * | 2000-01-24 | 2003-06-02 | 알프스 덴키 가부시키가이샤 | 발진장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2946641B2 (ja) | 1999-09-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6225871B1 (en) | Voltage controlled CMOS oscillator | |
| US5030926A (en) | Voltage controlled balanced crystal oscillator circuit | |
| JPH02262714A (ja) | デューティ制御回路装置 | |
| US6285263B1 (en) | Linearization method and apparatus for voltage controlled oscillator | |
| US4760353A (en) | Integrated gyrator oscillator | |
| JPH0435302A (ja) | 電圧制御発振器 | |
| EP0771490B1 (en) | Low noise, low voltage phase lock loop | |
| US7061338B2 (en) | Average controlled (AC) resonator driver | |
| JP3720963B2 (ja) | フィルタ回路の時定数自動補正回路とそれを用いたフィルタ回路装置 | |
| EP0771491B1 (en) | Very low noise, wide frequency range phase lock loop | |
| KR0146364B1 (ko) | 주파수 변조기 | |
| US7030669B2 (en) | Circuit to linearize gain of a voltage controlled oscillator over wide frequency range | |
| US10985767B2 (en) | Phase-locked loop circuitry having low variation transconductance design | |
| US20090219103A1 (en) | Oscillator Arrangement and Method for Operating an Oscillating Crystal | |
| JPH0336099Y2 (ja) | ||
| KR100197842B1 (ko) | 가변 리액턴스 회로 | |
| KR200331877Y1 (ko) | 위상동기루프회로 | |
| JP2524399B2 (ja) | 水晶発振回路 | |
| JPH01300604A (ja) | 電圧制御型圧電発振器 | |
| JP2602327B2 (ja) | 発振回路 | |
| JPS6150406A (ja) | １端子型発振回路 | |
| JPS6374205A (ja) | 周波数制御回路 | |
| JP2602313B2 (ja) | 発振回路 | |
| KR880000364Y1 (ko) | 바이어스 전류에 의한 위상 고정루우프 주파수 변조회로 | |
| JPH0729933U (ja) | 位相ロックループ回路 |