JP2524399B2 - 水晶発振回路 - Google Patents
水晶発振回路Info
- Publication number
- JP2524399B2 JP2524399B2 JP1110236A JP11023689A JP2524399B2 JP 2524399 B2 JP2524399 B2 JP 2524399B2 JP 1110236 A JP1110236 A JP 1110236A JP 11023689 A JP11023689 A JP 11023689A JP 2524399 B2 JP2524399 B2 JP 2524399B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- oscillation
- power supply
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000013078 crystal Substances 0.000 title claims description 16
- 230000010355 oscillation Effects 0.000 claims description 31
- 239000003990 capacitor Substances 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は水晶発振回路に関し、特に絶縁ゲート型電界
効果トランジスタ等を用いて低消費電力化された水晶発
振回路に関する。
効果トランジスタ等を用いて低消費電力化された水晶発
振回路に関する。
従来、時計等に適用される低消費電力化をねらった水
晶発振回路としては、一例として第２図に示すように、
ソースを第１の電源供給端子T1と接続する絶縁ゲート型
電界効果トランジスタ等の第１のトランジスタQ21と、
この第１のトランジスタQ21のドレイン・ゲート間に並
列接続された水晶振動子X1及び抵抗R1と、第１の電源供
給端子T1と第１のトランジスタQ21のドレイン及びゲー
トとの間にそれぞれ接続された第１及び第２のコンデン
サC1,C2と、第１のトランジスタQ21に所定の電流を供給
する定電流源5Aとを備え、所定の週波数で発振する発振
部1Aと、ゲートをこの発振部1Aの発振出力端とを接続し
ソースを第１の電源供給端子T1と接続しドレインを出力
端子Toと接続する絶縁ゲート型電界効果トランジスタ等
の第２のトランジスタQ22と、この第２のトランジスタQ
22に所定の電流を供給し第２のトランジスタQ22と共に
電圧増幅回路を形成する定電流源5Bとを有する構成とな
っていた。
晶発振回路としては、一例として第２図に示すように、
ソースを第１の電源供給端子T1と接続する絶縁ゲート型
電界効果トランジスタ等の第１のトランジスタQ21と、
この第１のトランジスタQ21のドレイン・ゲート間に並
列接続された水晶振動子X1及び抵抗R1と、第１の電源供
給端子T1と第１のトランジスタQ21のドレイン及びゲー
トとの間にそれぞれ接続された第１及び第２のコンデン
サC1,C2と、第１のトランジスタQ21に所定の電流を供給
する定電流源5Aとを備え、所定の週波数で発振する発振
部1Aと、ゲートをこの発振部1Aの発振出力端とを接続し
ソースを第１の電源供給端子T1と接続しドレインを出力
端子Toと接続する絶縁ゲート型電界効果トランジスタ等
の第２のトランジスタQ22と、この第２のトランジスタQ
22に所定の電流を供給し第２のトランジスタQ22と共に
電圧増幅回路を形成する定電流源5Bとを有する構成とな
っていた。
この水晶発振回路は自己バイアス型となっており、定
電流源5Aの電流を小さくすると動作点は低電圧側に片寄
る。また、低消費電力化する為には、電圧増幅回路を流
れる電流をも定電流源5Bによりしぼり込む必要がある。
電流源5Aの電流を小さくすると動作点は低電圧側に片寄
る。また、低消費電力化する為には、電圧増幅回路を流
れる電流をも定電流源5Bによりしぼり込む必要がある。
上述した従来の水晶発振回路は、低消費電力化の為
に、定電流源5A,5Bにより発振部1A及び電圧増幅回路の
トランジスタQ21,Q22の電流を小さくする構成となって
いるので、低電流発振にすると発振振幅が小さくなり、
その上、回路素子等の製造ばらつきや温度変化等によっ
て発振部1Aの動作点と電圧増幅回路の動作点との間に差
が生じ、この動作点の差が発振振幅より大きくなると出
力端子Toから発振出力信号OUTが得られなくなるという
欠点がある。
に、定電流源5A,5Bにより発振部1A及び電圧増幅回路の
トランジスタQ21,Q22の電流を小さくする構成となって
いるので、低電流発振にすると発振振幅が小さくなり、
その上、回路素子等の製造ばらつきや温度変化等によっ
て発振部1Aの動作点と電圧増幅回路の動作点との間に差
が生じ、この動作点の差が発振振幅より大きくなると出
力端子Toから発振出力信号OUTが得られなくなるという
欠点がある。
本発明の目的は、より低消費電力化しても安定して発
振出力信号を得ることができる水晶発振回路を提供する
ことにある。
振出力信号を得ることができる水晶発振回路を提供する
ことにある。
本発明の水晶発振回路は、ソースを第１の電源供給端
子と接続するトランジスタと、このトランジスタのドレ
イン・ゲート間に並列接続された水晶振動子及び抵抗
と、前記第１の電源供給端子と対をなす第２の電源供給
端子及び前記第１の電源供給のうち一方と前記トランジ
スタのドレイン及びゲートとの間にそれぞれ接続された
第１及び第２のコンデンサと、前記トランジスタに所定
の電流を供給する電流源回路とを備え、所定の周波数で
発振する発振部と、前記発振部の発振出力端と接続しこ
の発振出力端の平均直流電圧を抽出する直流電圧抽出部
と、第１の入力端に前記直流電圧抽出部からの平均直流
電圧を入力し第２の入力端に前記発振部の発振出力端か
らの信号を入力してこれら第１及び第２の入力端の電圧
を比較しこの比較結果に応じたレベルの信号を出力する
比較器とを有している。
子と接続するトランジスタと、このトランジスタのドレ
イン・ゲート間に並列接続された水晶振動子及び抵抗
と、前記第１の電源供給端子と対をなす第２の電源供給
端子及び前記第１の電源供給のうち一方と前記トランジ
スタのドレイン及びゲートとの間にそれぞれ接続された
第１及び第２のコンデンサと、前記トランジスタに所定
の電流を供給する電流源回路とを備え、所定の周波数で
発振する発振部と、前記発振部の発振出力端と接続しこ
の発振出力端の平均直流電圧を抽出する直流電圧抽出部
と、第１の入力端に前記直流電圧抽出部からの平均直流
電圧を入力し第２の入力端に前記発振部の発振出力端か
らの信号を入力してこれら第１及び第２の入力端の電圧
を比較しこの比較結果に応じたレベルの信号を出力する
比較器とを有している。
次に、本発明の実施例について図面を参照して説明す
る。
る。
第１図は本発明の一実施例を示す回路図である。
この実施例は、ソースを第１の電源供給端子T1と接続
するＮチャンネルの第１のトランジスタQ1と、この第１
のトランジスタQ1のドレイン・ゲート間に並列接続され
た水晶振動子X1及び抵抗R1と、第２の電源供給端子T2と
第１のトランジスタQ1のドレイン及びゲート間にそれぞ
れ接続された第１及び第２のコンデンサC1,C2と、ソー
スを第２の電源供給端子T2と接続しドレインを第１のト
ランジスタQ1のドレインと接続してこの第１のトランジ
スタQ1に所定の電流を流すＰチャネルの第２のトランジ
スタQ2とを備え、所定の周波数で発振する発振部１と、
一端を発振部１の発振出力端、すなわち第１のトランジ
スタQ1のゲートと接続する抵抗R2、及び一端をこの抵抗
R2の他端と接続し他端を第２の電源供給端子T2と接続す
るコンデンサC3を備え、発振部１の発振出力端の平均直
流電圧を抽出する直流電圧抽出部２と、第１の入力端
（＋側）に直流電圧抽出部２からの平均直流電圧を入力
し第２の入力端（−側）に発振部１の発振出力端からの
信号を入力してこれら入力端の電圧を比較し、この比較
結果に応じたレベルの信号、すなわち発振出力信号OUT
を出力端子Toから出力する比較器３と、一端を第１の電
源供給端子T1と接続する抵抗R3と、ソースをこの抵抗R3
の他端と接続しゲートを比較器３の第１の入力端と接続
しドレインを第２のトランジスタQ2のゲートと接続する
Ｎチャネルの第３のトランジスタQ3と、ソースを第２の
電源供給端子T2と接続しドレインを第３のトランジスタ
Q3のドレインと接続しゲートを第２のトランジスタQ2の
ゲートを接続して第１〜第３のトランジスタQ1〜Q3,抵
抗R2,R3及びコンデンサC3と共にバンドキャップレギュ
レータ４を形成し、第１のトランジスタQ1に流れる電流
を制御しかつ安定して供給するＰチャネルの第４のトラ
ンジスタQ4とを有する構成となっている。
するＮチャンネルの第１のトランジスタQ1と、この第１
のトランジスタQ1のドレイン・ゲート間に並列接続され
た水晶振動子X1及び抵抗R1と、第２の電源供給端子T2と
第１のトランジスタQ1のドレイン及びゲート間にそれぞ
れ接続された第１及び第２のコンデンサC1,C2と、ソー
スを第２の電源供給端子T2と接続しドレインを第１のト
ランジスタQ1のドレインと接続してこの第１のトランジ
スタQ1に所定の電流を流すＰチャネルの第２のトランジ
スタQ2とを備え、所定の周波数で発振する発振部１と、
一端を発振部１の発振出力端、すなわち第１のトランジ
スタQ1のゲートと接続する抵抗R2、及び一端をこの抵抗
R2の他端と接続し他端を第２の電源供給端子T2と接続す
るコンデンサC3を備え、発振部１の発振出力端の平均直
流電圧を抽出する直流電圧抽出部２と、第１の入力端
（＋側）に直流電圧抽出部２からの平均直流電圧を入力
し第２の入力端（−側）に発振部１の発振出力端からの
信号を入力してこれら入力端の電圧を比較し、この比較
結果に応じたレベルの信号、すなわち発振出力信号OUT
を出力端子Toから出力する比較器３と、一端を第１の電
源供給端子T1と接続する抵抗R3と、ソースをこの抵抗R3
の他端と接続しゲートを比較器３の第１の入力端と接続
しドレインを第２のトランジスタQ2のゲートと接続する
Ｎチャネルの第３のトランジスタQ3と、ソースを第２の
電源供給端子T2と接続しドレインを第３のトランジスタ
Q3のドレインと接続しゲートを第２のトランジスタQ2の
ゲートを接続して第１〜第３のトランジスタQ1〜Q3,抵
抗R2,R3及びコンデンサC3と共にバンドキャップレギュ
レータ４を形成し、第１のトランジスタQ1に流れる電流
を制御しかつ安定して供給するＰチャネルの第４のトラ
ンジスタQ4とを有する構成となっている。
このように、比較器３の第１の入力端は発振部１の発
振出力端の平均直流電圧が印加され、第２の入力端には
発振部１の発振出力端の信号が印加されるので、回路素
子のばらつきや温度変化等に影響されることなく、ま
た、、発振部１の発振振幅が小さくなっても、第２の入
力端の信号の発振振幅が第１の入力端の電圧に対して常
に上下し、安定した発振出力電圧OUTを得ることができ
る。
振出力端の平均直流電圧が印加され、第２の入力端には
発振部１の発振出力端の信号が印加されるので、回路素
子のばらつきや温度変化等に影響されることなく、ま
た、、発振部１の発振振幅が小さくなっても、第２の入
力端の信号の発振振幅が第１の入力端の電圧に対して常
に上下し、安定した発振出力電圧OUTを得ることができ
る。
以上説明したように本発明は、比較器の第１の入力端
に発振部の発振出力端の平均直流電圧を印加し、比較器
の第２の入力端に発振部の発振出力端の信号を印加する
構成とすることにより、回路素子のばらつきや温度変化
等に影響されることなく、また、消費電流を小さくして
発振部の発振振幅が小さくなっても、第２の入力端の信
号の発振振幅が第１の入力端の電圧に対して常に上下す
るので、より低消費電力化することができ、かつ低消費
電力化しても常に安定した発振出力を得ることができる
効果がある。
に発振部の発振出力端の平均直流電圧を印加し、比較器
の第２の入力端に発振部の発振出力端の信号を印加する
構成とすることにより、回路素子のばらつきや温度変化
等に影響されることなく、また、消費電流を小さくして
発振部の発振振幅が小さくなっても、第２の入力端の信
号の発振振幅が第１の入力端の電圧に対して常に上下す
るので、より低消費電力化することができ、かつ低消費
電力化しても常に安定した発振出力を得ることができる
効果がある。
第１図は本発明の一実施例を示す回路図、第２図は従来
の水晶発振回路の一例を示す回路図である。 1,1A……発振部、２……直流電圧抽出部、３……比較
器、４……ハンドギャップレギュレータ、5A,5B……定
電流源、C1〜C3……コンデンサ、Q1〜Q4,Q21,Q22……ト
ランジスタ、R1〜R3……抵抗、X1……水晶振動子。
の水晶発振回路の一例を示す回路図である。 1,1A……発振部、２……直流電圧抽出部、３……比較
器、４……ハンドギャップレギュレータ、5A,5B……定
電流源、C1〜C3……コンデンサ、Q1〜Q4,Q21,Q22……ト
ランジスタ、R1〜R3……抵抗、X1……水晶振動子。
Claims (1)
- 【請求項１】ソースを第１の電源供給端子と接続するト
ランジスタと、このトランジスタのドレイン・ゲート間
に並列接続された水晶振動子及び抵抗と、前記第１の電
源供給端子と対をなす第２の電源供給端子及び前記第１
の電源供給端子のうち一方と前記トランジスタのドレイ
ン及びゲートとの間にそれぞれ接続された第１及び第２
のコンデンサと、前記トランジスタに所定の電流を供給
する電流源回路とを備え、所定の周波数で発振する発振
部と、前記発振部の発振出力端と接続しこの発振出力端
の平均直流電圧を抽出する直流電圧抽出部と、前記第１
の入力端に前記直流電圧抽出部からの平均直流電圧を入
力し第２の入力端に前記発振部の発振出力端からの信号
を入力してこれら第１及び第２の入力端の電圧を比較し
この比較結果に応じたレベルの信号を出力する比較器と
を有することを特徴とする水晶発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1110236A JP2524399B2 (ja) | 1989-04-27 | 1989-04-27 | 水晶発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1110236A JP2524399B2 (ja) | 1989-04-27 | 1989-04-27 | 水晶発振回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02290309A JPH02290309A (ja) | 1990-11-30 |
| JP2524399B2 true JP2524399B2 (ja) | 1996-08-14 |
Family
ID=14530554
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1110236A Expired - Fee Related JP2524399B2 (ja) | 1989-04-27 | 1989-04-27 | 水晶発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2524399B2 (ja) |
-
1989
- 1989-04-27 JP JP1110236A patent/JP2524399B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02290309A (ja) | 1990-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE60204899D1 (de) | Invertoroszillatorschaltung mit niedrigem verbrauch | |
| US7683730B2 (en) | Differential crystal oscillator circuit with peak regulation | |
| US4232261A (en) | MOS Control circuit for integrated circuits | |
| EP1284046B1 (en) | Oscillator circuit | |
| KR102047189B1 (ko) | 자기-분극화된 수정 발진기 회로 | |
| JPH0435302A (ja) | 電圧制御発振器 | |
| US6570443B2 (en) | Amplitude control of an alternating signal generated by an electronic device such as an oscillator circuit | |
| US3959744A (en) | CMOS oscillator having bias circuit outside oscillator feedback loop | |
| KR100618059B1 (ko) | 집적 오실레이터 | |
| JP2524399B2 (ja) | 水晶発振回路 | |
| US4122414A (en) | CMOS negative resistance oscillator | |
| US20090219103A1 (en) | Oscillator Arrangement and Method for Operating an Oscillating Crystal | |
| US5220291A (en) | Complementary transistor oscillator | |
| JPH06120733A (ja) | 発振回路 | |
| JP3132212B2 (ja) | 水晶発振回路 | |
| JP2000183652A (ja) | 発振回路 | |
| JPH066136A (ja) | 圧電発振回路 | |
| JP2903213B2 (ja) | レベル変換回路 | |
| JPH11205095A (ja) | 電圧制御発振回路 | |
| GB2313726A (en) | Voltage follower with improved power supply rejection | |
| EP0853837A1 (en) | Oscillator comprising a starting circuit | |
| EP1143605A2 (en) | An Oscillator circuit | |
| JPH066594Y2 (ja) | オ−バ−ト−ン水晶発振回路 | |
| JPS6236333Y2 (ja) | ||
| JPS6138264Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |