JPH066136A - 圧電発振回路 - Google Patents
圧電発振回路Info
- Publication number
- JPH066136A JPH066136A JP15974692A JP15974692A JPH066136A JP H066136 A JPH066136 A JP H066136A JP 15974692 A JP15974692 A JP 15974692A JP 15974692 A JP15974692 A JP 15974692A JP H066136 A JPH066136 A JP H066136A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- circuit
- transistor
- supply voltage
- inverting amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
Abstract
(57)【要約】
【目的】 電源電圧が変動しても発振振幅および発振周
波数の安定化が得られるようにすること。 【構成】 この圧電発振回路は圧電振動子２と負荷容量
３を帰還回路に有した反転増幅部１と、電源との間にＭ
ＯＳトランジスタ１０をソースフォロア接続し、このト
ランジスタ１０のゲートにバンドギャップ回路１１を接
続して、トランジスタ１０を飽和領域で動作させる。す
なわち、バンドギャップ回路１１は電源電圧ＶDDによら
ず一定電圧ＶG を発生するので、トランジスタ１０は常
に飽和領域で動作し、そのソース電位もほぼ一定に保た
れる。それにより電源電圧にかかわらず発振振幅が一定
に保たれる。
波数の安定化が得られるようにすること。 【構成】 この圧電発振回路は圧電振動子２と負荷容量
３を帰還回路に有した反転増幅部１と、電源との間にＭ
ＯＳトランジスタ１０をソースフォロア接続し、このト
ランジスタ１０のゲートにバンドギャップ回路１１を接
続して、トランジスタ１０を飽和領域で動作させる。す
なわち、バンドギャップ回路１１は電源電圧ＶDDによら
ず一定電圧ＶG を発生するので、トランジスタ１０は常
に飽和領域で動作し、そのソース電位もほぼ一定に保た
れる。それにより電源電圧にかかわらず発振振幅が一定
に保たれる。
Description
【０００１】
【産業上の利用分野】本発明は水晶等の圧電振動子を用
いる圧電発振回路に関する。
いる圧電発振回路に関する。
【０００２】
【従来の技術】従来から、各種装置内の規準クロック源
として圧電発振回路は幅広く用いられている。特に、Ｍ
ＯＳトランジスタを用いた発振回路としては図１に示す
ような反転増幅器１（最も単純な場合はインバータ）を
用いた回路構成が一般的である。図１ではＰ１，Ｐ２は
ＭＯＳトランジスタ、Ｒｆは帰還抵抗、２は圧電振動
子、３は負荷容量である。また、反転増幅部１の消費電
力を抑える場合は、図１の反転増幅部１と電源電圧
ＶDD、接地電圧ＶSSのいずれかの電源との間に電流制限
用トランジスタを挿入することが一般に行われる。
として圧電発振回路は幅広く用いられている。特に、Ｍ
ＯＳトランジスタを用いた発振回路としては図１に示す
ような反転増幅器１（最も単純な場合はインバータ）を
用いた回路構成が一般的である。図１ではＰ１，Ｐ２は
ＭＯＳトランジスタ、Ｒｆは帰還抵抗、２は圧電振動
子、３は負荷容量である。また、反転増幅部１の消費電
力を抑える場合は、図１の反転増幅部１と電源電圧
ＶDD、接地電圧ＶSSのいずれかの電源との間に電流制限
用トランジスタを挿入することが一般に行われる。
【０００３】
【発明が解決しようとする課題】しかしながら、特に変
復調用規準クロック発生用等の、電源電圧変動に対して
安定した周波数で発振する必要性のある場合は、上記の
ような従来技術ではその要求を満足できないという問題
があった。これは図１の例では、電源電圧ＶDDが変わる
と発振振幅および動作点が変化するので、負荷容量３，
４として使用される可変容量ダイオードの容量値が変化
してしまうからである。
復調用規準クロック発生用等の、電源電圧変動に対して
安定した周波数で発振する必要性のある場合は、上記の
ような従来技術ではその要求を満足できないという問題
があった。これは図１の例では、電源電圧ＶDDが変わる
と発振振幅および動作点が変化するので、負荷容量３，
４として使用される可変容量ダイオードの容量値が変化
してしまうからである。
【０００４】本発明は以上の点に鑑み、電源電圧が変動
しても発振振幅および発振周波数の安定した圧電発振回
路を提供することを目的とする。
しても発振振幅および発振周波数の安定した圧電発振回
路を提供することを目的とする。
【０００５】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、圧電振動子と負荷容量とを帰還回路に有
する反転増幅部によって構成される圧電発振回路におい
て、前記反転増幅部と電源との間の少なくとも一方にソ
ースフォロア接続あるいはエミッタフォロア接続された
トランジスタを有することを特徴とする。
め、本発明は、圧電振動子と負荷容量とを帰還回路に有
する反転増幅部によって構成される圧電発振回路におい
て、前記反転増幅部と電源との間の少なくとも一方にソ
ースフォロア接続あるいはエミッタフォロア接続された
トランジスタを有することを特徴とする。
【０００６】また、本発明は好ましくは前記トランジス
タと該トランジスタを飽和領域で動作させる手段との間
にトランジスタ、演算増幅器および反転増幅部からなる
ダミー段を接続することができる。
タと該トランジスタを飽和領域で動作させる手段との間
にトランジスタ、演算増幅器および反転増幅部からなる
ダミー段を接続することができる。
【０００７】さらにまた、本発明は好ましくは前記トラ
ンジスタを飽和領域で動作させる手段はバンドギャップ
回路であることができる。
ンジスタを飽和領域で動作させる手段はバンドギャップ
回路であることができる。
【０００８】
【作用】本発明の圧電発振回路は、圧電振動子と負荷容
量とを帰還回路に有した反転増幅部によって構成され、
この反転増幅部と電源との間にトランジスタをソースフ
ォロア接続し、このトランジスタを飽和領域で動作させ
る。これにより、ソースフォロア接続のトランジスタの
ゲート電圧を電源電圧によらず一定に保つことにより、
ソース電位すなわち反転増幅部に与えられる電圧がほぼ
一定に保たれる。また、このソースフォロアのトランジ
スタは飽和領域で動作するので、ドレイン電圧（すなわ
ち電源電圧）が変化しても、ドレイン電流の変化は図３
に示すように非常に小さく、そのため発振振幅，発振周
波数および消費電力が有効に安定化される。なお、上記
電源電圧によらない一定のゲート電圧はバンドギャップ
回路等で容易に作ることができる。
量とを帰還回路に有した反転増幅部によって構成され、
この反転増幅部と電源との間にトランジスタをソースフ
ォロア接続し、このトランジスタを飽和領域で動作させ
る。これにより、ソースフォロア接続のトランジスタの
ゲート電圧を電源電圧によらず一定に保つことにより、
ソース電位すなわち反転増幅部に与えられる電圧がほぼ
一定に保たれる。また、このソースフォロアのトランジ
スタは飽和領域で動作するので、ドレイン電圧（すなわ
ち電源電圧）が変化しても、ドレイン電流の変化は図３
に示すように非常に小さく、そのため発振振幅，発振周
波数および消費電力が有効に安定化される。なお、上記
電源電圧によらない一定のゲート電圧はバンドギャップ
回路等で容易に作ることができる。
【０００９】
【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。
に説明する。
【００１０】図２の（Ａ）は本発明の一実施例の圧電発
振回路の回路構成を示す。本実施例では、圧電振動子２
と負荷容量３，４とを帰還回路に有した反転増幅部１
と、電源（ＶDD）との間に、ＭＯＳトランジスタ１０を
ソースフォロア接続し、このトランジスタ１０のゲート
にバンドギャップ回路１１を接続してトランジスタ１０
を飽和領域で動作させるようにしている。図２の（Ｂ）
はそのバンドギャップ回路１１の内部構成の一例を示
す。
振回路の回路構成を示す。本実施例では、圧電振動子２
と負荷容量３，４とを帰還回路に有した反転増幅部１
と、電源（ＶDD）との間に、ＭＯＳトランジスタ１０を
ソースフォロア接続し、このトランジスタ１０のゲート
にバンドギャップ回路１１を接続してトランジスタ１０
を飽和領域で動作させるようにしている。図２の（Ｂ）
はそのバンドギャップ回路１１の内部構成の一例を示
す。
【００１１】本実施例では反転増幅部１としてＣＭＯＳ
インバータ構造を用いているが、反転増幅機能がある限
りもちろん他の回路構成でも差し支えない。バンドギャ
ップ回路１１では電源電圧ＶDD（ここで、ＶDD＝５Ｖ，
ＶSS＝０Ｖとしている）によらずＶSS規準の一定のゲー
ト電圧ＶG を発生する。もちろんＶG ＜ＶDDであるか
ら、トランジスタ１０は常に飽和領域で動作する。トラ
ンジスタ１０のゲート電圧ＶG は常に一定であるから、
そのソースのＡ点の電位もＶG −ＶT −Δ（ＶTはトラ
ンジスタ１０のしきい値電圧）とほぼ一定に保たれるの
で、反転増幅部１は電源電圧，温度変動によらずにほぼ
一定の電圧下で動作し、発振振幅が一定に保たれる（図
３参照）。
インバータ構造を用いているが、反転増幅機能がある限
りもちろん他の回路構成でも差し支えない。バンドギャ
ップ回路１１では電源電圧ＶDD（ここで、ＶDD＝５Ｖ，
ＶSS＝０Ｖとしている）によらずＶSS規準の一定のゲー
ト電圧ＶG を発生する。もちろんＶG ＜ＶDDであるか
ら、トランジスタ１０は常に飽和領域で動作する。トラ
ンジスタ１０のゲート電圧ＶG は常に一定であるから、
そのソースのＡ点の電位もＶG −ＶT −Δ（ＶTはトラ
ンジスタ１０のしきい値電圧）とほぼ一定に保たれるの
で、反転増幅部１は電源電圧，温度変動によらずにほぼ
一定の電圧下で動作し、発振振幅が一定に保たれる（図
３参照）。
【００１２】本例の実験例によれば、ＶDDが２．７Ｖ〜
５．５Ｖの範囲内において、ほとんど一定の発振振幅と
発振周波数が得られた。
５．５Ｖの範囲内において、ほとんど一定の発振振幅と
発振周波数が得られた。
【００１３】また、図２の回路構成はＰＳＲＲ（電源電
圧除去比）が高いので、電源雑音に対しても、高いＣ／
Ｎ比を有する安定した発振出力が得られる。
圧除去比）が高いので、電源雑音に対しても、高いＣ／
Ｎ比を有する安定した発振出力が得られる。
【００１４】なお、本実施例では、ＭＯＳトランジスタ
１０について説明したが、これに代わってバイポーラト
ランジスタを用いても同様な効果を奏することができ
る。この場合、バイポーラトランジスタはエミッタフォ
ロアとして反転増幅部１と電源との間に接続される。ま
た、本例ではＶDD＝５Ｖ，ＶSS＝０Ｖとしたが、ＶDD＝
＋５Ｖ，ＶSS＝−５Ｖとした場合には電圧変動の大きい
一方の電源にトランジスタを接続してもよいが、両方に
トランジスタを挿入すればさらに安定性が向上する。
１０について説明したが、これに代わってバイポーラト
ランジスタを用いても同様な効果を奏することができ
る。この場合、バイポーラトランジスタはエミッタフォ
ロアとして反転増幅部１と電源との間に接続される。ま
た、本例ではＶDD＝５Ｖ，ＶSS＝０Ｖとしたが、ＶDD＝
＋５Ｖ，ＶSS＝−５Ｖとした場合には電圧変動の大きい
一方の電源にトランジスタを接続してもよいが、両方に
トランジスタを挿入すればさらに安定性が向上する。
【００１５】図４は本発明の他の実施例の回路構成を示
す。本実施例の回路は、図２の回路構成に加えて、トラ
ンジスタ１０とバンドギャップ回路１１との間に、ＭＯ
Ｓトランジスタ２１、演算増幅器（オペアンプ）２２お
よび反転増幅部２３からなるダミー段を接続して構成さ
れている。この実施例は、製造上のＶT のばらつきによ
る発振振幅のばらつき（すなわち、図２ではＡ点のＶG
−ＶT −Δのばらつき）を抑える必要がある場合の例を
示している。
す。本実施例の回路は、図２の回路構成に加えて、トラ
ンジスタ１０とバンドギャップ回路１１との間に、ＭＯ
Ｓトランジスタ２１、演算増幅器（オペアンプ）２２お
よび反転増幅部２３からなるダミー段を接続して構成さ
れている。この実施例は、製造上のＶT のばらつきによ
る発振振幅のばらつき（すなわち、図２ではＡ点のＶG
−ＶT −Δのばらつき）を抑える必要がある場合の例を
示している。
【００１６】ダミー段のトランジスタ２１のソースＢ点
の電位がＶG となるようにオペアンプ２２が動作し、こ
れによりトランジスタ１０のゲートのＣ点の電位がＶG
＋ＶT ＋Δとなる。トランジスタ１０とトランジスタ２
１のトランジスタサイズが同一ならば、トランジスタ１
０のソースのＡ点の電位は
の電位がＶG となるようにオペアンプ２２が動作し、こ
れによりトランジスタ１０のゲートのＣ点の電位がＶG
＋ＶT ＋Δとなる。トランジスタ１０とトランジスタ２
１のトランジスタサイズが同一ならば、トランジスタ１
０のソースのＡ点の電位は
【００１７】
【数１】Ｃ点の電位−ＶT −Δ＝（ＶG ＋ＶT ＋Δ）−
ＶT −Δ＝ＶG となり、ＶT のばらつきによらなくなる。これにより、
本実施例によれば発振振幅がＶT のばらつきによらずに
さらに安定化する。
ＶT −Δ＝ＶG となり、ＶT のばらつきによらなくなる。これにより、
本実施例によれば発振振幅がＶT のばらつきによらずに
さらに安定化する。
【００１８】
【発明の効果】以上説明したように、本発明によれば、
反転増幅部と電源との間にトランジスタをソースフォロ
アまたはエミッタフォロア接続し、このトランジスタを
飽和領域で動作させるようにしたので、電源電圧が変化
してもドレイン電流の変化は小さく、そのため電源電圧
の変動にかかわらず、発振振幅，発振周波数および消費
電力が十分に安定化する効果が得られる。
反転増幅部と電源との間にトランジスタをソースフォロ
アまたはエミッタフォロア接続し、このトランジスタを
飽和領域で動作させるようにしたので、電源電圧が変化
してもドレイン電流の変化は小さく、そのため電源電圧
の変動にかかわらず、発振振幅，発振周波数および消費
電力が十分に安定化する効果が得られる。
【図１】従来例の回路構成を示す回路図である。
【図２】本発明の一実施例の回路構成を示す回路図であ
る。
る。
【図３】図２の回路におけるドレイン電流とドレイン電
圧の関係を示すグラフである。
圧の関係を示すグラフである。
【図４】本発明の他の実施例の回路構成を示す回路図で
ある。
ある。
１ 反転増幅部 ２ 圧電振動子 ３ 負荷容量 １０ ＭＯＳトランジスタ １１ バンドギャップ回路 ２１ ダミー段のＭＯＳトランジスタ ２２ ダミー段の演算増幅器 ２３ ダミー段の反転増幅部
Claims (1)
- 【請求項１】 圧電振動子と負荷容量とを帰還回路に有
する反転増幅部によって構成される圧電発振回路におい
て、 前記反転増幅部と電源との間の少なくとも一方にソース
フォロア接続あるいはエミッタフォロア接続されたトラ
ンジスタを有することを特徴とする圧電発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15974692A JPH066136A (ja) | 1992-06-18 | 1992-06-18 | 圧電発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15974692A JPH066136A (ja) | 1992-06-18 | 1992-06-18 | 圧電発振回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH066136A true JPH066136A (ja) | 1994-01-14 |
Family
ID=15700369
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15974692A Pending JPH066136A (ja) | 1992-06-18 | 1992-06-18 | 圧電発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH066136A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012029025A (ja) * | 2010-07-23 | 2012-02-09 | Seiko Epson Corp | 集積回路装置 |
| EP3186115B1 (de) | 2014-08-28 | 2018-10-24 | WashTec Holding GmbH | Fahrzeugwaschanlage und verfahren zu deren betrieb |
-
1992
- 1992-06-18 JP JP15974692A patent/JPH066136A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012029025A (ja) * | 2010-07-23 | 2012-02-09 | Seiko Epson Corp | 集積回路装置 |
| EP3186115B1 (de) | 2014-08-28 | 2018-10-24 | WashTec Holding GmbH | Fahrzeugwaschanlage und verfahren zu deren betrieb |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5568093A (en) | Efficient, high frequency, class A-B amplifier for translating low voltage clock signal levels to CMOS logic levels | |
| JPS5852364B2 (ja) | コンプリメンタリ ｍｏｓ トランジスタハツシンキ | |
| US6759914B2 (en) | Oscillator circuit | |
| US7372342B2 (en) | Oscillator | |
| US11336230B2 (en) | Oscillator circuit with two current supplies | |
| JP6607997B2 (ja) | 自己バイアスクォーツ発振器回路 | |
| JPH0818340A (ja) | 水晶発振回路 | |
| JP2008252783A (ja) | 圧電発振器 | |
| JPH0659756A (ja) | 定電圧出力回路 | |
| US4322694A (en) | Crystal oscillator implemented with CMOS technology | |
| US7768358B2 (en) | Oscillatory signal output circuit for capacitive coupling an oscillating signal with bias voltage applied | |
| JP3308393B2 (ja) | 電圧制御発振器 | |
| JP3119543B2 (ja) | 発振回路 | |
| JPH066136A (ja) | 圧電発振回路 | |
| US4122414A (en) | CMOS negative resistance oscillator | |
| US20090219103A1 (en) | Oscillator Arrangement and Method for Operating an Oscillating Crystal | |
| US5914643A (en) | Source coupled CMOS crystal oscillator | |
| JPH04306008A (ja) | 水晶発振回路 | |
| JP3306241B2 (ja) | 水晶発振器 | |
| US6717483B2 (en) | Low cost voltage controlled crystal oscillator (VCXO) | |
| JP2000183652A (ja) | 発振回路 | |
| JP2913375B2 (ja) | 圧電発振用集積回路および圧電発振回路 | |
| JPH0526363B2 (ja) | ||
| JP2524399B2 (ja) | 水晶発振回路 | |
| JP2903213B2 (ja) | レベル変換回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010817 |