JP3119543B2 - 発振回路 - Google Patents
発振回路Info
- Publication number
- JP3119543B2 JP3119543B2 JP05143089A JP14308993A JP3119543B2 JP 3119543 B2 JP3119543 B2 JP 3119543B2 JP 05143089 A JP05143089 A JP 05143089A JP 14308993 A JP14308993 A JP 14308993A JP 3119543 B2 JP3119543 B2 JP 3119543B2
- Authority
- JP
- Japan
- Prior art keywords
- mos transistor
- channel enhancement
- enhancement mos
- gate
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
Description
【０００１】
【産業上の利用分野】本発明は発振回路に関し、特に半
導体集積回路により形成される発振回路に関する。
導体集積回路により形成される発振回路に関する。
【０００２】
【従来の技術】従来の半導体集積回路により形成される
発振回路の例を、図３（ａ）および図３（ｂ）に示す。
図３（ａ）は、電源電圧として５Ｖ程度の電圧を使用
し、図３（ｂ）においては、電源電圧が２Ｖ程度の低電
圧が使用されている。双方ともに半導体集積回路の外部
に接続される水晶発振子２４と、半導体集積回路の内部
に水晶発振子２４と並列に接続されているインバータ１
４および抵抗素子９と、インバータ１４の出力を入力と
するインバータ１０とにより構成されている。インバー
タ１４は、図３（ａ）においては、Ｐチャネル・エンハ
ンスメントＭＯＳ型トランジスタ１１とＮチャネル・エ
ンハンスメントＭＯＳ型トランジスタ１２により構成さ
れ、図３（ｂ）においては、Ｐチャネル・エンハンスメ
ントＭＯＳ型トランジスタ１１とＮチャネル・ディプリ
−ションＭＯＳ型トランジスタ１３により構成されてい
る。
発振回路の例を、図３（ａ）および図３（ｂ）に示す。
図３（ａ）は、電源電圧として５Ｖ程度の電圧を使用
し、図３（ｂ）においては、電源電圧が２Ｖ程度の低電
圧が使用されている。双方ともに半導体集積回路の外部
に接続される水晶発振子２４と、半導体集積回路の内部
に水晶発振子２４と並列に接続されているインバータ１
４および抵抗素子９と、インバータ１４の出力を入力と
するインバータ１０とにより構成されている。インバー
タ１４は、図３（ａ）においては、Ｐチャネル・エンハ
ンスメントＭＯＳ型トランジスタ１１とＮチャネル・エ
ンハンスメントＭＯＳ型トランジスタ１２により構成さ
れ、図３（ｂ）においては、Ｐチャネル・エンハンスメ
ントＭＯＳ型トランジスタ１１とＮチャネル・ディプリ
−ションＭＯＳ型トランジスタ１３により構成されてい
る。
【０００３】水晶発振子２４は、水晶片の両面に電極が
付けられたものであり、これに電圧を印加することによ
り圧電効果と弾性体としての性質により、結晶の大きさ
と形状により決められる固有弾性振動が発生される。こ
の振動はインバータ１４に入力されて増幅される。抵抗
素子９は、インバータ１４の論理しきい値レベル付近に
おいて振動を発生させるために用いられている抵抗であ
り、直流帰還のみをかけるために高抵抗値であることが
望ましい。インバータ１４の出力は、フル振幅の状態で
ない可能性があるため、その出力はインバータ１０に入
力されて再度増幅され、波形整形して内部ゲートに対し
て所定の周波数で送出される。
付けられたものであり、これに電圧を印加することによ
り圧電効果と弾性体としての性質により、結晶の大きさ
と形状により決められる固有弾性振動が発生される。こ
の振動はインバータ１４に入力されて増幅される。抵抗
素子９は、インバータ１４の論理しきい値レベル付近に
おいて振動を発生させるために用いられている抵抗であ
り、直流帰還のみをかけるために高抵抗値であることが
望ましい。インバータ１４の出力は、フル振幅の状態で
ない可能性があるため、その出力はインバータ１０に入
力されて再度増幅され、波形整形して内部ゲートに対し
て所定の周波数で送出される。
【０００４】この発振回路において安定した発振が発生
されるためには、インバータ１４におけるＰチャネル・
エンハンスメントＭＯＳ型トランジスタ１１のしきい値
電圧ＶTPと、Ｎチャネル・エンハンスメントＭＯＳ型ト
ランジスタ１２のしきい値電圧ＶTNの絶対値の和が電源
電圧ＶDDよりも小さいことが必要条件である。
されるためには、インバータ１４におけるＰチャネル・
エンハンスメントＭＯＳ型トランジスタ１１のしきい値
電圧ＶTPと、Ｎチャネル・エンハンスメントＭＯＳ型ト
ランジスタ１２のしきい値電圧ＶTNの絶対値の和が電源
電圧ＶDDよりも小さいことが必要条件である。
【０００５】ＶDD＞｜ＶTP｜＋｜ＶTN｜……………(1) 特に、周波数が高くなった場合には、ＶDDと｜ＶTP｜＋
｜ＶTN｜との間にマージンがないと、インバータ１４の
利得が得られず、所望の発振が得られない惧れがある。
従って、図３（ａ）に示される発振回路においては、イ
ンバータ１４におけるＰチャネル・エンハンスメントＭ
ＯＳ型トランジスタ１１のしきい値電圧ＶTPと、Ｎチャ
ネル・エンハンスメントＭＯＳ型トランジスタ１２のし
きい値電圧ＶTNが、それぞれ−０．８Ｖおよび−０．７
Ｖ程度で造り込まれているため、電源電圧５Ｖ程度で使
用する場合には、高い周波数まで発振可能な発振回路と
して実現される。
｜ＶTN｜との間にマージンがないと、インバータ１４の
利得が得られず、所望の発振が得られない惧れがある。
従って、図３（ａ）に示される発振回路においては、イ
ンバータ１４におけるＰチャネル・エンハンスメントＭ
ＯＳ型トランジスタ１１のしきい値電圧ＶTPと、Ｎチャ
ネル・エンハンスメントＭＯＳ型トランジスタ１２のし
きい値電圧ＶTNが、それぞれ−０．８Ｖおよび−０．７
Ｖ程度で造り込まれているため、電源電圧５Ｖ程度で使
用する場合には、高い周波数まで発振可能な発振回路と
して実現される。
【０００６】他方において、電源電圧２Ｖ程度でＭＨｚ
オーダーの高周波数の発振を発生させるために、前記
(1) 式を考慮して、インバータ１４におけるＮチャネル
・エンハンスメントＭＯＳ型トランジスタ１２の代り
に、図３（ｂ）のインバータ１５に示されるように、Ｎ
チャネル・ディプリ−ションＭＯＳ型トランジスタ１３
が用いられる。この図３（ｂ）のインバータ１５におい
ては、電源電圧が５Ｖの場合においても高周波数の発振
が得られるが、Ｎチャネル・ディプリ−ションＭＯＳ型
トランジスタ１３に流れる電流が、図３（ａ）における
Ｎチャネル・エンハンスメントＭＯＳ型トランジスタ１
２に流れる電流に比較して膨大な量となるため、実使用
には不適当である。
オーダーの高周波数の発振を発生させるために、前記
(1) 式を考慮して、インバータ１４におけるＮチャネル
・エンハンスメントＭＯＳ型トランジスタ１２の代り
に、図３（ｂ）のインバータ１５に示されるように、Ｎ
チャネル・ディプリ−ションＭＯＳ型トランジスタ１３
が用いられる。この図３（ｂ）のインバータ１５におい
ては、電源電圧が５Ｖの場合においても高周波数の発振
が得られるが、Ｎチャネル・ディプリ−ションＭＯＳ型
トランジスタ１３に流れる電流が、図３（ａ）における
Ｎチャネル・エンハンスメントＭＯＳ型トランジスタ１
２に流れる電流に比較して膨大な量となるため、実使用
には不適当である。
【０００７】
【発明が解決しようとする課題】上述した図３（ａ）に
示される従来の発振回路においては、電源電圧２Ｖ程度
の低電源電圧の場合には、インバータ１４におけるＰチ
ャネル・エンハンスメントＭＯＳ型トランジスタ１１の
しきい値電圧ＶTPが０．８Ｖ程度、またＮチャネル・エ
ンハンスメントＭＯＳ型トランジスタ１２のしきい値電
圧ＶTNが０．７Ｖ程度で造り込まれている場合には、電
源電圧ＶDDに対して｜ＶTP｜＋｜ＶTN｜のマージンがな
くなり、Ｐチャネル・エンハンスメントＭＯＳ型トラン
ジスタ１１およびＮチャネル・エンハンスメントＭＯＳ
型トランジスタ１２のｇm が極度に低下し、インバータ
１４の利得も極度に劣化して、所望の発振周波数、特に
ＭＨｚオーダーの発振周波数の発振が得られないという
欠点がある。
示される従来の発振回路においては、電源電圧２Ｖ程度
の低電源電圧の場合には、インバータ１４におけるＰチ
ャネル・エンハンスメントＭＯＳ型トランジスタ１１の
しきい値電圧ＶTPが０．８Ｖ程度、またＮチャネル・エ
ンハンスメントＭＯＳ型トランジスタ１２のしきい値電
圧ＶTNが０．７Ｖ程度で造り込まれている場合には、電
源電圧ＶDDに対して｜ＶTP｜＋｜ＶTN｜のマージンがな
くなり、Ｐチャネル・エンハンスメントＭＯＳ型トラン
ジスタ１１およびＮチャネル・エンハンスメントＭＯＳ
型トランジスタ１２のｇm が極度に低下し、インバータ
１４の利得も極度に劣化して、所望の発振周波数、特に
ＭＨｚオーダーの発振周波数の発振が得られないという
欠点がある。
【０００８】また、図３（ｂ）に示される従来の発振回
路においては、電源電圧２Ｖ程度の低電源電圧でＭＨｚ
オーダーの発振周波数の発振用として、インバータ１４
のディメンジョンを設定した場合に、これを電源電圧５
Ｖ程度で使用すると、所望の周波数では発振が発生する
が、消電電流が図３（ａ）の発振回路に比較して、Ｐチ
ャネル・エンハンスメントＭＯＳ型トランジスタ１１お
よびＮチャネル・エンハンスメントＭＯＳ型トランジス
タ１２のｇm の比の倍率だけ、貫通電流が余分に流れる
という欠点がある。
路においては、電源電圧２Ｖ程度の低電源電圧でＭＨｚ
オーダーの発振周波数の発振用として、インバータ１４
のディメンジョンを設定した場合に、これを電源電圧５
Ｖ程度で使用すると、所望の周波数では発振が発生する
が、消電電流が図３（ａ）の発振回路に比較して、Ｐチ
ャネル・エンハンスメントＭＯＳ型トランジスタ１１お
よびＮチャネル・エンハンスメントＭＯＳ型トランジス
タ１２のｇm の比の倍率だけ、貫通電流が余分に流れる
という欠点がある。
【０００９】従って、上記の欠点を統合して、従来の発
振回路においては、２〜６Ｖ程度の広電源電圧範囲にお
いては、低消費電流でＭＨｚオーダーの高周波数発振を
同時に満たすことは不可能であるという欠点がある。
振回路においては、２〜６Ｖ程度の広電源電圧範囲にお
いては、低消費電流でＭＨｚオーダーの高周波数発振を
同時に満たすことは不可能であるという欠点がある。
【００１０】
【課題を解決するための手段】本発明の発振回路は、ソ
ースが電源に接続され、ゲートとドレインが連結される
第１のＰチャネル・インハンスメントＭＯＳ型トランジ
スタと、ドレインが前記第１のＰチャネル・インハンス
メントＭＯＳ型トランジスタのドレインに接続され、ゲ
ートとソースが接地電位に接続されるＮチャネル・ディ
プリーションＭＯＳ型トランジスタとにより形成される
第１の電流源と、ソースが電源に接続され、ゲートが前
記第１のＰチャネル・インハンスメントＭＯＳ型トラン
ジスタのゲートに接続され、当該第１のＰチャネル・イ
ンハンスメントＭＯＳ型トランジスタとカレントミラー
回路を形成する第２のＰチャネル・インハンスメントＭ
ＯＳ型トランジスタと、ドレインおよびゲートが連結さ
れて前記第２のＰチャネル・インハンスメントＭＯＳ型
トランジスタのドレインに接続され、ソースが接地電位
に接続される第１のＮチャネル・インハンスメントＭＯ
Ｓ型トランジスタとにより形成される第２の電流源と、
ソースが電源に接続され、ゲートが前記第２のＰチャネ
ル・インハンスメントＭＯＳ型トランジスタのゲ−トに
接続される第３のＰチャネル・インハンスメントＭＯＳ
型トランジスタと、ソースが前記第３のＰチャネル・イ
ンハンスメントＭＯＳ型トランジスタのドレインに接続
され、ゲートが第１の外部端子を介して水晶発振子の一
端に接続されて、ドレインが第２の外部端子を介して前
記水晶発振子の他端に接続される第４のＰチャネル・イ
ンハンスメントＭＯＳ型トランジスタと、ドレインが前
記第４のＰチャネル・インハンスメントＭＯＳ型トラン
ジスタのドレインに接続され、ゲートが前記第４のＰチ
ャネル・インハンスメントＭＯＳ型トランジスタのゲー
トに接続される第２のＮチャネル・インハンスメントＭ
ＯＳ型トランジスタと、ドレインが前記第２のＮチャネ
ル・インハンスメントＭＯＳ型トランジスタのソースに
接続され、ゲートが前記第１のＮチャネル・インハンス
メントＭＯＳ型トランジスタのゲ−トに接続されて、ソ
ースが接地電位に接続される第３のＮチャネル・インハ
ンスメントＭＯＳ型トランジスタとにより形成されるイ
ンバータと、前記第１および第２の外部端子との間に接
続される抵抗素子とを少なくとも半導体集積回路内に備
えて構成される。
ースが電源に接続され、ゲートとドレインが連結される
第１のＰチャネル・インハンスメントＭＯＳ型トランジ
スタと、ドレインが前記第１のＰチャネル・インハンス
メントＭＯＳ型トランジスタのドレインに接続され、ゲ
ートとソースが接地電位に接続されるＮチャネル・ディ
プリーションＭＯＳ型トランジスタとにより形成される
第１の電流源と、ソースが電源に接続され、ゲートが前
記第１のＰチャネル・インハンスメントＭＯＳ型トラン
ジスタのゲートに接続され、当該第１のＰチャネル・イ
ンハンスメントＭＯＳ型トランジスタとカレントミラー
回路を形成する第２のＰチャネル・インハンスメントＭ
ＯＳ型トランジスタと、ドレインおよびゲートが連結さ
れて前記第２のＰチャネル・インハンスメントＭＯＳ型
トランジスタのドレインに接続され、ソースが接地電位
に接続される第１のＮチャネル・インハンスメントＭＯ
Ｓ型トランジスタとにより形成される第２の電流源と、
ソースが電源に接続され、ゲートが前記第２のＰチャネ
ル・インハンスメントＭＯＳ型トランジスタのゲ−トに
接続される第３のＰチャネル・インハンスメントＭＯＳ
型トランジスタと、ソースが前記第３のＰチャネル・イ
ンハンスメントＭＯＳ型トランジスタのドレインに接続
され、ゲートが第１の外部端子を介して水晶発振子の一
端に接続されて、ドレインが第２の外部端子を介して前
記水晶発振子の他端に接続される第４のＰチャネル・イ
ンハンスメントＭＯＳ型トランジスタと、ドレインが前
記第４のＰチャネル・インハンスメントＭＯＳ型トラン
ジスタのドレインに接続され、ゲートが前記第４のＰチ
ャネル・インハンスメントＭＯＳ型トランジスタのゲー
トに接続される第２のＮチャネル・インハンスメントＭ
ＯＳ型トランジスタと、ドレインが前記第２のＮチャネ
ル・インハンスメントＭＯＳ型トランジスタのソースに
接続され、ゲートが前記第１のＮチャネル・インハンス
メントＭＯＳ型トランジスタのゲ−トに接続されて、ソ
ースが接地電位に接続される第３のＮチャネル・インハ
ンスメントＭＯＳ型トランジスタとにより形成されるイ
ンバータと、前記第１および第２の外部端子との間に接
続される抵抗素子とを少なくとも半導体集積回路内に備
えて構成される。
【００１１】
【００１２】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【００１３】図１は本発明の実施例を示す回路図であ
る。図１に示されるように、本実施例は、Ｐチャネル・
インハンスメントＭＯＳ型トランジスタ２およびＮチャ
ネル・ディプリーションＭＯＳ型トランジスタ１を含む
電流源と、Ｐチャネル・インハンスメントＭＯＳ型トラ
ンジスタ２とカレントミラー接続されるＰチャネル・イ
ンハンスメントＭＯＳ型トランジスタ３およびＮチャネ
ル・インハンスメントＭＯＳ型トランジスタ４を含む電
流源と、外部端子２０および２１を介して、半導体集積
回路の外部に接続される水晶発振子２４、周波数補正用
のコンデンサ２２および温度補償用のコンデンサ２３に
対応して、半導体集積回路の内部において、水晶発振子
２４と並列に接続されるインバータ４０および抵抗素子
９と、インバータ４０の出力を入力とするインバータ１
０とにより構成され、インバータ４０は、Ｐチャネル・
インハンスメントＭＯＳ型トランジスタ２およびＰチャ
ネル・インハンスメントＭＯＳ型トランジスタ３とカレ
ントミラー接続されるＰチャネル・エンハンスメントＭ
ＯＳ型トランジスタ５と、Ｐチャネル・エンハンスメン
トＭＯＳ型トランジスタ６と、Ｎチャネル・エンハンス
メントＭＯＳ型トランジスタ７と、Ｎチャネル・インハ
ンスメントＭＯＳ型トランジスタ４とカレントミラー接
続されるＮチャネル・インハンスメントＭＯＳ型トラン
ジスタ８とにより構成されている。
る。図１に示されるように、本実施例は、Ｐチャネル・
インハンスメントＭＯＳ型トランジスタ２およびＮチャ
ネル・ディプリーションＭＯＳ型トランジスタ１を含む
電流源と、Ｐチャネル・インハンスメントＭＯＳ型トラ
ンジスタ２とカレントミラー接続されるＰチャネル・イ
ンハンスメントＭＯＳ型トランジスタ３およびＮチャネ
ル・インハンスメントＭＯＳ型トランジスタ４を含む電
流源と、外部端子２０および２１を介して、半導体集積
回路の外部に接続される水晶発振子２４、周波数補正用
のコンデンサ２２および温度補償用のコンデンサ２３に
対応して、半導体集積回路の内部において、水晶発振子
２４と並列に接続されるインバータ４０および抵抗素子
９と、インバータ４０の出力を入力とするインバータ１
０とにより構成され、インバータ４０は、Ｐチャネル・
インハンスメントＭＯＳ型トランジスタ２およびＰチャ
ネル・インハンスメントＭＯＳ型トランジスタ３とカレ
ントミラー接続されるＰチャネル・エンハンスメントＭ
ＯＳ型トランジスタ５と、Ｐチャネル・エンハンスメン
トＭＯＳ型トランジスタ６と、Ｎチャネル・エンハンス
メントＭＯＳ型トランジスタ７と、Ｎチャネル・インハ
ンスメントＭＯＳ型トランジスタ４とカレントミラー接
続されるＮチャネル・インハンスメントＭＯＳ型トラン
ジスタ８とにより構成されている。
【００１４】図１において、本実施例は、電源電圧が２
Ｖ〜６Ｖ程度の広範囲の電源電圧においてＭＨｚオーダ
ーの発振をも可能とする発振回路である。Ｎチャネル・
ディプリーションＭＯＳ型トランジスタ１は、電源電圧
が２Ｖ程度の低電圧においても、Ｐチャネル・インハン
スメントＭＯＳ型トランジスタ２を通して、安定に電流
Ｉ1 を流すことのできる電流源を形成している。この電
流源に対して、Ｐチャネル・インハンスメントＭＯＳ型
トランジスタ２、３および５はカレントミラー接続され
ており、インバータ４０には、Ｐチャネル・インハンス
メントＭＯＳ型トランジスタ５を介して電流Ｉ2 が流れ
ている。この場合に、Ｐチャネル・インハンスメントＭ
ＯＳ型トランジスタ２に流れるドレイン電流Ｉ1 は、飽
和領域における動作電流であり次式が成立つ。 Ｉ1 ＝β2(ＶGS2 −ＶTP2 ）2 ／２ ……………(1) β2 ＝μp(Ｗ2 ／Ｌ2 )・( εox／ｔox）…………(2) ＶGS2 ：Ｐチャネル・インハンスメントＭＯＳ型トラン
ジスタ２のゲート・ソース間電位差 ＶTP2 ：Ｐチャネル・インハンスメントＭＯＳ型トラン
ジスタ２のしきい値電圧 Ｌ2 ：Ｐチャネル・インハンスメントＭＯＳ型トランジ
スタ２のゲート長 Ｗ2 ：Ｐチャネル・インハンスメントＭＯＳ型トランジ
スタ２のゲート幅 εox：ゲート酸化膜誘電率 ｔox：ゲート酸化膜厚 μp ：正孔の移動度 また、インバータ４０に含まれるＰチャネル・インハン
スメントＭＯＳ型トランジスタ５に流れるドレイン電流
Ｉ2 は、次式により表わされる。 Ｉ2 ＝β5(ＶGS5 −ＶTP5 ）2 ／２ ……………(3) β5 ＝μp(Ｗ5 ／Ｌ5 )・( εox／ｔox）…………(4) ＶGS5 ：Ｐチャネル・インハンスメントＭＯＳ型トラン
ジスタ５のゲート・ソース間電位差 ＶTP5 ：Ｐチャネル・インハンスメントＭＯＳ型トラン
ジスタ５のしきい値電圧 Ｌ5 ：Ｐチャネル・インハンスメントＭＯＳ型トランジ
スタ５のゲート長 Ｗ5 ：Ｐチャネル・インハンスメントＭＯＳ型トランジ
スタ５のゲート幅 この場合においては、Ｐチャネル・インハンスメントＭ
ＯＳ型トランジスタ５のゲート・ソース間電位差ＶGS5
と、しきい値電圧ＶTP5 とは等しいので、 Ｉ2 ＝Ｉ1 （β5 ／β3 ）……………………(5) となり、Ｐチャネル・インハンスメントＭＯＳ型トラン
ジスタ２と５のディメンジョン比によりＩ2 の電流量が
制御される。この電流Ｉ2 の値は、水晶発振子２４より
出力される振動を増幅するための能動回路素子であるＰ
チャネル・インハンスメントＭＯＳ型トランジスタ６お
よびＮチャネル・インハンスメントＭＯＳ型トランジス
タ７により、所望の周波数の発振出力が得られように設
定することが必要である。同様にして、Ｎチャネル・イ
ンハンスメントＭＯＳ型トランジスタ８も、Ｎチャネル
・インハンスメントＭＯＳ型トランジスタ４とカレント
ミラー接続されているため、電流Ｉ2 の電流量は、Ｎチ
ャネル・インハンスメントＭＯＳ型トランジスタ４と８
のディメンジョン比により制御される。
Ｖ〜６Ｖ程度の広範囲の電源電圧においてＭＨｚオーダ
ーの発振をも可能とする発振回路である。Ｎチャネル・
ディプリーションＭＯＳ型トランジスタ１は、電源電圧
が２Ｖ程度の低電圧においても、Ｐチャネル・インハン
スメントＭＯＳ型トランジスタ２を通して、安定に電流
Ｉ1 を流すことのできる電流源を形成している。この電
流源に対して、Ｐチャネル・インハンスメントＭＯＳ型
トランジスタ２、３および５はカレントミラー接続され
ており、インバータ４０には、Ｐチャネル・インハンス
メントＭＯＳ型トランジスタ５を介して電流Ｉ2 が流れ
ている。この場合に、Ｐチャネル・インハンスメントＭ
ＯＳ型トランジスタ２に流れるドレイン電流Ｉ1 は、飽
和領域における動作電流であり次式が成立つ。 Ｉ1 ＝β2(ＶGS2 −ＶTP2 ）2 ／２ ……………(1) β2 ＝μp(Ｗ2 ／Ｌ2 )・( εox／ｔox）…………(2) ＶGS2 ：Ｐチャネル・インハンスメントＭＯＳ型トラン
ジスタ２のゲート・ソース間電位差 ＶTP2 ：Ｐチャネル・インハンスメントＭＯＳ型トラン
ジスタ２のしきい値電圧 Ｌ2 ：Ｐチャネル・インハンスメントＭＯＳ型トランジ
スタ２のゲート長 Ｗ2 ：Ｐチャネル・インハンスメントＭＯＳ型トランジ
スタ２のゲート幅 εox：ゲート酸化膜誘電率 ｔox：ゲート酸化膜厚 μp ：正孔の移動度 また、インバータ４０に含まれるＰチャネル・インハン
スメントＭＯＳ型トランジスタ５に流れるドレイン電流
Ｉ2 は、次式により表わされる。 Ｉ2 ＝β5(ＶGS5 −ＶTP5 ）2 ／２ ……………(3) β5 ＝μp(Ｗ5 ／Ｌ5 )・( εox／ｔox）…………(4) ＶGS5 ：Ｐチャネル・インハンスメントＭＯＳ型トラン
ジスタ５のゲート・ソース間電位差 ＶTP5 ：Ｐチャネル・インハンスメントＭＯＳ型トラン
ジスタ５のしきい値電圧 Ｌ5 ：Ｐチャネル・インハンスメントＭＯＳ型トランジ
スタ５のゲート長 Ｗ5 ：Ｐチャネル・インハンスメントＭＯＳ型トランジ
スタ５のゲート幅 この場合においては、Ｐチャネル・インハンスメントＭ
ＯＳ型トランジスタ５のゲート・ソース間電位差ＶGS5
と、しきい値電圧ＶTP5 とは等しいので、 Ｉ2 ＝Ｉ1 （β5 ／β3 ）……………………(5) となり、Ｐチャネル・インハンスメントＭＯＳ型トラン
ジスタ２と５のディメンジョン比によりＩ2 の電流量が
制御される。この電流Ｉ2 の値は、水晶発振子２４より
出力される振動を増幅するための能動回路素子であるＰ
チャネル・インハンスメントＭＯＳ型トランジスタ６お
よびＮチャネル・インハンスメントＭＯＳ型トランジス
タ７により、所望の周波数の発振出力が得られように設
定することが必要である。同様にして、Ｎチャネル・イ
ンハンスメントＭＯＳ型トランジスタ８も、Ｎチャネル
・インハンスメントＭＯＳ型トランジスタ４とカレント
ミラー接続されているため、電流Ｉ2 の電流量は、Ｎチ
ャネル・インハンスメントＭＯＳ型トランジスタ４と８
のディメンジョン比により制御される。
【００１５】また、図１において、電源電圧を次第に上
昇させてゆくと、節点Ａの電位ＶAは、Ｎチャネル・デ
ィプリーションＭＯＳ型トランジスタ１の静特性および
Ｐチャネル・インハンスメントＭＯＳ型トランジスタ２
の静特性を考慮すると、漸次上昇してゆくが、電圧（Ｖ
DD−ＶA ）の値は、電源電圧の上昇に比較して上昇する
ことはなく略一定の電圧値となる。即ち、電源電圧が６
Ｖ程度でも電流Ｉ2 の値は、電源電圧が２Ｖの時に比較
しても、それ程上昇せず、消費電流も増大することがな
い。従って、消費電流が抑制される発振回路が実現され
る。
昇させてゆくと、節点Ａの電位ＶAは、Ｎチャネル・デ
ィプリーションＭＯＳ型トランジスタ１の静特性および
Ｐチャネル・インハンスメントＭＯＳ型トランジスタ２
の静特性を考慮すると、漸次上昇してゆくが、電圧（Ｖ
DD−ＶA ）の値は、電源電圧の上昇に比較して上昇する
ことはなく略一定の電圧値となる。即ち、電源電圧が６
Ｖ程度でも電流Ｉ2 の値は、電源電圧が２Ｖの時に比較
しても、それ程上昇せず、消費電流も増大することがな
い。従って、消費電流が抑制される発振回路が実現され
る。
【００１６】次に、本発明の参考例について説明する。
図２は、本参考例を示す回路図である。図２に示される
ように、本参考例は、外部端子２０および２１を介し
て、半導体集積回路の外部に接続される水晶発振子２
４、周波数補正用のコンデンサ２２および温度補償用の
コンデンサ２３に対応して、半導体集積回路の内部にお
いて、Ｐチャネル・インハンスメントＭＯＳ型トランジ
スタ３２およびＮチャネル・ディプリーションＭＯＳ型
トランジスタ３１を含む電流源と、Ｐチャネル・インハ
ンスメントＭＯＳ型トランジスタ３２とカレントミラー
接続されるＰチャネル・エンハンスメントＭＯＳ型トラ
ンジスタ３５と、Ｎチャネル・エンハンスメントＭＯＳ
型トランジスタ３６および３７と、水晶発振子２４と並
列に接続される抵抗素子９と、インバータ１０とにより
構成される。
図２は、本参考例を示す回路図である。図２に示される
ように、本参考例は、外部端子２０および２１を介し
て、半導体集積回路の外部に接続される水晶発振子２
４、周波数補正用のコンデンサ２２および温度補償用の
コンデンサ２３に対応して、半導体集積回路の内部にお
いて、Ｐチャネル・インハンスメントＭＯＳ型トランジ
スタ３２およびＮチャネル・ディプリーションＭＯＳ型
トランジスタ３１を含む電流源と、Ｐチャネル・インハ
ンスメントＭＯＳ型トランジスタ３２とカレントミラー
接続されるＰチャネル・エンハンスメントＭＯＳ型トラ
ンジスタ３５と、Ｎチャネル・エンハンスメントＭＯＳ
型トランジスタ３６および３７と、水晶発振子２４と並
列に接続される抵抗素子９と、インバータ１０とにより
構成される。
【００１７】図２において、本発明の実施例の場合と同
様に、Ｎチャネル・ディプリーションＭＯＳ型トランジ
スタ３１は、電源電圧が２Ｖ程度の低電圧においても、
Ｐチャネル・インハンスメントＭＯＳ型トランジスタ３
２を通して、安定に電流Ｉ1を流すことのできる電流源
を形成している。この電流源に対して、Ｐチャネル・イ
ンハンスメントＭＯＳ型トランジスタ３５はカレントミ
ラー接続されており、これにより、Ｐチャネル・インハ
ンスメントＭＯＳ型トランジスタ５およびＮチャネル・
インハンスメントＭＯＳ型トランジスタ３６、３７を通
して電流Ｉ2 が流れている。この場合に、Ｐチャネル・
インハンスメントＭＯＳ型トランジスタ２のゲート電圧
が定電圧であるため、ゲート・ソース間にはＩ2 だけ定
電流が流れる。この電流Ｉ2 の電流値は、Ｎチャネル・
インハンスメントＭＯＳ型トランジスタ３６および３７
により、所望の周波数で発振出力が得られるように設定
される。
様に、Ｎチャネル・ディプリーションＭＯＳ型トランジ
スタ３１は、電源電圧が２Ｖ程度の低電圧においても、
Ｐチャネル・インハンスメントＭＯＳ型トランジスタ３
２を通して、安定に電流Ｉ1を流すことのできる電流源
を形成している。この電流源に対して、Ｐチャネル・イ
ンハンスメントＭＯＳ型トランジスタ３５はカレントミ
ラー接続されており、これにより、Ｐチャネル・インハ
ンスメントＭＯＳ型トランジスタ５およびＮチャネル・
インハンスメントＭＯＳ型トランジスタ３６、３７を通
して電流Ｉ2 が流れている。この場合に、Ｐチャネル・
インハンスメントＭＯＳ型トランジスタ２のゲート電圧
が定電圧であるため、ゲート・ソース間にはＩ2 だけ定
電流が流れる。この電流Ｉ2 の電流値は、Ｎチャネル・
インハンスメントＭＯＳ型トランジスタ３６および３７
により、所望の周波数で発振出力が得られるように設定
される。
【００１８】この状態において、電源電圧を次第に上昇
させても、前述の本発明の実施例の場合と同様に、Ｐチ
ャネル・インハンスメントＭＯＳ型トランジスタ３５、
Ｎチャネル・インハンスメントＭＯＳ型トランジスタ３
６および３７を含む増幅回路における消費電流は、電源
電圧が２Ｖの場合に比較してもそれ程増加することがな
い。従って、広範囲の電源電圧において、消費電流の抑
制されたＭＨｚオーダーの周波数の発振出力が得られる
発振回路が実現される。
させても、前述の本発明の実施例の場合と同様に、Ｐチ
ャネル・インハンスメントＭＯＳ型トランジスタ３５、
Ｎチャネル・インハンスメントＭＯＳ型トランジスタ３
６および３７を含む増幅回路における消費電流は、電源
電圧が２Ｖの場合に比較してもそれ程増加することがな
い。従って、広範囲の電源電圧において、消費電流の抑
制されたＭＨｚオーダーの周波数の発振出力が得られる
発振回路が実現される。
【００１９】
【発明の効果】以上説明したように、本発明は、低いし
きい値電圧のＭＯＳトランジスタを電流源として用い、
当該電流源における電流により、発振出力を増幅して出
力する回路の貫通電流を制御することにより、広範囲の
電源電圧に亘り安定であり、且つ消費電流の少ない数Ｍ
Ｈｚオーダーの高周波の発振回路が実現されるという効
果がある。
きい値電圧のＭＯＳトランジスタを電流源として用い、
当該電流源における電流により、発振出力を増幅して出
力する回路の貫通電流を制御することにより、広範囲の
電源電圧に亘り安定であり、且つ消費電流の少ない数Ｍ
Ｈｚオーダーの高周波の発振回路が実現されるという効
果がある。
【図１】本発明の実施例を示す回路図である。
【図２】本発明の参考例を示す回路図である。
【図３】従来例を示す回路図である。
１、１３、３１ Ｎチャネル・ディプリーションＭＯ
Ｓ型トランジスタ ２、３、５、６、１１、３２、３５ Ｐチャネル・イ
ンハンスメントＭＯＳ型トランジスタ ４、７、８、１２、３６、３７ Ｎチャネル・インハ
ンスメントＭＯＳ型トランジスタ ９ 抵抗素子 １０、１４、１５、１６、１７、４０ インバータ ２４ 水晶発振子
Ｓ型トランジスタ ２、３、５、６、１１、３２、３５ Ｐチャネル・イ
ンハンスメントＭＯＳ型トランジスタ ４、７、８、１２、３６、３７ Ｎチャネル・インハ
ンスメントＭＯＳ型トランジスタ ９ 抵抗素子 １０、１４、１５、１６、１７、４０ インバータ ２４ 水晶発振子
Claims (1)
- 【請求項１】 ソースが電源に接続され、ゲートとドレ
インが連結される第１のＰチャネル・インハンスメント
ＭＯＳ型トランジスタと、ドレインが前記第１のＰチャ
ネル・インハンスメントＭＯＳ型トランジスタのドレイ
ンに接続され、ゲートとソースが接地電位に接続される
Ｎチャネル・ディプリーションＭＯＳ型トランジスタと
により形成される第１の電流源と、 ソースが電源に接続され、ゲートが前記第１のＰチャネ
ル・インハンスメントＭＯＳ型トランジスタのゲートに
接続され、当該第１のＰチャネル・インハンスメントＭ
ＯＳ型トランジスタとカレントミラー回路を形成する第
２のＰチャネル・インハンスメントＭＯＳ型トランジス
タと、ドレインおよびゲートが連結されて前記第２のＰ
チャネル・インハンスメントＭＯＳ型トランジスタのド
レインに接続され、ソースが接地電位に接続される第１
のＮチャネル・インハンスメントＭＯＳ型トランジスタ
とにより形成される第２の電流源と、 ソースが電源に接続され、ゲートが前記第２のＰチャネ
ル・インハンスメントＭＯＳ型トランジスタのゲ−トに
接続される第３のＰチャネル・インハンスメントＭＯＳ
型トランジスタと、ソースが前記第３のＰチャネル・イ
ンハンスメントＭＯＳ型トランジスタのドレインに接続
され、ゲートが第１の外部端子を介して水晶発振子の一
端に接続されて、ドレインが第２の外部端子を介して前
記水晶発振子の他端に接続される第４のＰチャネル・イ
ンハンスメントＭＯＳ型トランジスタと、ドレインが前
記第４のＰチャネル・インハンスメントＭＯＳ型トラン
ジスタのドレインに接続され、ゲートが前記第４のＰチ
ャネル・インハンスメントＭＯＳ型トランジスタのゲー
トに接続される第２のＮチャネル・インハンスメントＭ
ＯＳ型トランジスタと、ドレインが前記第２のＮチャネ
ル・インハンスメントＭＯＳ型トランジスタのソースに
接続され、ゲートが前記第１のＮチャネル・インハンス
メントＭＯＳ型トランジスタのゲ−トに接続されて、ソ
ースが接地電位に接続される第３のＮチャネル・インハ
ンスメントＭＯＳ型トランジスタとにより形成されるイ
ンバータと、 前記第１および第２の外部端子との間に接続される抵抗
素子と、 を少なくとも半導体集積回路内に備えることを特徴とす
る発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05143089A JP3119543B2 (ja) | 1993-06-15 | 1993-06-15 | 発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05143089A JP3119543B2 (ja) | 1993-06-15 | 1993-06-15 | 発振回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH077325A JPH077325A (ja) | 1995-01-10 |
| JP3119543B2 true JP3119543B2 (ja) | 2000-12-25 |
Family
ID=15330660
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05143089A Expired - Fee Related JP3119543B2 (ja) | 1993-06-15 | 1993-06-15 | 発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3119543B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4073436B2 (ja) | 2003-04-15 | 2008-04-09 | 富士通株式会社 | 水晶発振回路 |
| EP1638202A1 (en) * | 2004-09-21 | 2006-03-22 | Dialog Semiconductor GmbH | Oscillator with controlled current source |
| JP5311545B2 (ja) * | 2008-05-27 | 2013-10-09 | 京セラクリスタルデバイス株式会社 | 発振器 |
| JP2009290380A (ja) * | 2008-05-27 | 2009-12-10 | Kyocera Kinseki Corp | 発振器 |
| JP5771489B2 (ja) * | 2011-09-15 | 2015-09-02 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP6320048B2 (ja) * | 2014-01-10 | 2018-05-09 | セイコーＮｐｃ株式会社 | 発振回路 |
| CN116896364B (zh) * | 2023-09-06 | 2023-12-19 | 深圳市微源半导体股份有限公司 | 一种上电复位检测电路、集成电路以及芯片 |
-
1993
- 1993-06-15 JP JP05143089A patent/JP3119543B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH077325A (ja) | 1995-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5982227A (en) | CMOS current source circuit | |
| US7042299B2 (en) | Crystal oscillation circuit | |
| JP3144700B2 (ja) | リング発振器，リング発振器の補償回路及びリング発振器の補償方法 | |
| WO2019013964A1 (en) | LOW POWER QUARTZ OSCILLATOR | |
| JP4070533B2 (ja) | 半導体集積回路装置 | |
| JPS6259924B2 (ja) | ||
| JP3119543B2 (ja) | 発振回路 | |
| JP3357689B2 (ja) | 定電圧出力回路 | |
| US20060097812A1 (en) | Amplitude level control circuit for an oscillator | |
| US4322694A (en) | Crystal oscillator implemented with CMOS technology | |
| US5721516A (en) | CMOS inverter | |
| JPS6234281B2 (ja) | ||
| CN112003611B (zh) | 一种环形振荡器及电路实现方法 | |
| CN110365293B (zh) | 振荡装置 | |
| JPH0628516B2 (ja) | 高周波振動電圧を直流電流に変換するコンバータ | |
| US20090219103A1 (en) | Oscillator Arrangement and Method for Operating an Oscillating Crystal | |
| JPH03166806A (ja) | 振幅安定化反転増幅器 | |
| JPH0257721B2 (ja) | ||
| US5825255A (en) | Oscillator starting circuit | |
| JP2002246843A (ja) | 電圧制御発振器用集積回路 | |
| JP3319901B2 (ja) | 圧電発振回路 | |
| JP2913375B2 (ja) | 圧電発振用集積回路および圧電発振回路 | |
| JPH02176811A (ja) | 基準電圧発生回路 | |
| JP2551387B2 (ja) | 平方根回路 | |
| JP2789424B2 (ja) | 発振用集積回路および発振回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000926 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |