CN116896364B - 一种上电复位检测电路、集成电路以及芯片 - Google Patents

一种上电复位检测电路、集成电路以及芯片 Download PDF

Info

Publication number
CN116896364B
CN116896364B CN202311142231.1A CN202311142231A CN116896364B CN 116896364 B CN116896364 B CN 116896364B CN 202311142231 A CN202311142231 A CN 202311142231A CN 116896364 B CN116896364 B CN 116896364B
Authority
CN
China
Prior art keywords
nmos device
power
module
reset detection
nmos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202311142231.1A
Other languages
English (en)
Other versions
CN116896364A (zh
Inventor
杜微
聂丹
冷悦
杨磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Weiyuan Semiconductor Co ltd
Original Assignee
Shenzhen Weiyuan Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Weiyuan Semiconductor Co ltd filed Critical Shenzhen Weiyuan Semiconductor Co ltd
Priority to CN202311142231.1A priority Critical patent/CN116896364B/zh
Publication of CN116896364A publication Critical patent/CN116896364A/zh
Application granted granted Critical
Publication of CN116896364B publication Critical patent/CN116896364B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature
    • H03K17/145—Modifications for compensating variations of physical values, e.g. of temperature in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Electronic Switches (AREA)

Abstract

本申请属于上电复位技术领域，提供了一种上电复位检测电路、集成电路以及芯片，由镜像电流模块根据供电端提供的电源生成多路镜像电流，第四NMOS器件的漏极接收第一路镜像电流，第三NMOS器件的漏极和第三NMOS器件的栅极共接接收第二路镜像电流，第一NMOS器件的漏极、第一NMOS器件的栅极、第二NMOS器件的栅极以及第三NMOS器件的源极共接，第二NMOS器件的漏极、反相模块的输入端共接并接入第三路镜像电流，第四NMOS器件的栅极、第四NMOS器件、第一NMOS器件以及第二NMOS器件的源极共接于地，反相模块对输入电压进行反相处理后输出上电复位检测信号，从而无需分压电路即可实现芯片的上电复位检测。

Description

一种上电复位检测电路、集成电路以及芯片
技术领域
本申请属于上电复位技术领域，尤其涉及一种上电复位检测电路、集成电路以及芯片。
背景技术
在大规模集成电路系统中，都需要具备一个可靠的上电复位检测系统，其作用是实时检测芯片的供电系统是否正常。当芯片的电源电压低于监测电压点时需要提供一个复位信号，将模拟电路与数字电路复位，系统初始化；而当芯片的电源电压高于监测电压点时需要提供一个复位释放信号，允许系统开始正常工作。传统的上电复位检测系统的核心是一个电压检测电路，通过对电源电压采用分压电阻进行分压采样，然后将采样得到的电压与参考电压进行比较，然后再经过一级反相处理后得到上电复位检测信号。
然而，在低功耗应用系统（比如可穿戴设备）中，芯片的功耗和面积资源非常珍贵，在这种应用环境中，目前的传统结构就会占据较大的芯片面积，增加不必要的成本开销，是一个需要改进的问题。
发明内容
为了解决上述技术问题，本申请实施例提供了一种上电复位检测电路、集成电路以及芯片，旨在解决目前的上电复位检测方案存在的分压电阻占用较大的芯片面积，导致成本增加的问题。
本申请实施例第一方面提供了一种上电复位检测电路，所述上电复位检测电路包括：镜像电流模块、第一NMOS器件、第二NMOS器件、第三NMOS器件、第四NMOS器件以及反相模块；
所述镜像电流模块与供电端连接，用于根据供电端提供的电源生成多路镜像电流；
所述第四NMOS器件的漏极连接所述镜像电流模块的第一电流输出端，所述第三NMOS器件的漏极和所述第三NMOS器件的栅极共接于所述镜像电流模块的第二电流输入端，所述第一NMOS器件的漏极、所述第一NMOS器件的栅极、所述第二NMOS器件的栅极以及所述第三NMOS器件的源极共接，所述第二NMOS器件的漏极与所述镜像电流模块的第三电流输出端共接于所述反相模块的输入端，所述第四NMOS器件的栅极、所述第四NMOS器件的源极、所述第一NMOS器件的源极以及所述第二NMOS器件的源极共接于地；
所述反相模块用于对输入的电压进行反相处理后输出上电复位检测信号。
在一个实施例中，所述镜像电流模块包括：第一PMOS器件、第二PMOS器件、第三PMOS器件；
所述第一PMOS器件的源极、所述第二PMOS器件的源极、所述第三PMOS器件的源极共接于所述供电端，所述第一PMOS器件的栅极、所述第二PMOS器件的栅极、所述第三PMOS器件的栅极以及所述第三PMOS器件的漏极共接作为所述镜像电流模块的第一电流输出端，所述第一PMOS器件的漏极作为所述镜像电流模块的第二电流输出端，所述第二PMOS器件的漏极作为所述镜像电流模块的第三电流输出端。
在一个实施例中，所述第一PMOS器件、所述第二PMOS器件、所述第三PMOS器件的宽长比相同。
在一个实施例中，所述第一PMOS器件、所述第二PMOS器件的宽长比相同。
在一个实施例中，所述第四NMOS器件为零阈值电压MOS管。
在一个实施例中，所述第四NMOS器件的阈值电压的电压范围为-1V~0.2V。
在一个实施例中，所述第二NMOS器件的宽长比是所述第一NMOS器件的宽长比的2倍。
在一个实施例中，所述反相模块为施密特反相器。
本申请实施例第二方面还提供了一种集成电路，包括如上述任一项所述的上电复位检测电路。
本申请实施例第三方面还提供了一种芯片，包括如上述任一项所述的上电复位检测电路。
本申请实施例的有益效果：由镜像电流模块根据供电端提供的电源生成多路镜像电流，第四NMOS器件的漏极接收第一路镜像电流，第三NMOS器件的漏极和第三NMOS器件的栅极共接接收第二路镜像电流，第一NMOS器件的漏极、第一NMOS器件的栅极、第二NMOS器件的栅极以及第三NMOS器件的源极共接，第二NMOS器件的漏极、反相模块的输入端共接并接入第三路镜像电流，第四NMOS器件的栅极、第四NMOS器件、第一NMOS器件以及第二NMOS器件的源极共接于地，反相模块对输入电压进行反相处理后输出上电复位检测信号，从而无需分压电路即可实现芯片的上电复位检测。
附图说明
图1是本申请实施例提供的上电复位检测电路的示意图一；
图2是本申请实施例提供的上电复位检测电路的示意图二；
图3是本申请实施例提供的上电复位检测电路中各节点的电压波形示意图。
具体实施方式
为了使本申请所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
需要说明的是，当元件被称为“固定于”或“设置于”另一个元件，它可以直接在另一个元件上或者间接在该另一个元件上。当一个元件被称为是“连接于”另一个元件，它可以是直接连接到另一个元件或间接连接至该另一个元件上。
需要理解的是，术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，“多个”的含义是一个或一个以上，除非另有明确具体的限定。
目前传统的上电复位检测系统的核心是一个电压检测电路，通过对电源电压采用分压电阻进行分压采样，然后将采样得到的电压与参考电压进行比较，然后再经过一级反相处理后得到上电复位检测信号。
然而，在低功耗应用系统（比如可穿戴设备）中，芯片的功耗和面积资源非常珍贵，在这种环境中上述的传统结构就会存在一个缺陷，即分压电路（例如由分压电阻和分压电阻串联形成）会占据较大的芯片面积，在电源电压为5V，要求上电复位部分模块的功耗小于100nA的系统中，此时所需要的电阻至少为100MΩ（假定比较器消耗了一半的功耗，所以分压电阻实际消耗50nA），这将浪费很大的芯片面积，增加不必要的成本开销，是一个需要改进的问题。
为了解决上述技术问题，本申请实施例提供了一种上电复位检测电路，参见图1所示，本实施例中的上电复位检测电路包括：镜像电流模块112、第一NMOS器件NM1、第二NMOS器件NM2、第三NMOS器件NM3、第四NMOS器件NM4以及反相模块108。
参见图1所示，镜像电流模块112与供电端VDD连接，镜像电流模块112用于根据供电端VDD提供的电源生成多路镜像电流；第四NMOS器件NM4的漏极连接镜像电流模块112的第一电流输出端，第三NMOS器件NM3的漏极和第三NMOS器件NM3的栅极共接于镜像电流模块112的第二电流输入端，第一NMOS器件NM1的漏极、第一NMOS器件NM1的栅极、第二NMOS器件NM2的栅极以及第三NMOS器件NM3的源极共接，第二NMOS器件NM2的漏极与镜像电流模块112的第三电流输出端共接于反相模块108的输入端，第四NMOS器件NM4的栅极、第四NMOS器件NM4的源极、第一NMOS器件NM1的源极以及第二NMOS器件NM2的源极共接于地GND；反相模块108用于对输入的电压进行反相处理后输出上电复位检测信号。
在本实施例中，第四NMOS器件NM4的栅极与源极共接于节点107，此时第四NMOS器件NM4可以作为一个独立的电流源工作，其具体的电流表达式可以为Ib=（1/2）*μ*c*（W/L）*Vth1 2，其中，μ和c为工艺参数，μ为第四NMOS器件NM4的表面迁移率，c为第四NMOS器件NM4的单位面积栅氧化物的电容，W/L为第四NMOS器件NM4的宽长比，Vth1为第四NMOS器件NM4的阈值电压（接近或者小于0V），Ib为流过第四NMOS器件NM4的电流。
上电复位检测电路工作时，供电端VDD接电源电压，当电源电压从0V开始上升时，电源电压的增加，会使得第四NMOS器件NM4最先产生电流，由于镜像电流模块112的第一电流输出端连接第四NMOS器件NM4的漏极，该电流会通过镜像电流模块112被镜像至镜像电流模块112的第二电流输出端和第三电流输出端，并由镜像电流模块112的第二电流输出端和第三电流输出端输出镜像电流。结合图1所示，由于电源电压从0V才开始上升，此时，节点103和节点104处的电流路径处于关断状态，镜像电流模块112的第二电流输出端无电流输出，第一NMOS器件NM1和第二NMOS器件NM2均处于截止状态。而镜像电流模块112的第三电流输出端正常输出镜像电流，从而将节点102的电压信号POR_N上拉为高电平（如图3中的电压曲线211），经过反相模块108后由反相模块108对电压信号POR_N进行一级反相处理得到上电复位检测信号POR，此时，位于反相模块108的输出端的节点105的电压为低电平。
结合图3所示，当供电端VDD的电压达到监测电压Vcheck时，镜像电流模块112的第二电流输出端输出的镜像电流使得第一NMOS器件NM1、第二NMOS器件NM2由截止状态转换为导通状态，节点102的电压信号POR_N（如图3中的电压曲线211）又会被第二NMOS器件NM2下拉变成低电平，节点102的电压信号POR_N经过反相模块108反相处理后所得到的上电复位检测信号POR为高电平（如图3中的电压曲线221），从而完成对供电端VDD所接入的电源的电压检测。
为了推导温度补偿的表达式，下面可以忽略MOS管的体效应对上电复位检测电路的工作原理进行说明。
在忽略MOS管的体效应的情况下，将第一NMOS器件NM1和第三NMOS器件NM3等效为阻值为2/gm的负载电阻，其中，gm为第一NMOS器件NM1和第三NMOS器件NM3的跨导。
此时，监测电压Vcheck的表达式如下：
；
WNM3/LNM3为第三NMOS器件NM3的宽长比，由于工艺参数μ、μn以及阈值电压Vth1均是温度相关的参数，μn为NMOS器件的表面迁移率，cn为NMOS器件的单位面积栅氧化物的电容，n用于区分不同的器件，例如，μ1表示第一NMOS器件NM1的表面迁移率，c1表示第一NMOS器件NM1的单位面积栅氧化物的电容，μ3表示第三NMOS器件NM3的表面迁移率，c3表示第三NMOS器件NM3的单位面积栅氧化物的电容，以此类推，因此，通过调整W/L与第三NMOS器件NM3的宽长比WNM3/LNM3之间的倍数关系即可实现监测点（即监测电压Vcheck）的温度补偿。
在一个实施例中，参见图2所示，镜像电流模块112包括：第一PMOS器件PM1、第二PMOS器件PM2、第三PMOS器件PM3；第一PMOS器件PM1的源极、第二PMOS器件PM2的源极、第三PMOS器件PM3的源极共接于供电端VDD，第一PMOS器件PM1的栅极、第二PMOS器件PM2的栅极、第三PMOS器件PM3的栅极以及第三PMOS器件PM3的漏极共接作为镜像电流模块112的第一电流输出端，第一PMOS器件PM1的漏极作为镜像电流模块112的第二电流输出端，第二PMOS器件PM2的漏极作为镜像电流模块112的第三电流输出端。
在本实施例中，第一PMOS器件PM1的栅极、第二PMOS器件PM2的栅极以及第三PMOS器件PM3的栅极共接节点VBP，从而将流过第三PMOS器件PM3的电流镜像到第一PMOS器件PM1和第二PMOS器件PM2。第一PMOS器件的漏极和栅极共接于节点101，此时节点101作为镜像电流模块112的第一电流输出端，第一PMOS器件PM1的漏极作为镜像电流模块112的第二电流输出端，第二PMOS器件PM2的漏极作为镜像电流模块112的第三电流输出端。
当供电端VDD的电压达到监测电压Vcheck时，第一PMOS器件、第一NMOS器件NM1、第二NMOS器件NM2由截止状态转换为导通状态，因为，INM2=2INM1=2IPM2，所以节点102的电压信号POR_N（如图3中的电压曲线211）又会被第二NMOS器件NM2下拉变成低电平，节点102的电压信号POR_N经过反相模块108反相处理后所得到的上电复位检测信号POR为高电平（如图3中的电压曲线221），从而完成对供电端VDD所接入的电源的电压检测。
在一个实施例中，第一PMOS器件PM1、第二PMOS器件PM2、第三PMOS器件PM3的宽长比相同。
在本实施例中，第一PMOS器件PM1、第二PMOS器件PM2、第三PMOS器件PM3均为标准的PMOS器件。由于第一PMOS器件PM1、第二PMOS器件PM2、第三PMOS器件PM3的宽长比相同，所以在上电复位检测电路正常工作的情况下，第一PMOS器件PM1、第二PMOS器件PM2、第三PMOS器件PM3具有同样的电流能力。
在一个实施例中，第一PMOS器件PM1、第二PMOS器件PM2的宽长比相同。
在一个实施例中，第一NMOS器件NM1、第二NMOS器件NM2、第三NMOS器件NM3均为标准的NMOS器件。
在一个实施例中，第四NMOS器件NM4为零阈值电压MOS管。
在本实施例中，第四NMOS器件NM4为零阈值电压MOS管，零阈值电压MOS管的阈值电压接近或者小于0V。
在一个实施例中，第四NMOS器件NM4的阈值电压的电压范围为-1V~0.2V。
在本实施例中，第四NMOS器件NM4可以为一种零阈值电压MOS管，其阈值电压接近或者小于0V，并且第四NMOS器件NM4的栅极与源极共接于节点107，此时第四NMOS器件NM4可以作为一个独立的电流源工作。
在一个实施例中，第二NMOS器件NM2的宽长比是第一NMOS器件NM1的宽长比的2倍。
在本实施例中，由于第二NMOS器件NM2的宽长比是第一NMOS器件NM1的宽长比的2倍，所以在上电复位检测电路正常工作的情况下，第二NMOS器件NM2的电流能力是第一NMOS器件NM1的电流能力的2倍。
由于WPM1/LPM1=WPM2/LPM2，WNM2/LNM2=2*WNM1/LNM1，当器件导通时，IPM1=IPM2，INM2=2INM1，WPM1/LPM1为第一PMOS器件PM1的宽长比，WPM2/LPM2为第二PMOS器件PM2的宽长比，WNM2/LNM2为第二NMOS器件NM2的宽长比，WNM1/LNM1为第一NMOS器件NM1的宽长比，IPM1为流过第一PMOS器件PM1的电流，IPM2为流过第二PMOS器件PM2的电流，INM1为流过第一NMOS器件NM1的电流，INM2为流过第二NMOS器件NM2的电流。
结合图3对上电复位检测电路的工作原理进行说明，当供电端VDD的电压曲线如图3中曲线201所示，节点102的电压信号POR_N的电压曲线如图3中的曲线211所示，节点105的上电复位检测信号POR的电压曲线如图3中的曲线221所示。
供电端VDD的电源电压从零开始上升时，随着电源电压的增加，第四NMOS器件NM4会最先产生电流，此电流会通过第三PMOS器件PM3被镜像到第一PMOS器件PM1和第二PMOS器件PM2，但此时103与104路径处于关断状态，所以第一PMOS器件PM1与第一NMOS器件NM1、第二NMOS器件NM2均处于截止状态，而第二PMOS器件PM2处于导通状态，节点102的电压信号POR_N上拉为高电平（如图3中的电压曲线211），经过反相模块108后由反相模块108对电压信号POR_N进行一级反相处理得到上电复位检测信号POR，此时，反相模块108的输出端的节点105的电压为低电平。
等供电端VDD的电压达到监测电压Vcheck时，第一PMOS器件PM1、第一NMOS器件NM1、第二NMOS器件NM2由截止状态转换为导通状态，因为，INM2=2INM1=2IPM2，INM2为流过第二NMOS器件NM2的电流，INM1为流过第一NMOS器件NM1的电流，IPM2为流过第二PMOS器件PM2的电流，所以节点102的电压信号POR_N（如图3中的电压曲线211）又会被第二NMOS器件NM2下拉变成低电平，节点102的电压信号POR_N经过反相模块108反相处理后所得到的上电复位检测信号POR为高电平（如图3中的电压曲线221），从而完成对供电端VDD所接入的电源的电压检测。
在一个实施例中，反相模块108为施密特反相器。
在本实施例中，反相模块108可以为标准的施密特反相器，可以用于对输入的信号进行信号整形，达到防止误触发的目的。
本申请实施例还提供了一种集成电路，包括如上述任一项所述的上电复位检测电路。
本申请实施例中的集成电路所采用的上电复位检测电路的结构很简单，只用几只MOS器件就可以完成电压检测功能，也省掉了很大面积的分压电阻。与此同时，本申请实施例中所采用的电路结构依靠自身的结构特性兼具温度补偿的特性，而传统结构的方案还需要额外的带隙基准电压源（Bandgap）提供一个零温度系数的参考电压Vref来完成温度的补偿。相对而言，本申请实施例中所采用的电路结构在极低功耗应用的芯片中，不但节省了很大面积的电阻，而且还节省了一个Bandgap所带来的成本开销，使得芯片的电路规模和复杂度大大降低。
本申请实施例还提供了一种芯片，包括如上述任一项所述的上电复位检测电路。
在本实施例中，采用上述实施例中的上电复位检测电路，可以很容易实现功耗小于100nA的上电复位检测系统，该上电复位检测电路所需要的芯片面积很小几乎可以忽略，具有温度补偿的效果，最终的检测精度可以做到±100mV左右，非常适合应用在一些低功耗的芯片中（比如可穿戴领域中的低功耗芯片）。
本申请实施例的有益效果：由镜像电流模块根据供电端提供的电源生成多路镜像电流，第四NMOS器件的漏极接收第一路镜像电流，第三NMOS器件的漏极和第三NMOS器件的栅极共接接收第二路镜像电流，第一NMOS器件的漏极、第一NMOS器件的栅极、第二NMOS器件的栅极以及第三NMOS器件的源极共接，第二NMOS器件的漏极、反相模块的输入端共接并接入第三路镜像电流，第四NMOS器件的栅极、第四NMOS器件、第一NMOS器件以及第二NMOS器件的源极共接于地，反相模块对输入电压进行反相处理后输出上电复位检测信号，从而无需分压电路即可实现芯片的上电复位检测。
所属领域的技术人员可以清楚地了解到，为了描述的方便和简洁，仅以上述各功能单元、模块的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的功能单元、模块完成，即将所述装置的内部结构划分成不同的功能单元或模块，以完成以上描述的全部或者部分功能。实施例中的各功能单元、模块可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。
另外，各功能单元、模块的具体名称也只是为了便于相互区分，并不用于限制本申请的保护范围。上述系统中单元、模块的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述或记载的部分，可以参见其它实施例的相关描述。
另外，在本申请各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。
以上所述实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围，均应包含在本申请的保护范围之内。

Claims (9)

1.一种上电复位检测电路，其特征在于，所述上电复位检测电路包括：镜像电流模块、第一NMOS器件、第二NMOS器件、第三NMOS器件、第四NMOS器件以及反相模块；
所述镜像电流模块与供电端连接，用于根据供电端提供的电源生成多路镜像电流；
所述第四NMOS器件的漏极连接所述镜像电流模块的第一电流输出端，所述第三NMOS器件的漏极和所述第三NMOS器件的栅极共接于所述镜像电流模块的第二电流输入端，所述第一NMOS器件的漏极、所述第一NMOS器件的栅极、所述第二NMOS器件的栅极以及所述第三NMOS器件的源极共接，所述第二NMOS器件的漏极与所述镜像电流模块的第三电流输出端共接于所述反相模块的输入端，所述第四NMOS器件的栅极、所述第四NMOS器件的源极、所述第一NMOS器件的源极以及所述第二NMOS器件的源极共接于地；所述第四NMOS器件为零阈值电压MOS管；
所述反相模块用于对输入的电压进行反相处理后输出上电复位检测信号；
所述供电端VDD接电源电压，当所述电源电压从0V开始上升时所述第四NMOS器件NM4最先产生电流，并通过镜像电流模块被镜像至所述镜像电流模块的第二电流输出端和第三电流输出端；流过所述第四NMOS器件的电流Ib=（1/2）*μ*c*（W/L）*Vth1 2，其中，μ和c第四NMOS器件NM4的为工艺参数，μ为所述第四NMOS器件NM4的表面迁移率，c为所述第四NMOS器件的单位面积栅氧化物的电容，W/L为所述第四NMOS器件的宽长比，Vth1为所述第四NMOS器件NM4的阈值电压；
当所述供电端的电压达到监测电压Vcheck时，所述镜像电流模块的第二电流输出端输出的镜像电流控制所述第一NMOS器件、所述第二NMOS器件由截止状态转换为导通状态，所述第二NMOS器件的漏极下拉变成低电平，并经过所述反相模块反相处理后得到高电平的上电复位检测信号；
其中，所述监测电压Vcheck的表达式如下：
；
WNM3/LNM3为所述第三NMOS器件NM3的宽长比，n=3，c3表示第三NMOS器件的单位面积栅氧化物的电容，μ3表示第三NMOS器件NM3的表面迁移率，gm为所述第一NMOS器件和所述第三NMOS器件的跨导。
2.如权利要求1所述的上电复位检测电路，其特征在于，所述镜像电流模块包括：第一PMOS器件、第二PMOS器件、第三PMOS器件；
所述第一PMOS器件的源极、所述第二PMOS器件的源极、所述第三PMOS器件的源极共接于所述供电端，所述第一PMOS器件的栅极、所述第二PMOS器件的栅极、所述第三PMOS器件的栅极以及所述第三PMOS器件的漏极共接作为所述镜像电流模块的第一电流输出端，所述第一PMOS器件的漏极作为所述镜像电流模块的第二电流输出端，所述第二PMOS器件的漏极作为所述镜像电流模块的第三电流输出端。
3.如权利要求2所述的上电复位检测电路，其特征在于，所述第一PMOS器件、所述第二PMOS器件、所述第三PMOS器件的宽长比相同。
4.如权利要求2所述的上电复位检测电路，其特征在于，所述第一PMOS器件、所述第二PMOS器件的宽长比相同。
5.如权利要求1-4任一项所述的上电复位检测电路，其特征在于，所述第四NMOS器件的阈值电压的电压范围为-1V~0.2V。
6.如权利要求1-4任一项所述的上电复位检测电路，其特征在于，所述第二NMOS器件的宽长比是所述第一NMOS器件的宽长比的2倍。
7.如权利要求1-4任一项所述的上电复位检测电路，其特征在于，所述反相模块为施密特反相器。
8.一种集成电路，其特征在于，包括如权利要求1-7任一项所述的上电复位检测电路。
9.一种芯片，其特征在于，包括如权利要求1-7任一项所述的上电复位检测电路。
CN202311142231.1A 2023-09-06 2023-09-06 一种上电复位检测电路、集成电路以及芯片 Active CN116896364B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311142231.1A CN116896364B (zh) 2023-09-06 2023-09-06 一种上电复位检测电路、集成电路以及芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311142231.1A CN116896364B (zh) 2023-09-06 2023-09-06 一种上电复位检测电路、集成电路以及芯片

Publications (2)

Publication Number Publication Date
CN116896364A CN116896364A (zh) 2023-10-17
CN116896364B true CN116896364B (zh) 2023-12-19

Family

ID=88315170

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311142231.1A Active CN116896364B (zh) 2023-09-06 2023-09-06 一种上电复位检测电路、集成电路以及芯片

Country Status (1)

Country Link
CN (1) CN116896364B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH077325A (ja) * 1993-06-15 1995-01-10 Nec Kyushu Ltd 発振回路
CN102403988A (zh) * 2011-12-22 2012-04-04 中国科学院上海微系统与信息技术研究所 一种上电复位电路
CN103018531A (zh) * 2012-12-11 2013-04-03 京东方科技集团股份有限公司 一种电流检测电路、温度补偿装置及显示装置
CN104897949A (zh) * 2015-05-25 2015-09-09 上海华虹宏力半导体制造有限公司 电压检测电路
CN106289555A (zh) * 2016-07-22 2017-01-04 京东方科技集团股份有限公司 显示基板
CN108733114A (zh) * 2017-04-24 2018-11-02 中芯国际集成电路制造(上海)有限公司 带隙基准和上电复位的复合功能电路及电子系统
CN113114191A (zh) * 2021-04-20 2021-07-13 珠海博雅科技有限公司 复位电路、电路板及复位装置
CN214544268U (zh) * 2021-03-24 2021-10-29 深圳市爱协生科技有限公司 一种低压低功耗上电复位电路

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI590035B (zh) * 2012-08-28 2017-07-01 茂達電子股份有限公司 電源啟動重置電路

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH077325A (ja) * 1993-06-15 1995-01-10 Nec Kyushu Ltd 発振回路
CN102403988A (zh) * 2011-12-22 2012-04-04 中国科学院上海微系统与信息技术研究所 一种上电复位电路
CN103018531A (zh) * 2012-12-11 2013-04-03 京东方科技集团股份有限公司 一种电流检测电路、温度补偿装置及显示装置
CN104897949A (zh) * 2015-05-25 2015-09-09 上海华虹宏力半导体制造有限公司 电压检测电路
CN106289555A (zh) * 2016-07-22 2017-01-04 京东方科技集团股份有限公司 显示基板
CN108733114A (zh) * 2017-04-24 2018-11-02 中芯国际集成电路制造(上海)有限公司 带隙基准和上电复位的复合功能电路及电子系统
CN214544268U (zh) * 2021-03-24 2021-10-29 深圳市爱协生科技有限公司 一种低压低功耗上电复位电路
CN113114191A (zh) * 2021-04-20 2021-07-13 珠海博雅科技有限公司 复位电路、电路板及复位装置

Also Published As

Publication number Publication date
CN116896364A (zh) 2023-10-17

Similar Documents

Publication Publication Date Title
JP3752107B2 (ja) 集積回路用パワーオンリセット回路
EP0360333A2 (en) Temperature threshold sensing circuit
CN104579263B (zh) 一种高响应速度、低温度系数的复位电路
US8843093B2 (en) Low power squelch detector circuit
CN111638744A (zh) 一种电流频率转换电路
CN110971218B (zh) 上电复位电路
CN108037341B (zh) 一种用于电容积分型微弱电流测量电路的低漏电流复位器
CN108667443A (zh) 一种上电复位电路
CN116896364B (zh) 一种上电复位检测电路、集成电路以及芯片
US20160169963A1 (en) Detection Circuit For Relative Error Voltage
EP3854304B1 (en) Detection circuit, electrocardiogram measurement apparatus, and wearable device
CN111366259B (zh) 一种可重构的全数字温度传感器及测温方法
KR102628843B1 (ko) 정전 검출 회로
US20060229839A1 (en) Temperature sensing and monitoring technique for integrated circuit devices
CN111277251B (zh) 自触发供电控制的低功耗前端读出电路
CN113054620B (zh) 一种低功耗芯片的欠压保护电路
CN112242823B (zh) 一种差分输入电路及其控制方法以及差分放大器
US8344779B2 (en) Comparator circuit with hysteresis, test circuit, and method for testing
CN109638772A (zh) 温度判断电路以及电源管理电路
Jain et al. On-chip threshold voltage variability detector targeting supply of ring oscillator for characterizing local device mismatch
CN110095197A (zh) 温度测量装置
CN114200190B (zh) 电压差值检测电路
CN219285264U (zh) 高精度小信号电平采集电路
Bryant et al. A Self-Reset Transconductance Integrating Leakage Latch (STILL) for Ultra-Low Power Sensor Interfacing
CN220527888U (zh) 一种poe供电电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant