CN104579263B - 一种高响应速度、低温度系数的复位电路 - Google Patents

Abstract

一种高响应速度、低温度系数的复位电路，涉及集成电路技术领域。本发明包括依次相连接的电压采样电路、电压检测电路和输出电路。所述电压采样电路包括第一电阻、第一NMOS晶体管和第二NMOS晶体管的漏极。所述电压检测电路包括第一CMOS反相器和第一电容，第一CMOS反相器包括第一PMOS晶体管和第三NMOS晶体管。所述输出电路包括依次相连接的第一施密特触发器、第二CMOS反相器和第三CMOS反相器。输出电路的输出连接到延时电路的输入端，延时电路根据电路系统的复位要求调节输出复位信号时间的长短和对复位信号整形。本发明是一种具备高响应速度、接近零温度系数的复位电路，能充分保证复位电路工作的可靠性。

Description

一种高响应速度、低温度系数的复位电路

技术领域

本发明涉及集成电路技术领域，特别是可集成到芯片内部的高响应速度、低温度系数的复位电路。

背景技术

随着大规模集成电路的高速发展，复位电路可以说是在每个IC芯片电路中都有的电路模块，多用于数字系统做异步复位信号，检测电源电压是否正常上、下电，保证电路内部数字逻辑的正确性。

复位电压要求在电源各种上、下电情况下都能给出正确的复位信号，所以该电路所包含的电压检测电路就不能采用常规的靠采样电路对电源电压采样，利用模拟比较器将采样电压与BANDGAP输出的基准电压做比较的方法实现，这是由于BANDGAP电路本身存在启动电压，在低于启动电压的情况下，GANDGAP不能给出正确的基准电压，会导致比较器输出结果在电源电压上电过程中不正确，不能准确的提供系统复位。

参看图1，现有技术中，集成电路里常用的复位电路包括分压电路和电压检测电路。分压电路由限流电阻(或者是有源电阻、电流源)和栅极与漏极相连的NMOS晶体管组成，由于复位电阻要符合低功耗的要求，限流电阻R1必须很大，所以流过M1晶体管的电流I_DS1很小，并通过饱和区晶体管电流公式：

可得V_GS1≈V_thn，由于NMOS晶体管的开启电压V_thn具有负温度系数，所以电源电压采样电路的输出电压V_A＝V_GS1≈V_thn也具有负温度系数；电压检测电路由CMOS反相器组成，假设它的翻转阈值电压为V_t，即当VDD大于等于电压V_t时，CMOS反相器的输出为高电平，反之为低电平；它的输入电压具有负温度系数的V_A，当VDD达到CMOS反相器的翻转阈值电压(复位阈值电压V_t)时，即V_t，流过M0和M2晶体管的电流相等，由：

从图1中可看出,M₁晶体管和M₂晶体管成比例(K)镜像的关系，可列：

进一步推出流过M₀晶体管的电流

显而易见，I_M2、I_M0都与温度有关，并且I_M0呈现出更大的负温度系数(与V_th成平方的关系)，最终导致电压检测电路的输出复位信号具有很大的温度系数，不能满足现今电路系统对复位信号的要求。

上述传统电路的下电响应速度很低，当电源电压正常时，PORN为高电平，图1中B点也为高电平，M2晶体管处于饱和区并且M0、M2晶体管通路持续流过I_M12。当电源出现快速掉电情况时，VDD电压降低，A点节点电位由于M0晶体管的寄生电容的影响，会出现大的电压波动，M0、M2晶体管的V_GS也随之出现大的电压波动。M0晶体管的V_GS减小并最终导致M0晶体管截止，M2晶体管由于V_GS不稳定下降导致B节点不能快速变为低电平。

综上所述，现有技术中的复位电路温度对其影响很大，并且下电响应速度慢，这些都不能很好满足现在集成电路对高响应速度、低温度系数的复位信号的要求。

发明内容

针对上述现有技术中存在的不足，本发明的目的是提供一种高响应速度、低温度系数的复位电路。它是一种具备高响应速度、接近零温度系数的复位电路，能充分保证复位电路工作的可靠性。

为了达到上述发明目的，本发明的技术方案以如下方式实现：

一种高响应速度、低温度系数的复位电路。其结构特点是，它包括依次相连接的电压采样电路、电压检测电路和输出电路。所述电压采样电路包括第一电阻，第一电阻的一端接电源VDD，第一电阻的另一端接第一NMOS晶体管的漏极和栅极，第一NMOS晶体管的源极接第二NMOS晶体管的漏极，第二NMOS晶体管的栅极接第一NMOS晶体管的漏极，第二NMOS晶体管的源极接地VSS。所述电压检测电路包括第一CMOS反相器和第一电容，第一CMOS反相器的输入端接到电压采样电路中第一NMOS晶体管的源极和第二NMOS晶体管的漏极。第一CMOS反相器包括第一PMOS晶体管和第三NMOS晶体管。第一电容的一端接第一CMOS反相器的输入端,第一电容的另一端接地VSS。所述输出电路包括依次相连接的第一施密特触发器、第二CMOS反相器和第三CMOS反相器。第一施密特触发器的输入端接电压检测电路的输出端，第三CMOS反相器的输出端输出一个有效的复位信号。第二CMOS反相器包括第四PMOS晶体管和第五NMOS晶体管，第三CMOS反相器包括第七PMOS晶体管和第六NMOS晶体管。输出电路的输出连接到延时电路的输入端，延时电路根据电路系统的复位要求调节输出复位信号时间的长短和对复位信号整形。

在上述复位电路中，所述第一NMOS晶体管为原生NMOS晶体管，第一NMOS晶体管采用的低开启电压值在0～0.3V,第二NMOS晶体管采用的标准开启电压值在0.3V～0.7V。

在上述复位电路中，所述第一电阻采用电流源、无源电阻或者有源器件PMOS晶体管。

在上述复位电路中，所述电压检测电路中的第一电容采用原生电容。

本发明由于采用了上述的结构，与现有的技术方案相比，具有以下优势：

1)本发明电压采样电路中的第一NMOS晶体管，具有低开启电压，它的开启电压值在0～0.3V。第二NMOS晶体管，具有标准开启电压，它的开启电压值在0.3V～0.7V。这样电压采样电路的输出电压就变成V_GS2-V_GS1，V_GS2和V_GS1的温度系数都是由各自开启电压V_th(具有负温度系数)引入的负温度系数，两者相减可以抵消相互的负温度系数。由于电压采样电路的变化，电压检测电路中的第一NMOS晶体管和第一PMOS晶体管组成的反相器的翻转阈值可以通过改变相应管子的宽长比的比值来调整温度系数，这样设计合适的第一NMOS晶体管和第一PMOS晶体管的器件参数，可以得到接近于零温度系数的复位电压阈值V_t。

2)当电源电压正常时，输出的复位信号PORN为高电平，电压检测电路中的第一NMOS晶体管处于饱和区。电压检测电路中的第三NMOS晶体管和第一PMOS晶体管通路持续流过，当电源出现快速掉电情况时，VDD电压降低，A点节点电位由于有第一电容作用，不出现大的电压波动。电压检测电路中的第三NMOS晶体管的V_GS3稳定，电压检测电路中的第一PMOS晶体管的V_GS0减小并最终导致第一PMOS晶体管截止，第三NMOS晶体管快速下拉至B节点变为低电平。电压检测电路中的第三NMOS晶体管的放电电流为几个uA，B节点只有器件寄生的一点点容性负载，电容值大概十几fF到几十fF，所以B的放电时间能达到100ns之内,提高了下电复位电路的速度。

下面结合附图和具体实施方式对本发明做进一步说明。

附图说明

图1为现有技术中复位电路示意图；

图2为本发明实施例中的复位电路示意图；

图3为本发明实施例中的延迟电路示意图；

图4为本发明实施例中复位电路的复位阈值电压(V_t)变化示意图。

具体实施方式

参看图2，本发明复位电路包括依次相连接的电压采样电路101、电压检测电路102和输出电路103。电压采样电路101包括采用电流源、无源电阻或者有源器件PMOS晶体管的第一电阻R1，第一电阻R1的一端接电源VDD，第一电阻R1的另一端接第一NMOS晶体管M1的漏极和栅极。第一NMOS晶体管M1的源极接第二NMOS晶体管M2的漏极。第二NMOS晶体管M2的栅极接第一NMOS晶体管M1的漏极,第二NMOS晶体管M2的源极接地VSS。第一NMOS晶体管M1的栅极和第二NMOS晶体管M2的栅极连接到第一NMOS晶体管M1的漏极。第一NMOS晶体管M1为原生NMOS晶体管，第一NMOS晶体管M1采用的低开启电压值在0～0.3V,第二NMOS晶体管M2采用的的标准开启电压值在0.3V～0.7V。电压检测电路102包括第一CMOS反相器和第一电容C1，第一CMOS反相器的输入端接到电压采样电路101中第一NMOS晶体管M1的源极和第二NMOS晶体管M2的漏极。第一CMOS反相器包括第一PMOS晶体管M0和第三NMOS晶体管M3。第一电容C1的一端接第一CMOS反相器的输入端,第一电容C1的另一端接地VSS。输出电路103包括依次相连接的第一施密特触发器S1、第二CMOS反相器和第三CMOS反相器。第一施密特触发器S1的输入端接电压检测电路102的输出端，第三CMOS反相器的输出端输出一个有效的复位信号PORN。第二CMOS反相器包括第四PMOS晶体管M4和第五NMOS晶体管M5，第三CMOS反相器包括第七PMOS晶体管M7和第六NMOS晶体管M6。输出电路103的输出连接到延时电路的输入端，延时电路根据电路系统的复位要求调节输出复位信号时间的长短和对复位信号整形。

参看图2和图3，本发明复位电路的工作过程为：

1)上电复位过程中：初始状态电源电压VDD从零开始增大，当VDD电压低于电压采样电路101中第二NMOS晶体管M2的开启电压时，电压检测电路102的第一PMOS晶体管M0处于截止区，第一NMOS晶体管M1处于亚阈值区，所以电压检测电路102中第一CMOS反相器的下拉电流能力要大于上拉电流能力，使得电压检测电路102的输出端的输出复位信号为低电平。

当电源电压VDD的值大于电压采样电路101中第二NMOS晶体管M2的开启电压时，第一NMOS晶体管M1和第二NMOS晶体管M2都导通，电压检测电路102的两管也导通，但第一电阻R1比较大，所以流过的电流很小，通过公式：

V_A＝VG_S1-VG_S2 1-8

可得：

显而易见，V_A的第一项和中的u_n工艺参数受温度影响，但是同向偏移，第二项V_th1和V_th2具有负温度系数，也是同向偏移，所以同向偏移的两项相减可以抵消相互的温度影响。

电压检测电路102中第一CMOS反相器的阈值电压V_t，当V_A＝V_t时，反相器翻转，此时第一PMOS晶体管M0的I_DS0和第三NMOS晶体管M3的I_DS3电流相等，可得：

I_DS0＝I_DS3 1-10

可设计成

|V_GS0|-|V_thp|＝V_GS3-V_thn 1-13

显而易见，1-12式子的和中的u_n工艺参数受温度影响，但是同向偏移，1-13式子中的|V_GS0|-|V_thp|和V_GS3-V_thn具有负温度系数，也是同向偏移，所以同向偏移的两项相减可以抵消相互的温度影响。

电压检测电路102输出一个接近零温度系数的信号，再将其输入到输出电路103的第二CMOS反相器，第二CMOS反相器的输出端接第三CMOS反相器的输入端，第三CMOS反相器的输出端输出有效的复位信号PORN，供给芯片进行有效的复位。

2)下电过程中：当电源电压正常时，复位信号PORN为高电平，图2中B点也为高电平，电压采样电路101中的第一NMOS晶体管M1处于饱和区，并且电压检测电路102中的第三NMOS晶体管M3和第一PMOS晶体管M0通路持续流过。当电源出现快速掉电情况时，VDD电压降低，A点节点电位由于有电容作用，不出现大的电压波动，第三NMOS晶体管M3的V_GS3稳定，第一PMOS晶体管M0的V_GS0减小并最终导致第一PMOS晶体管M0截止，第三NMOS晶体管M3快速下拉至B节点变为低电平。第三NMOS晶体管M3的放电电流为几个uA，B节点只有器件寄生的一点点容性负载，电容值大概十几fF到几十fF，所以B的放电时间能达到100ns之内,提高了上电复位电路的速度，同上电过程一样下电复位信号也具有接近温度系数的特性，原理与上电过程一样，这里不再多述。

综上所述，本发明的工作流程为，上电过程对电源电压VDD做初步的判断，当被检测的电源电压低于系统要求的工作电压即电压检测电路的阈值电压V_t时给出低电平接近零温度系数的复位信号。下电过程当被检测的电源电压VDD高于电压检测电路的阈值电压V_t时也同样快速地给出高电平接近零温度系数的复位信号。

参看图3，为本发明复位电路可选择的延迟电路。本发明实施例输出的复位信号PRON作为输入端，第二电阻R2一端接电源VDD，另一端接第八NMOS晶体管M8的漏极；第八NMOS晶体管M8的栅极接输出电路的输出端，源极接地VSS。第二电容C2的一端接第八NMOS晶体管M8的漏极，并接第二施密特触发器S2的输入端，另一端接地VSS。第二施密特触发器S2的输出端接第四CMOS反相器，第四CMOS反相器的输出端接第五CMOS反相器的输入端，输出端输出具有接近零温度系数、复位时间长的复位信号PORN2。

参看图4，通过仿真数据进一步说明本发明的结果：图中从右向左分别代表-40℃、22.5℃、和85℃的上电复位阈值(V_t＝1.8V)的仿真情况。通过图上的仿真结果可以看出，复位阈值(V_t)在-40℃～85℃范围内，偏差在正负0.5％之内，说明本发明可以很好的抑制温度对复位电路的影响，满足电路系统对复位信号的要求。

通过对本发明复位电路后续连接延迟电路，会对输出电路103输出的复位信号PORN进行延迟时间，进而有效的避免了由于复位信号PORN时间过短导致不能进行有效复位，进一步提高了本发明复位电路的抗干扰能力。

需要说明的是，图1至图4仅以示意方式说明本发明的基本思路，图1至图4仅显示与本发明中有关的组成电路而非按照实际实施时的组成电路数目、形状、器件排列方式、连接方式绘制，其实际实施时各电路的型态、数量、连接方式、器件排列方式、器件参数可为随意的改变，其各电路组合方式也可能很复杂。

以上所述的实施例仅是本发明较佳的实施例而已，不能用来限制本发明。凡属本领域技术人员在本发明技术方案基础上所作的任何公知技术的修改、等同变化和显而易见的改换等，均应属于本发明的保护范围之内。

Claims (4)

1.一种高响应速度、低温度系数的复位电路，其特征在于，它包括依次相连接的电压采样电路(101)、电压检测电路(102)和输出电路(103)；所述电压采样电路(101)包括第一电阻(R1)，第一电阻(R1)的一端接电源VDD，第一电阻(R1)的另一端接第一NMOS晶体管(M1)的漏极和栅极，第一NMOS晶体管(M1)的源极接第二NMOS晶体管(M2)的漏极，第二NMOS晶体管(M2)的栅极接第一NMOS晶体管(M1)的漏极，第二NMOS晶体管(M2)的源极接地VSS；所述电压检测电路(102)包括第一CMOS反相器和第一电容(C1)，第一CMOS反相器的输入端接到电压采样电路(101)中第一NMOS晶体管(M1)的源极和第二NMOS晶体管(M2)的漏极，第一CMOS反相器包括第一PMOS晶体管(M0)和第三NMOS晶体管(M3)；第一电容(C1)的一端接第一CMOS反相器的输入端,第一电容(C1)的另一端接地VSS；所述输出电路(103)包括依次相连接的第一施密特触发器(S1)、第二CMOS反相器和第三CMOS反相器，第一施密特触发器(S1)的输入端接电压检测电路(102)的输出端，第三CMOS反相器的输出端输出一个有效的复位信号(PORN)，第二CMOS反相器包括第四PMOS晶体管(M4)和第五NMOS晶体管(M5)，第三CMOS反相器包括第七PMOS晶体管(M7)和第六NMOS晶体管(M6)；输出电路(103)的输出连接到延时电路的输入端，延时电路根据电路系统的复位要求调节输出复位信号时间的长短和对复位信号整形。

2.根据权利要求1所述的高响应速度、低温度系数的复位电路，其特征在于，所述第一NMOS晶体管(M1)为原生NMOS晶体管，第一NMOS晶体管(M1)采用的低开启电压值在0～0.3V,第二NMOS晶体管(M2)采用的标准开启电压值在0.3V～0.7V。

3.根据权利要求1或2所述的高响应速度、低温度系数的复位电路，其特征在于，所述第一电阻(R1)采用电流源、无源电阻或者有源器件PMOS晶体管。

4.根据权利要求3所述的高响应速度、低温度系数的复位电路，其特征在于，所述电压检测电路(102)中的第一电容(C1)采用原生电容。