CN113315497B - 上电复位电路及电子装置 - Google Patents

Abstract

本发明提供了一种上电复位电路，用于对芯片进行复位，包括第一场效应管，第二场效应管，第三场效应管，第四场效应管及施密特触发器。第一场效应管与电源电连接，以获取电源的电压，且第一场效应管通过第一电阻电连接地。第二场效应管连接于第一场效应管与地之间。第三场效应管与第四场效应管串联电连接于电源与地之间。施密特触发器的输入端与第三场效应管和第四场效应管的串联连接点电连接，以转换输出复位信号。上电复位电路不仅保证了上电复位的可靠性，具备低功耗的性能。

Description

上电复位电路及电子装置

技术领域

本发明涉及芯片控制技术领域，具体而言，涉及一种上电复位电路及电子装置。

背景技术

随着电子集成电路的发展，大多数功能模块都集成到了芯片电路当中。在芯片电路设计的过程中，上电复位电路的设计是芯片电路设计必不可少的一环。

上电复位电路是芯片中必备的一个功能模块，在芯片电源上电的过程中，当电源电压不够高、不足以让电路正常工作时提供准确的复位信号，让芯片处于初始化状态。当电源高于设定的阈值、当芯片可以正常工作时，释放上电复位电路的复位信号，让芯片脱离初始化状态开始工作。因此，对上电复位电路的核心要求包括高可靠性、低功耗和复位电压的精度。现有常规的复位电路难以提供高可靠性、低功耗和高精度复位电压。

发明内容

本发明的目的在于提供一种上电复位电路及电子装置，以解决背景技术所涉及到的技术难题。

本发明是这样实现的：

第一方面，本发明提供了一种上电复位电路，所述上电复位电路电连接电源，以获取所述电源的电压，并转换输出复位信号，以对芯片进行复位，所述上电复位电路包括第一电阻、第二电阻、第三电阻，还包括：第一场效应管，第二场效应管，第三场效应管，第四场效应管及施密特触发器。

所述第一场效应管与所述电源电连接，以获取所述电源的电压，且所述第一场效应管通过所述第一电阻电连接地。所述第二场效应管连接于所述第一场效应管与所述地之间。所述第三场效应管与所述第四场效应管串联电连接于所述电源与所述地之间。所述施密特触发器的输入端与所述第三场效应管和所述第四场效应管的串联连接点电连接，以转换输出所述复位信号。

进一步地，所述第一场效应管和所述第四场效应管为p沟道的场效应管。所述第二场效应管和所述第三场效应管为N沟道的场效应管。

进一步地，所述第一场效应管的源极电连接所述电源，所述第一场效应管的漏极电连接所述第一电阻的第一端。所述第二场效应管的漏极电连接所述第一场效应管的栅极，所述第二场效应管的源极电连接所述地，所述第二场效应管的栅极电连接所述第一电阻的第一端，所述第二场效应管的漏极电连接所述施密特触发器的输入端。所述第三场效应管的源极电连接所述施密特触发器的输入端，所述第三场效应管的漏极电连接所述第二电阻的第一端，所述第二电阻的第二端电连接所述电源，所述第三场效应管的栅极电连接所述电源。所述第四场效应管的源极电连接所述施密特触发器的输入端，所述第四场效应管的漏极电连接所述第三电阻的第一端，所述第四场效应管的栅极电连接所述地。

所述第一电阻第二端及所述第三电阻的第二端接分别电连接所述地。

进一步地，所述第一场效应管、所述第二场效应管和所述第四场效应管皆为倒比管，以降低工作时的消耗电流。所述第三场效应管为正比管，以准确预设所述复位信号的复位电压值。

进一步地，所述上电复位电路还包括电容，所述电容电连接于所述施密特触发器的输入端和所述地之间，用于实现稳压的功能。

进一步地，在所述电源的上电过程中，当所述电源的电压小于上电复位释放电压时，所述上电复位电路输出低电平的所述复位信号，使芯片复位。当所述电源的电压大于所述上电复位释放电压时，所述上电复位电路输出高电平的复位信号，使芯片正常工作。

进一步地，在所述电源的掉电过程中，当所述电源的电压大于掉电触发电压时，所述上电复位电路给出高电平的所述复位信号，使芯片正常工作。当所述电源的电压小于所述掉电触发电压时，所述上电复位电路给出低电平的所述复位信号，使芯片复位。

第二方面，本发明还提供了一种电子装置，包括上述的上电复位电路，还包括复位参考电路及与门，其中，所述上电复位电路用于输出第一复位信号，所述上电复位电路及复位参考电路的输出端分别与所述与门的第一输入端、第二输入端电连接，通过所述与门输出高精度复位电压。

进一步地，所述复位参考电路包括：基准电路及比较器。

所述基准电路用于提供参考电压。所述比较器的正向输入端与所述电源电连接，所述比较器的负向输入端与所述基准电路电连接，以将所述电源电压和所述参考电压比较后输出第二复位信号。

在电源上电和掉电的过程中，确保可以给出准确的复位信号，让芯片正常工作。本发明的上电复位电路通过内建阈值电压可以设定电源复位电压，同时具备在低电压的条件下独立工作的能力，不仅保证了上电复位电路的可靠性，也使得上电复位电路具备低功耗的性能。

为使本发明的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。

附图说明

为了更清楚地说明本发明实施方式的技术方案，下面将对实施方式中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。

图1示出了本发明一实施例所提供的上电复位电路的电路示意图。

图2示出了本实施例所提供的一电源VCC信号的时序示意图。

图3示出了本实施例所提供的一电路结点的时序示意图。

图4示出了本实施例所提供的又一电路结点的时序示意图。

图5示出了本实施例所提供的一复位信号RST的时序示意图。

图6示出了本发明一实施例所提供的电子装置的结构示意图。

主要元件符号说明：

第一电阻	R1	第二电阻	R2
				第三电阻	R3	第一场效应管	P1
第二场效应管	N1	第三场效应管	N2
				第四场效应管	P2	施密特触发器	S1
电源	VCC	电容	C1

具体实施方式

下面将结合本发明实施例中附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。

在本发明的描述中，还需要说明的是，除非另有明确的规定和限定，术语“设置”、“相连”、“电连接”应做广义理解，例如，可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。需要说明的是，当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。

下面结合附图，对本发明的一些实施方式作详细说明。在不冲突的情况下，下述的实施例及实施例中的特征可以相互组合。

请参阅图1，图1为本发明一实施例所提供的上电复位电路的电路示意图。

上电复位电路一般包含两种电路的组合，一种是一个简单的电容电阻延时电路，在上电时通过延时的方式产生一个脉冲式的复位信号RST，这种电路的缺点在于无法准确的设定复位电压，而且当电源上电速度足够慢的时候，复位信号RST很容易失效。另一种是单纯依靠基准电路和比较器的复位电路，利用电压基准可以设置准确的电源复位电压，但是缺点在于这种电路需要电压基准电路能够工作，当电源VCC电压较低不足以支持电压基准电路工作时，则电路功能失效，此外基准电路和比较器都会持续消耗电流。

为了提出更优化的设计方案，在本实施例当中，提供的所述上电复位电路一般用于为其他电子电路提供复位信号RST，譬如为芯片电路等集成电路提供准确可靠的复位信号RST。具体的，所述上电复位电路电连接电源VCC，以获取所述电源VCC的电压，并转换输出复位信号RST，以对芯片进行复位。

如图1所示，所述上电复位电路除了包括第一电阻R1、第二电阻R2、第三电阻R3元件之外，所述上电复位电路还包括第一场效应管P1、第二场效应管N1、第三场效应管N2、第四场效应管P2，以及施密特触发器S1。

本发明的施密特触发器S1是具有迟滞电压的电压比较器。所述第一场效应管P1与所述电源VCC电连接，以获取所述电源VCC的电压。且所述第一场效应管P1通过所述第一电阻R1电连接地。所述第二场效应管N1连接于所述第一场效应管P1与所述地之间。所述第三场效应管N2与所述第四场效应管P2串联电连接于所述电源VCC与所述地之间。所述施密特触发器S1的输入端与所述第三场效应管N2和所述第四场效应管P2的串联连接点电连接，以转换输出所述复位信号RST。

在本实施例当中，所述第一场效应管P1和所述第四场效应管P2为P沟道的场效应管(P-metal-oxide semiconductor，PMOS)，所述第二场效应管N1和所述第三场效应管N2为N沟道的场效应管(N-metal-oxide semiconductor，NMOS)。在其他实施方式中，也可以根据电路设计的需要，在上电复位电路中，以不同类型的场效应管或者晶体管对本电路设计加以修改。

如图1所示，所述第一场效应管P1的源极电连接所述电源VCC，所述第一场效应管P1的漏极电连接所述第一电阻R1的第一端。所述第二场效应管N1的漏极电连接所述第一场效应管P1的栅极，所述第二场效应管N1的源极电连接所述地，所述第二场效应管N1的栅极电连接所述第一电阻R1的第一端。所述第二场效应管N1的漏极电连接所述施密特触发器S1的输入端。

所述第三场效应管N2的源极电连接所述施密特触发器S1的输入端，所述第三场效应管N2的漏极电连接所述第二电阻R2的第一端，所述第二电阻R2的第二端电连接所述电源VCC，所述第三场效应管N2的栅极电连接所述电源VCC。

所述第四场效应管P2的源极电连接所述施密特触发器S1的输入端，所述第四场效应管P2的漏极电连接所述第三电阻R3的第一端，所述第四场效应管P2的栅极电连接所述地。所述第一电阻R1的第二端及所述第三电阻R3的第二端接分别电连接所述地。

为便于描述，所述第三场效应管N2的源极，即连接所述施密特触发器S1输入端的结点，以结点VA进行标记。所述第一场效应管P1的漏极，即连接所述第一电阻R1的第一端的结点，以结点VB进行标记。结点VA的电压为第三场效应管N2的等效阻抗跟第四场效应管P2和第二场效应管N1的并联阻抗的分压。结点VB的电压由第一场效应管P1和第一电阻R1的阻值决定。

作为本实施例的更优选择，所述第一场效应管P1、所述第二场效应管N1和所述第四场效应管P2皆为倒比管。所述的倒比管是指，场效应管的宽W和长L之比小于1，即W/L<1。在工作的时候消耗的电流可以低至1uA以下。所述第三场效应管N2为正比管，所述的正比管是指，场效应管的宽W和长L之比大于1，即W/L>1，用于设置合理的电源VCC复位电压。使用上述类型的场效应管可以显著降低电路工作时的功耗，并准确预设所述复位信号RST的复位电压值。

在本实施例中，所述上电复位电路还可以包括电容C1，所述电容C1电连接于所述施密特触发器S1的输入端和所述地之间，用于实现稳压的功能。在其他实施例中，如果电源VCC可以提供特别稳定的输出，也可以相应去掉所述电容C1，可以减少电路设计所需的面积。

第一电阻R1、第二电阻R2和第三电阻R3的作用，一方面为ESD(Electro-Staticdischarge，静电释放)保护，保护与之连接的第一场效应管P1、第三场效应管N2和第四场效应管P2，在ESD事件发生时不会损坏。另一方面，第一电阻R1跟第一场效应管P1配合，当第一场效应管P1导通时，第一场效应管P1的电流流经第一电阻R1，以产生适当的栅极电压让第二场效应管N1得以导通。

施密特触发器S1可以配合第二场效应管N1、第三场效应管N2、第四场效应管P2，形成相应的阈值电压，从而输出电源VCC复位电压，同时施密特触发器S1的迟滞特性，也可以滤除结点VA上的电压波动。

电源VCC在上电和掉电过程当中，上电过程中的复位电压V1的表达式可以表述为：

V1＝VS_H*[1+(Ron_N2*Ron_P2+Ron_N2*Rd_N1)/(Ron_P2*Rd_N1)] (1)

其中，VS_H为上升沿阈值电压。Ron为等效阻抗，用来表征二极管连接形式下的场效应管栅极到源极的大信号阻抗。Rd为导通阻抗，用来表征场效应管漏极到源极的大信号阻抗。即Ron_N2为第三场效应管N2的等效阻抗，Ron_P2为第四场效应管P2的等效阻抗，Rd_N1为第二场效应管N1的导通阻抗，Ron_P2为第四场效应管P2，Rd_N1为第二场效应管N1的导通阻抗。

其掉电过程中的复位电压V2的表达式可以表述为：

V2＝VS_L*[1+(Ron_N2/Ron_P2)] (2)

其中，VS_L为下降沿阈值电压。Ron_N2为第三场效应管N2的等效阻抗，Ron_P2为第四场效应管P2的等效阻抗。

在(1)式中，复位电压V1为上电的时候复位释放的电压(上电复位释放电压)，当电源VCC的电压小于复位电压V1时，上电复位电路给出低电平的复位信号RST，让芯片复位；当电源VCC的电压大于复位电压V1时，上电复位电路给出高电平的复位信号RST，让芯片可以正常工作。上升沿阈值电压VS_H为施密特触发器S1的上升沿阈值电压。其中等效阻抗Ron_N2与第三场效应管N2的宽长比W/L成反比。因此在其他参数不变的情况下，第三场效应管N2的宽长比越大，则等效阻抗Ron_N2越小，对应的复位电压V1越小，反之亦然。

在(2)式中，复位电压V2为掉电的时候复位触发的电压(掉电触发电压)，当电源VCC的电压大于复位电压V2时，上电复位电路给出高电平的复位信号RST，让芯片可以正常工作；当电源VCC的电压小于复位电压V2时，上电复位电路给出低电平的复位信号RST，让芯片复位。下降沿阈值电压VS_L为施密特触发器S1的下降沿阈值电压，并且有下降沿阈值电压VS_L小于上升沿阈值电压VS_H。上升沿阈值电压VS_H和下降沿阈值电压VS_L之差即为施密特触发器S1的迟滞电压。

请一并参阅附图2至5，图2示出了本实施例所提供的电源VCC信号的时序示意图。图3示出了电路结点VA的时序示意图。图4示出了电路结点VB的时序示意图。图5示出了复位信号RST的时序示意图。

根据附图2至5的时序图的同一时刻的组合，在电源VCC的上电过程中，当电源VCC的电压未达到第一阈值电压VTH1之前，第一场效应管P1不能正常导通，内部结点VB在第一场效应管P1的漏电的作用下随着电源VCC的电压缓慢上升；当电源VCC的电压达到第一阈值电压VTH1时，MOS管第一场效应管P1导通，内部结点VB在第一场效应管P1的饱和电流作用下迅速上升；当电源VCC的电压超过第一阈值电压VTH1而未达到第二阈值电压VTH2时，第三场效应管N2和第四场效应管P2均不充分的导通，内部结点VA的电压在第三场效应管N2的漏电流作用下缓慢上升，当电源VCC的电压达到第二阈值电压VTH2时，MOS管第三场效应管N2和第四场效应管P2均可以正常导通，内部结点VA在第三场效应管N2输出的饱和电流作用下迅速上升，并使第一场效应管P1和第二场效应管N1关断，从而进一步加快结点VA电压上升的速度，当电源VCC的电压超过上电复位释放电压V1时，本发明的上电复位电路输出复位信号RST由低电平翻转为高电平，让芯片开始正常工作。

同理，根据本发明提供的电路设计方案，在电源VCC的掉电过程中，当电源VCC的电压低于掉电触发电压V2时，本发明的上电复位电路输出复位信号RST由高电平翻转为低电平，让芯片进入复位状态。

本发明的上电复位电路的对应阈值电压跟元件的制造工艺相关，因此电压偏差范围相对较大。在本发明当中，为了更加完善上述上电复位的功能，还提供以下电子装置作为更优的方案。

请参见附图6，附图6为本发明一实施例所提供的电子装置的结构示意图。

所述电子装置包括上述的上电复位电路之外，电子装置还包括复位参考电路及与门，其中，所述上电复位电路用于输出第一复位信号RST1，所述复位参考电路包括基准电路及比较器。所述基准电路用于提供参考电压VREF。所述比较器的正向输入端与所述电源VCC电连接，所述比较器的负向输入端与所述基准电路电连接，以将所述电源VCC电压和所述参考电压比较后输出第二复位信号RST2。所述上电复位电路及复位参考电路的输出端分别与所述与门的第一输入端、第二输入端电连接。根据第一复位信号RST1以及第二复位信号RST2输出的高低电平的组合，再通过所述与门输出高精度复位电压的复位信号RST3。

本发明提供的电子装置，上电复位电路可以跟基准单路、比较器的复位电路组合成一个高可靠性、高精度的系统级上电复位电路方案，在保持可靠的复位功能的同时，同时也兼顾了高精度复位电压性能。本发明的上电复位电路特别适合于先进制程下的集成电路，例如在40nm以下的制程中，芯片的工作电压可低至1.2V至0.9V，并且同一个芯片上存在多个不同的电压域，每个电压域都需要独立的上电复位电路来确保芯片能够正常工作。本发明的上电复位电路同时具备独立工作和低功耗两大特征，因此非常适合这样的工作场景。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (9)

1.一种上电复位电路，所述上电复位电路电连接电源，以获取所述电源的电压，并转换输出复位信号，以对芯片进行复位，其特征在于，所述上电复位电路包括第一电阻、第二电阻、第三电阻，还包括：

第一场效应管，所述第一场效应管的源极电连接所述电源，以获取所述电源的电压，所述第一场效应管的漏极电连接所述第一电阻的第一端，所述第一电阻第二端电连接地，第二场效应管的漏极电连接所述第一场效应管的栅极；

第二场效应管，所述第二场效应管的源极电连接所述地，所述第二场效应管的栅极电连接所述第一电阻的第一端，所述第二场效应管的漏极电连接施密特触发器的输入端；

第三场效应管和第四场效应管，所述第三场效应管的源极电连接所述施密特触发器的输入端，所述第三场效应管的栅极电连接所述电源，所述第四场效应管的源极电连接所述施密特触发器的输入端，所述第四场效应管的栅极电连接所述地；及

施密特触发器，所述施密特触发器的输入端与所述第三场效应管和所述第四场效应管的串联连接点电连接，以转换输出所述复位信号；

其中：

所述第二电阻：第一端电连接所述第三场效应管的漏极，第二端接所述电源；

所述第三电阻：第一端电连接所述第四场效应管的漏极，第二端接所述地。

2.如权利要求1所述的上电复位电路，其特征在于，所述第一场效应管和所述第四场效应管为p沟道的场效应管。

3.如权利要求2所述的上电复位电路，其特征在于，所述第二场效应管和所述第三场效应管为N沟道的场效应管。

4.如权利要求1所述的上电复位电路，其特征在于，所述第一场效应管、所述第二场效应管和所述第四场效应管皆为倒比管，以降低工作时的消耗电流；所述第三场效应管为正比管，以准确预设所述复位信号的复位电压值。

5.如权利要求1所述的上电复位电路，其特征在于，所述上电复位电路还包括电容，所述电容电连接于所述施密特触发器的输入端和所述地之间，用于实现稳压的功能。

6.如权利要求1所述的上电复位电路，其特征在于，在所述电源的上电过程中，当所述电源的电压小于上电复位释放电压时，所述上电复位电路输出低电平的所述复位信号，使芯片复位；当所述电源的电压大于所述上电复位释放电压时，所述上电复位电路输出高电平的复位信号，使芯片正常工作。

7.如权利要求1所述的上电复位电路，其特征在于，在所述电源的掉电过程中，当所述电源的电压大于掉电触发电压时，所述上电复位电路给出高电平的所述复位信号，使芯片正常工作；当所述电源的电压小于所述掉电触发电压时，所述上电复位电路给出低电平的所述复位信号，使芯片复位。

8.一种电子装置，其特征在于，所述电子装置包括如权利要求1～7任意一项所述的上电复位电路，复位参考电路及与门，其中，所述上电复位电路用于输出第一复位信号，所述上电复位电路及复位参考电路的输出端分别与所述与门的第一输入端、第二输入端电连接，通过所述与门输出高精度复位电压。

9.如权利要求8所述的电子装置，其特征在于，所述复位参考电路包括：

基准电路，所述基准电路用于提供参考电压；及

比较器，所述比较器的正向输入端与所述电源电连接，所述比较器的负向输入端与所述基准电路电连接，以将所述电源电压和所述参考电压比较后输出第二复位信号。

Images