JP2002271185A

JP2002271185A - パワーオンリセット回路

Info

Publication number: JP2002271185A
Application number: JP2001066555A
Authority: JP
Inventors: Akio Tamura; 明男田村; Kazuyuki Tanaka; 和幸田中; Katsunori Yoshinaka; 勝則吉中
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 2001-03-09
Filing date: 2001-03-09
Publication date: 2002-09-20

Abstract

(57)【要約】【課題】半導体回路にて、複数の動作電源電圧での正
常動作を可能とするパワーオンリセット回路を提供する
こと。【解決手段】本発明に係るパワーオンリセット回路１
０は、電圧電源２０に接続され、電圧を制御する動作電
圧制御回路１２と、ソースが電圧電源２０に、ゲートが
動作電圧制御回路１２に、それぞれ接続されたＰ型ＭＯ
ＳトランジスタＰ２と、ソースが電圧電源２０に、ドレ
インがＰ型ＭＯＳトランジスタＰ２のドレインに、それ
ぞれ接続されたＰ型ＭＯＳトランジスタＰ３と、一方が
Ｐ型ＭＯＳトランジスタＰ２，Ｐ３のドレインに、他方
が接地電源２２に、それぞれ接続された容量Ｃ１と、容
量Ｃ１の一方が入力段に、Ｐ型ＭＯＳ型トランジスタＰ
３のゲートが出力段に、それぞれ接続され、パワーオン
リセット信号を出力するインバータ回路１６とを有す
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電源投入時の回路
を初期値に設定するための信号を出力する回路におい
て、複数の動作電圧切換えが可能な回路の電圧変動によ
る誤動作を防止するのに好適なパワーオンリセット回路
に関する。

【０００２】

【従来の技術】リセット付きラッチ回路等の揮発性デー
タを記憶する回路では、最初の電源投入時の回路を初期
値に設定する必要がある。電源投入時に発信するパワー
オンリセット信号を制御し、回路動作を安定させること
を目的としたものとして、特開平０９−２７０６８６号
公報（以下、引用例１）がある。以下に、図３を用い
て、この従来のパワーオンリセット回路を説明する。

【０００３】パワーオンリセット回路１００は、充電回
路１０２、ＣＭＯＳインバータ１０４、スイッチ１０
６、動作電圧設定回路１０８、放電回路１１０およびク
ランプ回路１１２を有して構成される。充電回路１０２
は、抵抗Ｒ１１および容量Ｃ１１を有する。ＣＭＯＳイ
ンバータ１０４は、Ｐ型ＭＯＳトランジスタＰ１１およ
びＮ型ＭＯＳトランジスタＮ１１を有する。スイッチ１
０６はＰ型ＭＯＳトランジスタＰ１２を有する。動作電
圧設定回路１０８は、Ｐ型ＭＯＳトランジスタＰ１３を
有する。クランプ回路１１２は、Ｎ型ＭＯＳトランジス
タＮ１２，Ｎ１３を有する。

【０００４】クランプ回路１１２は、電源電圧に基づい
て生成した電圧をスイッチ１０６に印加し、また、動作
電圧設定回路１０８は、スイッチ１０６に印加される電
圧を制御する。放電回路１１０は、電源遮断後の放電を
行う。ＣＭＯＳインバータ１０４は、充電回路１０２か
らの入力された信号をパワーオンリセット信号として、
出力する。

【０００５】パワーオンリセット回路１００において、
電源投入後、回路の動作電圧に達すると、スイッチ１０
６のＰ型ＭＯＳトランジスタＰ１２がオンし、充電回路
１０２の容量Ｃ１１が充電される。この時、ＣＭＯＳイ
ンバータ１０４からは、ハイ（Ｈ）レベルを出力し、パ
ワーオンリセット信号が開始される。この後、ノードＢ
１における電圧が、ＣＭＯＳインバータ１０４の閾値電
圧Ｖｔｈを超えると、このＣＭＯＳインバータ１０４か
ら、ロウ（Ｌ）レベルの電圧、つまり、パワーオンリセ
ット信号が解除される。

【０００６】また、パワーオンリセット回路１００にお
いて、電源電圧ＶＣＣが瞬断した場合について説明す
る。電源電圧ＶＣＣが遮断されると、放電回路１１０の
Ｐ型ＭＯＳトランジスタＰ１４がオンし、容量Ｃ１１に
充電された電荷が放電される。この後、再度、電源電圧
ＶＣＣが供給されれば、上述の電源投入後の状態と同じ
になり、パワーオンリセット信号を発信可能となる。

【０００７】

【発明が解決しようとする課題】上述のパワーオンリセ
ット回路１００は、一定の電源電圧ＶＣＣが供給されて
いる場合において特に有効である。しかしながら、複数
の電圧動作モード、例えば、通常動作時（電源電圧ＶＣ
Ｃ）と、待機動作時（電源電圧ＶＰＰ）との２動作モー
ド（電源電圧ＶＣＣ＞電源電圧ＶＰＰ）を有し、その電
源電圧を変更し、消費電力を低減すること等を目的とし
た半導体装置において、スイッチ等で切換えて電源電圧
を変更する場合、電源電圧が変動することに起因して、
誤動作を起こすことがあった。

【０００８】この誤動作について、上述の図３を用いて
説明する。パワーオンリセット回路１００において、通
常動作時（電源電圧ＶＣＣ）にてパワーオンリセット信
号の出力が解除、つまりＣＭＯＳインバータ１０４が
「Ｌ」レベルを出力した後の所定時間後に、待機動作モ
ード（電源電圧ＶＰＰ）に切り換わったとする。この切
り換わり時点において、放電回路１１０のＰ型ＭＯＳト
ランジスタＰ１４がオンし、ＣＭＯＳインバータ１０４
のノードＢ１において、電源電圧ＶＰＰにまで放電され
る。

【０００９】その後、さらに、通常動作モード（電源電
圧ＶＣＣ）に切り換わった場合において、電源電圧ＶＣ
Ｃに立ち上がるまでの時間に対して、ＣＭＯＳインバー
タ１０４のノードＢ１における電圧の立ち上がりは、容
量Ｃ１１に起因する時定数ＣＲにより遅れることにな
る。ＣＭＯＳインバータ１０４のノードＢ１に印加され
る電圧が、閾値電圧Ｖｔｈに達していると、ＣＭＯＳイ
ンバータ１０４の出力は「Ｈ」レベルとなるため、パワ
ーオンリセット信号を出力してしまうことになる。

【００１０】本発明の目的は、上述の課題を解決するた
めに、半導体回路にて、複数の動作電源電圧での正常動
作を可能とするパワーオンリセット回路を提供すること
にある。

【００１１】

【課題を解決するための手段】（１）上記目的を達成す
るために、本発明に係るパワーオンリセット回路では、
電源投入時にパワーオンリセット信号により、回路の初
期設定を行うパワーオンリセット回路において、電位供
給電源に接続され、電圧を制御する動作電圧制御手段
と、ソースが前記電位供給電源に、ゲートが前記動作電
圧制御手段に、それぞれ接続された第１のＰ型ＭＯＳト
ランジスタと、ソースが前記電位供給電源に、ドレイン
が前記第１のＰ型ＭＯＳトランジスタのドレインに、そ
れぞれ接続された第２のＰ型ＭＯＳトランジスタと、一
方が前記第１，２のＰ型ＭＯＳトランジスタのドレイン
に、他方が接地電位電源に、それぞれ接続された容量
と、前記容量の該一方が入力段に、前記第２のＰ型ＭＯ
Ｓ型トランジスタのゲートが出力段に、それぞれ接続さ
れ、前記パワーオンリセット信号を出力するインバータ
手段とを有することを特徴とする。このようにすれば、
電源電圧の投入時の電圧レベルに係わる電圧立ち上がり
の緩急に影響されず、かつ、複数の電源電圧が設定され
た半導体装置における、パワーオンリセット信号に係わ
る誤動作を防止することができる。

【００１２】（２）また、本発明に係るパワーオンリセ
ット回路では、前記動作電圧制御手段により、前記第１
のＰ型ＭＯＳトランジスタのゲート電圧を調整すること
でインピーダンス変更可能であることを特徴とする。こ
のようにすれば、第１のＰ型ＭＯＳトランジスタのゲー
トにかかる電圧を変化させ、容量の充放電を適当に設定
することができるようになる。

【００１３】

【発明の実施の形態】以下に、本発明の実施形態を、図
面を用いて詳細に説明する。図１は、本発明に係るパワ
ーオンリセット回路１０の構成例を示す回路図である。
図２（１）〜（４）は、図１に示すパワーオンリセット
回路１０の動作を説明するためのタイミングチャートで
ある。

【００１４】このパワーオンリセット回路１０は、動作
電圧制御回路１２、充電回路１４およびインバータ回路
１６を有して構成されている。

【００１５】動作電圧制御回路１２は、電源電圧ＶＣＣ
を供給する電源配線２０に接続され、充電回路１４内の
Ｐ型ＭＯＳトランジスタＰ２のゲートに印加される電圧
を制御する機能を有する。本実施形態において、動作電
圧制御回路１２は、直列に接続された、Ｐ型ＭＯＳトラ
ンジスタＰ１と、デプレッション型のＮ型ＭＯＳトラン
ジスタＮＤ１とを有している。動作電圧制御回路１２に
おいて、Ｐ型ＭＯＳトランジスタＰ１は、そのソースが
配線２０に、そのドレインがゲートに、それぞれ接続さ
れている。また、Ｎ型ＭＯＳトランジスタＮＤ１は、そ
のドレインがＰ型ＭＯＳトランジスタＰ１のドレイン
に、Ｎ型ＭＯＳトランジスタＮＤ１のソースがゲートお
よび接地配線２２に、それぞれ接続されている。

【００１６】充電回路１４は、Ｐ型ＭＯＳトランジスタ
Ｐ２，Ｐ３、および容量Ｃ１を有している。この充電回
路１４は、インバータ回路１６に供給する電圧を蓄積す
る機能を有する。Ｐ型ＭＯＳトランジスタＰ２は、その
ソースが電源配線２０に、ゲートがＰ型ＭＯＳトランジ
スタＰ１のゲートに、ドレインが容量Ｃ１に、それぞれ
接続されている。また、Ｐ型ＭＯＳトランジスタＰ３
は、そのソースが電源配線２０に、ゲートがインバータ
回路１６の出力段に、ドレインが容量Ｃ１に、それぞれ
接続されている。容量Ｃ１の一方はノードＡ２に、他方
は接地配線２２に、それぞれ接続されている。

【００１７】インバータ回路１６は、その入力段がノー
ドＡ２に、出力段がＰ型ＭＯＳトランジスタＰ３のゲー
トに、それぞれ接続されている。インバータ回路１６
は、この出力段からパワーオンリセット信号を出力す
る。

【００１８】以下に、本発明に係るパワーオンリセット
回路１０の動作を、図２（１）〜（４）のタイミングチ
ャートを用いて、図中に示された期間〜に分けて説
明する。ここで、図２（１）は、電源配線２０に供給さ
れる電源電圧のタイミングチャートである。図２（２）
は、ノードＡ１における、電圧変化を示すタイミングチ
ャートである。図２（３）は、ノードＡ２における、電
圧変化を示すタイミングチャートである。図２（４）
は、インバータ回路１６の出力段における、電圧変化を
示すタイミングチャートである。また、ここでは、通常
動作モード（電源電圧ＶＣＣ１、ＶＣＣ２）、および待
機動作モード（電源電圧ＶＰＰ）の３つの動作モード
（電源電圧ＶＣＣ１＞電源電圧ＶＣＣ２＞電源電圧ＶＰ
Ｐ）が設定された、半導体装置を例に挙げて、そのパワ
ーオンリセット回路の信号発信動作を示すこととする。

【００１９】初めに、期間における動作を説明する。
電源が投入された後、通常動作モード（電源電圧ＶＣＣ
２）で立ち上がった直後の期間において、電源配線２
０を介して、Ｐ型ＭＯＳトランジスタＰ１の閾値電圧を
超える電圧が供給されるとＰ型ＭＯＳトランジスタＰ１
のノードＡ１において、電源電圧ＶＣＣ２の値に対して
一定の差を持った電圧が供給される。充電回路１４のＰ
型ＭＯＳトランジスタＰ２は、このノードＡ１に印加さ
れる電圧により一定のインピーダンスに制御され、容量
Ｃ１に充電電圧を供給する。このとき、ノードＡ２にお
ける電圧レベルは「Ｌ」レベルであり、インバータ回路
１６からは「Ｈ」レベルの電圧が出力される。つまり、
インバータ回路１６から、パワーオンリセット信号が出
力される。

【００２０】次に、期間における動作を説明する。期
間後のノードＡ２における電圧レベルが、インバータ
回路１６の閾値電圧を超えた（＝「Ｈ」レベルになっ
た）時点ｔ１において、インバータ回路１６は、「Ｌ」
レベルの電圧を出力する。つまり、パワーオンリセット
信号の出力が解除されることとなる。

【００２１】次に、期間における動作を説明する。期
間後の時点ｔ２の待機動作モードに切り換わっている
場合において、電源配線２０を介して、パワーオンリセ
ット回路１０に、電源電圧ＶＰＰが供給されている。こ
の時点ｔ２では、インバータ回路１６は出力電圧が
「Ｌ」レベルであり、また、配線３０によって、Ｐ型Ｍ
ＯＳトランジスタＰ３のゲートには「Ｌ」レベルの電圧
が印加されている。したがって、Ｐ型ＭＯＳトランジス
タＰ３は同時点ｔ２では、オン状態になり、充電回路１
４のインピーダンスは低くなり、時定数ＣＲが小さくな
る。これにより、図２（１）、（３）に示すように、電
源電圧ＶＣＣの電圧変動Ｖ１と、充電回路１４のノード
Ａ２における電圧変動Ｖ２とが同程度にまでになり、イ
ンバータ回路１６の入力電圧は閾値電圧Ｖｔｈを下回る
ことなく、「Ｌ」レベルの出力電圧を維持することがで
きるようになる。

【００２２】次に、期間における動作を説明する。期
間後の時点ｔ３において、通常動作モード（電源電圧
ＶＣＣ１）時に電圧が瞬断され、パワーオンリセット信
号を発信したい場合、充電回路のノードＡ２における電
荷は、Ｐ型ＭＯＳトランジスタＰ３により、時点ｔ３に
おいて、接地配線２２に向けて、既に充分に放電されて
いる。このため、再び、電源電圧ＶＣＣ１が、電源配線
２０を介して、パワーオンリセット回路１０に供給され
る際には、誤動作を行うことなく、上述の期間の電
源投入時と同様の動作を行うこととなる。

【００２３】このように、本発明のパワーオンリセット
回路によれば、電源電圧の投入時の電圧レベルに係わる
電圧立ち上がりの緩急に影響されず、かつ、複数の電源
電圧が設定された半導体装置における、パワーオンリセ
ット信号に係わる誤動作を防止することができる。

【００２４】なお、本実施形態では、電源として電圧Ｖ
ＣＣ１、ＶＣＣ２、ＶＰＰの３つの電源電圧モードを有
する半導体装置を例として、その動作を説明したが、２
つ以上の複数の電源電圧モードを有する装置のいずれに
適用しても、同様の効果を奏することができる。

【００２５】また、上述の実施形態において、Ｐ型ＭＯ
ＳトランジスタＰ２のゲートにかかる電圧により、その
インピーダンスを変更することで、ノードＡ２にかかる
電圧を変化させることができるようになる。これにより
容量Ｃ１の充電を適当に設定することができるようにな
る。

【００２６】また、本発明は、図１、２を用いて説明し
た例に限定されるものではなく、その要旨を逸脱しない
範囲において種々の変更が可能である。例えば、動作電
圧制御回路１２は、上述のような構成例に限定されるも
のではなく、充電回路１４のＰ型ＭＯＳトランジスタＰ
２のゲートにかかる電圧を制御できる構成であればよ
い。

【００２７】また、本発明に係るパワーオンリセット回
路は、モジュールとして、あるいはそのモジュールを有
する半導体装置等として、様々な形態で電子機器に用い
ることができる。

【００２８】

【発明の効果】本発明のパワーオンリセット回路によれ
ば、電源電圧の投入時の電圧レベルに係わる電圧立ち上
がりの緩急に影響されず、かつ、複数の電源電圧が設定
された半導体装置における、パワーオンリセット信号に
係わる誤動作を防止することができる。

【図面の簡単な説明】

【図１】本発明に係るパワーオンリセット回路の構成例
を示すブロック図である。

【図２】図１のパワーオンリセット回路の動作を説明す
るためのタイミングチャートである。

【図３】従来のパワーオンリセット回路を説明するため
の図である。

【符号の説明】

１０，１００：パワーオンリセット回路１２：動作電圧制御回路１４：充電回路１６：インバータ回路２０：電源配線２２：接地配線３０：配線１０２：充電回路１０４：ＣＭＯＮインバータ１０６：スイッチ１０８：動作電圧設定回路１１０：放電回路１１２：クランプ回路Ｐ１，Ｐ２，Ｐ３，Ｐ１１，Ｐ１２，Ｐ１３，Ｐ１４：
Ｐ型ＭＯトランジスタＮ１１，Ｎ１２，Ｎ１３：Ｎ型ＭＯＳトランジスタＮＤ１：ディプレッション型Ｎ型ＭＯＳトランジスタＣ１，Ｃ１１：容量Ａ１，Ａ２，Ｂ１，Ｂ２：ノード

───────────────────────────────────────────────────── フロントページの続き (72)発明者吉中勝則東京都大田区中馬込１丁目３番６号株式会社リコー内Ｆターム(参考） 5J032 AA05 AB02 AC14 5J055 AX57 BX41 CX27 DX13 DX14 EX07 EY10 EY21 FX05 FX12 FX27 FX35 GX01

Claims

【特許請求の範囲】

【請求項１】電源投入時にパワーオンリセット信号に
より、回路の初期設定を行うパワーオンリセット回路に
おいて、電位供給電源に接続され、電圧を制御する動作電圧制御
手段と、ソースが前記電位供給電源に、ゲートが前記動作電圧制
御手段に、それぞれ接続された第１のＰ型ＭＯＳトラン
ジスタと、ソースが前記電位供給電源に、ドレインが前記第１のＰ
型ＭＯＳトランジスタのドレインに、それぞれ接続され
た第２のＰ型ＭＯＳトランジスタと、一方が前記第１，２のＰ型ＭＯＳトランジスタのドレイ
ンに、他方が接地電位電源に、それぞれ接続された容量
と、前記容量の該一方が入力段に、前記第２のＰ型ＭＯＳ型
トランジスタのゲートが出力段に、それぞれ接続され、
前記パワーオンリセット信号を出力するインバータ手段
とを有することを特徴とするパワーオンリセット回路。
【請求項２】請求項１に記載のパワーオンリセット回
路において、前記動作電圧制御手段により、前記第１のＰ型ＭＯＳト
ランジスタのゲート電圧を調整することでインピーダン
ス変更可能であることを特徴とするパワーオンリセット
回路。