CN115118261B - 上电复位电路 - Google Patents

上电复位电路 Download PDF

Info

Publication number
CN115118261B
CN115118261B CN202210853614.9A CN202210853614A CN115118261B CN 115118261 B CN115118261 B CN 115118261B CN 202210853614 A CN202210853614 A CN 202210853614A CN 115118261 B CN115118261 B CN 115118261B
Authority
CN
China
Prior art keywords
mos tube
electrically connected
inverter
power
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210853614.9A
Other languages
English (en)
Other versions
CN115118261A (zh
Inventor
张学军
杨书山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Zesheng Technology Co ltd
Original Assignee
Beijing Zesheng Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Zesheng Technology Co ltd filed Critical Beijing Zesheng Technology Co ltd
Priority to CN202210853614.9A priority Critical patent/CN115118261B/zh
Publication of CN115118261A publication Critical patent/CN115118261A/zh
Application granted granted Critical
Publication of CN115118261B publication Critical patent/CN115118261B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/28—Modifications for introducing a time delay before switching
    • H03K17/284—Modifications for introducing a time delay before switching in field effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor

Landscapes

  • Electronic Switches (AREA)
  • Logic Circuits (AREA)

Abstract

本申请提供了一种上电复位电路，应用于集成电路领域，包括：延时模块和第一反相器。延时模块的第一端和第一反相器的第一端分别与电源电连接；延时模块的第二端和第一反相器的第二端接地；延时模块的第三端与第一反相器的第三端电连接；第一反相器的第四端与数字电路电连接；延时模块在电源传输的电信号由低电平变化为高电平时，生成控制充电时长的电流，并利用电流进行充电，并在充电完成时将生成的输出电信号传输至第一反相器。第一反相器在输出电信号的电压达到预设反向电压阈值时，将输出电信号进行反相，得到上电复位信号并传输至数字电路，能够对电源传输的电信号进行分压生成区别于传统POR电路消耗μA级电流的nA级电流，降低功耗。

Description

上电复位电路
技术领域
本发明涉及集成电路技术领域，尤其涉及一种上电复位电路。
背景技术
在集成电路设计领域中，各种集成电路都可以包括上电复位(Power On Reset，POR)电路。POR电路通常是用于给集成电路中的数字电路发送复位信号，以使数字电路复位启动并初始化至设计者所期望的初始状态。
传统的上电复位电路为了消除上电初始时的不稳定态，通常是采用接入低通滤波电路实现信号的延迟。并利用比较器对接入的带隙基准(Bandgap)电压与电源电压的电阻分压信号进行比较，当电阻分压信号大于该带隙基准电压时，产生复位信号。
然而，现有技术的POR电路在运行过程中存在功耗高的问题。
发明内容
为克服现有技术中存在的技术问题，提供一种能够在POR电路运行过程中降低功耗的上电复位电路。
本申请提供一种上电复位电路，包括：延时模块和第一反相器；延时模块的第一端和第一反相器的第一端分别用于与电源电连接；延时模块的第二端和第一反相器的第二端接地；延时模块的第三端与第一反相器的第三端电连接；第一反相器的第四端用于与数字电路电连接；
延时模块，用于在电源传输的电信号由低电平变化为高电平时，生成用于控制充电时长的电流，并利用电流进行充电，并在充电完成时将生成的输出电信号传输至第一反相器；
第一反相器，用于在输出电信号的电压达到预设反向电压阈值时，将输出电信号进行反相，得到上电复位信号并传输至数字电路。
在其中一个实施例中，延时模块包括电流生成单元和延时单元；电流生成单元的第一端电源电连接，电流生成单元的第二端接地，电流生成单元的第三端与延时单元一端电连接；延时单元的另一端接地；
电流生成单元，用于在电源传输的电信号由低电平变化为高电平时，生成控制充电时长的电流，并将电流传输至延时单元；
延时单元，用于利用电流进行充电；
电流生成单元，还用于在延时单元充电完成时，将生成的输出电信号传输至第一反相器。
在其中一个实施例中，电流生成单元包括第一MOS管、第二MOS管和第三MOS管；
第一MOS管的第一端和第三MOS管的第一端分别与电源电连接；第一MOS管的第三端与第三MOS管的第二端电连接；第一MOS管的第二端与第二MOS管的第一端电连接，第二MOS管的第二端接地；第三MOS管的第三端与延时单元的一端电连接；其中，第二MOS管为倒比例管。
在其中一个实施例中，第一MOS管、第二MOS管和第三MOS管均为PMOS管；第一MOS管的源级和第三MOS管的源级分别与电源电连接；第一MOS管的漏极与第二MOS管的源级电连接，第二MOS管的漏极接地；第一MOS管的漏极和第三MOS管的栅极分别与第一MOS管的栅极电连接；延时单元一端和第一反相器的第三端分别与第三MOS管的漏极电连接。
在其中一个实施例中，延时单元包括第四MOS管；第四MOS管为NMOS管；电流生成单元的第三端和第一反相器的第三端分别与第四MOS管的栅极电连接；第四MOS管的源级和漏极均接地。
在其中一个实施例中，第一反相器包括第五MOS管和第六MOS管；
第五MOS管为PMOS管；第六MOS管为NMOS管；第五MOS管的源级与电源电连接，第五MOS管的漏极与第六MOS管的漏极电连接，第六MOS管的源级接地；第五MOS管和第六MOS管的第一公共端和延时模块的第三端电连接。
在其中一个实施例中，上电复位电路还包括：泄电模块；
泄电模块的第一端与电源电连接；泄电模块的第二端接地；泄电模块的第三端与延时模块电连接；
泄电模块，用于在电源提供的电信号由高电平转向低电平时导通；
延时模块，用于在泄电模块导通时泄放存储的电荷。
在其中一个实施例中，泄电模块包括第七MOS管和第八MOS管；
第七MOS管和第八MOS管均为PMOS管；第七MOS管的源级与电源电连接，第七MOS管的栅极和漏极均与第八MOS管的栅极电连接；第八MOS管的漏极接地，第八MOS管的源级与延时模块电连接。
在其中一个实施例中，上电复位电路还包括：噪声去除模块；
噪声去除模块的第一端用于与电源电连接；噪声去除模块的第二端接地；噪声去除模块的第三端与第一反相器的第四端电连接；噪声去除模块的第四端与数字电路电连接；
噪声去除模块，用于将上电复位信号的噪声去除，并将去除噪声后的上电复位信号传输至数字电路。
在其中一个实施例中，噪声去除模块包括：施密特触发器、第二反相器和第三反相器；施密特触发器的输入端与第一反相器的第四端电连接，施密特触发器与第二反相器的输入端电连接；第三反相器的输入端和数字电路的输入端分别与第二反相器的输出端电连接；第三反相器的输出端与数字电路的输入端电连接。
由以上的技术方案可知，本申请提供了一种上电复位电路，包括延时模块和第一反相器。延时模块的第一端和第一反相器的第一端分别用于与电源电连接，延时模块的第二端和第一反相器的第二端接地，延时模块的第三端与第一反相器的第三端电连接，第一反相器的第四端用于与数字电路电连接。当电源传输的电信号由低电平变化为高电平时，通过延时模块生成控制充电时长的电流，并利用电流进行充电以达到信号延时的效果。在延时模块充电完成时将生成的输出电信号传输至第一反相器，进而第一反相器在输出电信号的电压达到预设反向电压阈值时，将输出电信号进行反相，得到上电复位信号并传输至数字电路。该上电复位电路的延时模块能够生成需要消耗功耗较小电流，同时，第一反相器相较于传统POR电路无需外接带隙基准电路，利用自身的反相阈值则可以生成上电复位信号，消耗的功耗较低。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本发明的实施例，并与说明书一起用于解释本发明的原理。
图1为传统上电复位电路的结构示意图；
图2为本申请的第一实施例中上电复位电路的结构示意图；
图3为本申请的第二实施例中上电复位电路的结构示意图；
图4为本申请的第三实施例中上电复位电路的结构示意图；
图5为本申请的第四实施例中上电复位电路的结构示意图；
图6为本申请的第五实施例中上电复位电路的结构示意图；
图7为本申请的第六实施例中上电复位电路的结构示意图；
图8为本申请的第七实施例中上电复位电路的结构示意图；
图9为本申请的第八实施例中上电复位电路的结构示意图；
图10为本申请的第九实施例中上电复位电路的结构示意图；
图11为本申请的第十实施例中上电复位电路的结构示意图。
附图标记：
10-上电复位电路；100-延时模块；110-电流生成单元；
111-第一MOS管；112-第二MOS管；113-第三MOS管；
120-延时单元；114-第四MOS管；200-第一反相器；121-第五MOS管；
122-第六MOS管；300-电源；400-数字电路；500-泄电模块；
510-第七MOS管；520-第八MOS管；600-噪声去除模块；
610-施密特触发器；620-第二反相器；630-第三反相器。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
本申请中为部件所编序号本身，例如“第一”、“第二”等，仅用于区分所描述的对象，不具有任何顺序或技术含义。而本申请所说“连接”、“联接”，如无特别说明，均包括直接和间接连接(联接)。在本申请的描述中，需要理解的是，术语“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
在本申请中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。
在集成电路设计领域中，各种集成电路都可以包括上电复位(Power On Reset，POR)电路。通常情况下，当集成电路被上电时，在电源电压还未达到稳定的预期状态时，许多数字电路中的电子元器件以及电路节点的电压和逻辑状态是不稳定的。为了使集成电路系统在每次上电后都能从设计者所期望的状态开始操作，需要利用上电复位电路在电源上电时产生复位信号，强制IC系统处在设计者所期望的初始状态，从而消除上电初始时的不稳定态。一种常用的方法是采用由电容电阻构成的低通滤波电路(RC电路)产生延迟，即集成电路的电源上电后，延迟一段时间后，给于数字电路POR信号。数字电路根据收到的POR信号，给出确定的输出状态。
传统的上电复位电路是采用对电源VDD信号进行分压后，通过一个比较器对分压后的电阻分压信号与恒定电信号进行比较，其中，恒定电信号由Bandgap(带隙)电压基准电路产生。如果电阻分压信号小于等于恒定电信号，则不产生POR信号；当VDD的电阻分压信号大于恒定电信号时，则给出POR信号。显然，传统上电复位信号的产生需要一个比较器和一个Bandgap(带隙)电压基准电路，增加了电路的复杂度，且，消耗的固定电流通常在微安级，不适合低功耗的应用场景，如图1所示，电阻R3与电容C1组成RC电路，对V1的电压变化进行延迟，产生延迟后的电压信号V2，最后V2与Vbg进行比较，得到POR信号。
基于此，本申请实施例提供了一种上电复位电路，该上电复位电路包括延时模块和第一反相器，延时模块的第一端和第一反相器的第一端分别用于与电源电连接，延时模块的第二端和第一反相器的第二端接地，延时模块的第三端与第一反相器的第三端电连接，第一反相器的第四端用于与数字电路电连接。当电源传输的电信号由低电平变化为高电平时，通过延时模块生成控制充电时长的电流，并利用电流进行充电以达到信号延时的效果。在延时模块充电完成时将生成的输出电信号传输至第一反相器，进而第一反相器在输出电信号的电压达到预设反向电压阈值时，将输出电信号进行反相，得到上电复位信号并传输至数字电路。该上电复位电路的延时模块能够生成需要消耗功耗较小电流，同时，第一反相器相较于传统POR电路无需外接带隙基准电路，利用自身的反相阈值则可以生成上电复位信号，消耗的功耗较低。
为实现上述目的，本申请实施例提供的技术方案如下，具体结合附图对本申请实施例提供的技术方案进行详细的描述。
参见图2，为本申请实施例提供的上电复位电路10，包括延时模块100和第一反相器200，延时模块100的第一端和第一反相器200的第一端分别用于与电源300电连接，延时模块100的第二端和第一反相器200的第二端均接地，延时模块100的第三端与第一反相器200的第三端电连接，第一反相器200的第四端用于与数字电路400电连接。
延时模块100用于在电源300传输的电信号由低电平变化为高电平时，生成用于控制充电时长的电流，并利用电流进行充电，并在充电完成时将生成的输出电信号传输至第一反相器200。
需要说明的是，电源300传输的电信号由低电平变化为高电平时，一般可以包括集成电路在上电的过程中，电源300传输的电信号从0V上升至预设电压的过程。其中，预设电压可以根据实际的使用需求进行设置，在此不加以限制。输出的电信号通过延时模块100将输入的电源300传输的电信号进行分压后，同时跟随电源300传输的电信号同样由低电平变化为高电平。
具体地，延时模块100可以包括电流镜电路与电容。电流镜电路的第一端与电源300电连接，电流镜电路的第二端接地，电流镜电路的第三端与电容的一端电连接，电容的另一端接地；电容的一端和电流镜电路的第三端的公共端与第一反相器200的第三端电连接。
通过给电流镜电路预先设置不同参数，以使该电流镜电路可以用于在电源300传输的电信号由低电平变化为高电平时，产生nA级别的预设电流，并利用产生的预设电流，对电容进行充电，则可以实现对电信号的延时。当电容充满电荷，即在充电完成时将生成的输出电信号传输至第一反相器200。
可选地，延时模块100中的电容可以是MOS管。电流镜电路的第一端与电源300电连接，电流镜电路的第二端接地，电流镜电路的第三端与MOS管的一端电连接，MOS管的另一端接地；MOS管的一端和电流镜电路的第三端的公共端与第一反相器200的第三端电连接。
通过给电流镜电路预先设置不同参数，以使电流镜电路可以用于在电源300传输的电信号由低电平变化为高电平时，产生nA级别的预设电流，并利用产生的预设电流，对MOS管进行充电，则可以实现对电信号的延时。当MOS管电容充满电荷，即在充电完成时将生成的输出电信号传输至第一反相器200。其中，MOS管可以包括P沟道型MOS管、N沟道型MOS管等，在此不加以限制。
第一反相器200，用于在延时模块100传输至第一反相器200的输出电信号的电压达到预设反向电压阈值时，将输出电信号进行反相，得到上电复位信号并传输至数字电路400。
需要说明的是，在电子线路设计中，经常要用到反相器。反相器是可以将输入信号的相位反转180度的电路。常见的CMOS反相器电路由两个增强型MOS场效应管组成。典型TTL与非门电路由输入级、中间级、输出级组成。集成电路的设计中，上电复位信号一般设计为由高电平变化为低电平的电信号。
具体地，当延时模块100传输至第一反相器200的输出电信号的电压达到预设反向电压阈值后，则可以将输出电信号的相位反转180°，则可以实现将由低电平变化为高电平的输出电信号反相为由高电平变化为低电平的上电复位信号。第一反相器200将生成的上电复位信号传输至数字电路400，以使数字电路400中的控制器可以在接收到上电复位信号时，控制数字电路400实现复位。
在本实施例中，延时模块100在电源300传输的电信号由低电平变化为高电平时，生成用于控制充电时长的电流，并利用电流进行充电，并在充电完成时将生成的输出电信号传输至第一反相器200。第一反相器200在延时模块传输的输出电信号的电压达到预设反向电压阈值时，将延时模块传输的输出电信号进行反相，得到上电复位信号并传输至数字电路400。
这样，本申请实施例的上电复位电路便可利用延时模块100对电源300传输的电信号进行分压，并生成nA级的电流，进而利用该电流进行充电，实现延时的功效，区别于传统POR电路消耗的电流均在μA级，极大程度的缩小了电流的消耗。在延时模块传输的输出电信号实现延时后，延时模块的输出电信号将跟随电源300提供的电信号由低电平变化至高电平。此时，延时模块将输出电信号传输至第一反相器200中，生成反相后的上电复位信号。第一反相器替代了传统POR电路中的带隙基准电压电路和比较器，能够在极大程度上减少功耗，缩小在集成电路中的体积，且成本较低，具备更优的性能。
上述实施例对上电复位电路10进行了说明，由于在上电复位电路10中可以通过延时模块100的改进以实现生成nA级的微小电流，降低了功耗，基于此，现以一个实施例对延时模块100进一步说明。在本申请一个实施例中，参见图3，延时模块100包括电流生成单元110和延时单元120，电流生成单元110的第一端与电源300电连接，电流生成单元110的第二端接地，电流生成单元110的第三端与延时单元120一端电连接，延时单元120的另一端接地。
其中，电流生成单元110用于在电源300传输的电信号由低电平变化为高电平时，生成控制充电时长的电流，并将电流传输至延时单元120。延时单元120用于利用电流生成单元110传输的电流进行充电。
在一些示例中，电流生成单元110还用于在延时单元120充电完成时，将生成的输出电信号传输至第一反相器200。
具体地，电流生成单元110可以为电流镜电路，该电流镜电路中可以包括镜像子单元和分压子单元。镜像子单元的第一端用于与电源300电连接，镜像子单元的第二端与分压子单元连接，分压子单元的第二端接地，镜像子单元的第二端和分压子单元的公共端与延时单元120的一端连接。
其中，分压子单元用于对电源300传输至镜像子单元的电信号进行分压，进而和镜像子单元共同生成控制充电时长的nA级电流并将电流传输至延时单元120。分压子单元可以包括电阻或者倒比例管。
其中，延时单元120利用电流进行充电，电流生成单元110在延时单元120充电完成时，将生成的输出电信号传输至第一反相器200。延时单元120可以包括电容或者MOS管。
在本实施例中，电流生成单元110替换了传统POR电路中的低通滤波电路，使用的器件占据的空间更小，成本更低，且能够生成传统低通滤波电路所不能达到的nA级电流，降低了上电复位电路10在运行过程中的功耗。
在某些实施例中，参照图4，电流生成单元110包括第一MOS管111、第二MOS管112和第三MOS管113。
其中，第一MOS管111的第一端和第三MOS管113的第一端分别与电源300电连接，第一MOS管111的第三端与第三MOS管113的第二端电连接，第一MOS管111的第二端与第二MOS管112的第一端电连接，第二MOS管112的第二端接地，第三MOS管113的第三端与延时单元120的一端电连接，其中，第二MOS管112为倒比例管。
其中，第一MOS管111、第二MOS管112和第三MOS管113可以均为P沟道型MOS管，也可以均为N沟道型MOS管，还可以是第一MOS管111和第三MOS管113为P沟道型MOS管，第二MOS管112为N沟道型MOS管，在此不加以限制。
需要说明的是，第二MOS管112无论为P沟道型MOS管或者N沟道型MOS管，均为倒比例管。倒比例管中的沟道长度L远大于沟道宽度W，可以应用于低功耗的实际场景中，替代传统POR电路中的大电阻，具有体积小，占据空间更小的优势。
在某些示例中，参照图5，第一MOS管111、第二MOS管112和第三MOS管113均为PMOS管。第一MOS管111的源级和第三MOS管113的源级分别与电源300电连接，第一MOS管111的漏极与第二MOS管112的源级电连接，第二MOS管112的漏极接地。第一MOS管111的漏极和第三MOS管113的栅极分别与第一MOS管111的栅极电连接。延时单元120一端和第一反相器200的第三端分别与第三MOS管113的漏极电连接。其中，第一MOS管111和第三MOS管113共同构成电流镜电路，第二MOS管112根据倒比例管的特性，可以将单元传输的电信号进行分压，并且与第一MOS管111和第三MOS管113共同生成nA级的电流信号。
在本实施例中，电流生成模块中的第二MOS管112为倒比例管，根据倒比例管的特性，可以替代传统POR电路中的大电阻，将单元传输的电信号进行分压。第一MOS管111和第三MOS管113构成电流镜，与第二MOS管112共同生成nA级的电流信号，降低了上电复位电路的功耗。同时，由于电流生成模块中的器件均采用MOS管，整体在集成电路中的体积更小，成本更低。
在另外一些示例中，参照图5，延时单元120可包括第四MOS管114，第四MOS管114为NMOS管。电流生成单元110的第三端和第一反相器200的第三端分别与第四MOS管114的栅极电连接，第四MOS管114的源级和漏极均接地。在本实施例中，延时单元采用MOS管，可以在完成延时功能的基础上，减少在集成电路中的体积，成本较低，降低功耗。
上述实施例对延时模块100进行了说明，在延时模块100生成输出电信号后，由于该输出电信号为由低电平变化至高电平的电信号，因此后面需要通过第一反相器200对该输出电信号进行反相，得到上电复位信号，现以一个实施例对第一反相器200进行说明。在其中一个实施例中，参照图6，第一反相器200包括第五MOS管121和第六MOS管122。第五MOS管121为PMOS管，第六MOS管122为NMOS管。
第五MOS管121的源级与电源300电连接，第五MOS管121的漏极与第六MOS管122的漏极电连接，第六MOS管122的源级接地。第五MOS管121和第六MOS管122的第一公共端和延时模块100的第三端电连接。
在本实施例中，反相器可以将延时模块100传输的输出电信号的电平进行反相，进而得到由高电平变化为低电平的上电复位信号，反相器相较于传统POR电路中的比较器，功耗更低，且具有空间较小的优势。
上述实施例对上电复位电路10的延时模块100和第一反相器200均进行了说明。
在另一些实施例中，参照图7，上电复位电路10还包括：泄电模块500。泄电模块500的第一端与电源300电连接，泄电模块500的第二端接地，泄电模块500的第三端与延时模块100电连接。泄电模块500用于在电源300提供的电信号由高电平转向低电平时导通。延时模块100用于在泄电模块500导通时泄放存储的电荷。
具体地，泄电模块500可以包括MOS管和开关构成，或者，由两个MOS管构成。若泄电模块500为MOS管和开关构成，MOS管的一端和电源300电连接，另一端和开关的一端连接，开关的另一端接地，开关的一端和MOS管的另一端的公共端与延时模块100连接。当电源300传输的电信号由高电平变化为低电平时，MOS管道通，且开关导通，则电源300和接地端导通，此时开关的一端和MOS管的另一端的公共端的电压低于延时模块100的电压，则延时模块100进行放电，实现泄电。
在某些实施例中，参见图8，泄电模块500包括第七MOS管510和第八MOS管520；
第七MOS管510和第八MOS管520均为PMOS管；第七MOS管510的源级与电源300电连接，第七MOS管510的栅极和漏极均与第八MOS管520的栅极电连接；第八MOS管520的漏极接地，第八MOS管520的源级与延时模块100电连接。
具体地，当电源300传输的电信号由高电平变化为低电平时，第七MOS管510道通，且第八MOS管520导通，则电源300和接地端导通，此时第八MOS管520的源级的电压低于延时模块100的电压，则延时模块100进行放电，实现泄电。
在本实施例中，上电复位电路10还包括泄电模块500。泄电模块500在电源300提供的电信号由高电平转向低电平时导通，延时模块100在泄电模块500导通时泄放存储的电荷。以便电源300再次上电后，再次对数字电路400进行复位时，延时模块100能够正常稳定的进行充电实现延时。
上述实施例对泄放模块进行了说明，在第一反相器200输出上电复位信号后，该上电复位信号可能存在一些噪声信号，可能会导致误触的情况，为了避免该种情况，可以通过噪声去除模块600实现。在某些实施例中，参照图9，上电复位模块还包括：噪声去除模块600。噪声去除模块600的第一端用于与电源300电连接，噪声去除模块600的第二端接地，噪声去除模块600的第三端与第一反相器200的第四端电连接，噪声去除模块600的第四端与数字电路400电连接。
噪声去除模块600用于将上电复位信号的噪声去除，并将去除噪声后的上电复位信号传输至数字电路400。
具体地，噪声去除模块600可以包括：施密特触发器610和第二反相器620。或者，噪声去除模块600可以包括：施密特触发器610和第二反相器620第三反相器630。当噪声去除模块600包括施密特触发器610和第二反相器620的情况下，由于上电复位信号经过施密特触发器610，会对上电复位信号进行去噪，生成电平相反的去噪电信号，此时，则需要后面再接入一个第二反相器620，以使去噪电信号进行反相，输出由高电平变化为低电平的上电复位信号。
在另一些实施例中，参照图10，噪声去除模块600包括：施密特触发器610、第二反相器620和第三反相器630。施密特触发器610的输入端与第一反相器200的第四端电连接，施密特触发器610与第二反相器620的输入端电连接，第三反相器630的输入端和数字电路400的输入端分别与第二反相器620的输出端电连接，第三反相器630的输出端与数字电路400的输入端电连接。
上电复位信号经过施密特触发器610，会对上电复位信号进行去噪，生成电平相反的去噪电信号，此时，则需要后面再接入一个第二反相器620，以使去噪电信号进行反相，输出由高电平变化为低电平的上电复位信号。若进一步的数字电路400同时也可以接收由低电平转换为高电平的上电复位信号，则需要接入由低电平转换为高电平的上电复位信号，则在第二反相器620后接入第三反相器630进一步对第二反相器620输出的上电复位信号进行反相，生成得到目标上电复位信号。
其中，第二反相器、第三反相器也可以由一个PMOS管和一个NMOS管构成。
在本实施例中，由于上电复位模块还包括噪声去除模块600。噪声去除模块600将上电复位信号的噪声去除，并将去除噪声后的上电复位信号传输至数字电路400，能够实现对第一反相器200输出的上电复位信号进行去噪，防止误触发。
为了便于本领域技术人员的理解，现以一个最落地的完整实施例对上电复位电路10进行说明。在本申请实施例中，如图11所示，上电复位电路10包括：延时模块100、第一反相器200、泄电模块500、噪声去除模块600。延时模块100的第一端和第一反相器200的第一端分别用于与电源300电连接，延时模块100的第二端和第一反相器200的第二端接地，延时模块100的第三端与第一反相器200的第三端电连接。第一反相器200的第四端用于与数字电路400电连接。泄电模块500的第一端与电源300电连接，泄电模块500的第二端接地，泄电模块500的第三端与延时模块100电连接。噪声去除模块600的第一端用于与电源300电连接，噪声去除模块600的第二端接地，噪声去除模块600的第三端与第一反相器200的第四端电连接，噪声去除模块600的第四端与数字电路400电连接。
其中，延时模块100包括电流生成单元110和延时单元120。电流生成单元110包括第一MOS管111、第二MOS管112和第三MOS管113均为PMOS管。第一MOS管111的源级和第三MOS管113的源级分别与电源300电连接，第一MOS管111的漏极与第二MOS管112的源级电连接，第二MOS管112的漏极接地，第一MOS管111的漏极和第三MOS管113的栅极分别与第一MOS管111的栅极电连接。延时单元120一端和第一反相器200的第三端分别与第三MOS管113的漏极电连接。延时单元120包括第四MOS管114，第四MOS管114为NMOS管。电流生成单元110的第三端和第一反相器200的第三端分别与第四MOS管114的栅极电连接，第四MOS管114的源级和漏极均接地。
其中，第一反相器200包括第五MOS管121和第六MOS管122。第五MOS管121为PMOS管，第六MOS管122为NMOS管。第五MOS管121的源级与电源300电连接，第五MOS管121的漏极与第六MOS管122的漏极电连接，第六MOS管122的源级接地，第五MOS管121和第六MOS管122的第一公共端和延时模块100的第三端电连接。
其中，泄电模块500包括第七MOS管510和第八MOS管520。第七MOS管510和第八MOS管520均为PMOS管。第七MOS管510的源级与电源300电连接，第七MOS管510的栅极和漏极均与第八MOS管520的栅极电连接，第八MOS管520的漏极接地，第八MOS管520的源级与延时模块100电连接。
其中，噪声去除模块600包括：施密特触发器610、第二反相器620和第三反相器630。施密特触发器610的输入端与第一反相器200的第四端电连接，施密特触发器610与第二反相器620的输入端电连接，第三反相器630的输入端和数字电路400的输入端分别与第二反相器620的输出端电连接，第三反相器630的输出端与数字电路400的输入端电连接；
电流生成单元110用于在电源300传输的电信号由低电平变化为高电平时，生成控制充电时长的电流，并将电流传输至延时单元120。延时单元120用于利用电流进行充电。电流生成单元110还用于在延时单元120充电完成时，将生成的输出电信号传输至第一反相器200。
第一反相器200用于在输出电信号的电压达到预设反向电压阈值时，将输出电信号进行反相，得到上电复位信号并传输噪声去除模块600。噪声去除模块600，用于将上电复位信号的噪声去除，并将去除噪声后的上电复位信号传输至数字电路400。
泄电模块500，用于在电源300提供的电信号由高电平转向低电平时导通。延时模块100，用于在泄电模块500导通时泄放存储的电荷。
示例地，电源300可以用于传输1.8V的电信号，当电源300上电时，如图所示VDD则可以从0V的低电平变化至1.8V，当VDD变为高电平时，可以利用沟道长度L远大于沟道宽度W的倒比例管MP1来代替大电阻，产生nA级别的电流I0，通过MP0和MP4构成的电流镜，按照一定预设比例产生电流I1；则可以将电流I1，传输至MN0形成的MOS电容进行充电，实现延时功能。MP0、MP1、MP4和MN0构成延时模块100，且均为MOS管。其中，MP0、MP1、MP4为电流生成单元110，均为PMOS管；MN0为延时单元120为NMOS管。
在一定的时间t1后，充电完成，延时模块100传输至第一反相器200的输出电信号V1的电压跟随VDD由低电平变化为高电平，经过第一反相器200进行反相得到上电复位信号V2。其中，第一反相器200包括MP5和MN1，其中MP5为PMOS管，MN1为NMOS管。
在上电复位信号V2后面接入噪声去除模块600，对上电复位信号进行去噪。其中，MP6、MP7、MN2和MN3构成施密特触发器610，产生反相的电信号V3，将反相的电信号传输至第二反相器620中，输出去噪后由高电平变为低电平的上电复位信号POR传输至数字电路400。同时可以将该上电复位信号POR接入第三反相器630中，产生由低电平变为高电平的上电复位信号PORB传输至数字电路400。其中，MP8和MN4构成第二反相器620；MP9和MN5构成第三反相器630；MP8和MP9为PMOS管；MN4和MN5为NMOS管。
由上述内容可知，本申请实施例的上电复位电路便可利用延时模块100对电源300传输的电信号进行分压，并生成nA级的电流，进而利用该电流进行充电，实现延时的功效，区别于传统POR电路消耗的电流均在μA级，极大程度的缩小了电流的消耗。在延时模块传输的输出电信号实现延时后，延时模块的输出电信号将跟随电源300提供的电信号由低电平变化至高电平。此时，延时模块将输出电信号传输至第一反相器200中，生成反相后的上电复位信号。第一反相器替代了传统POR电路中的带隙基准电压电路和比较器，能够在极大程度上减少功耗，缩小在集成电路中的体积，且成本较低，具备更优的性能。
以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (4)

1.一种上电复位电路，其特征在于，包括：延时模块和第一反相器；所述延时模块的第一端和所述第一反相器的第一端分别用于与电源电连接；所述延时模块的第二端和所述第一反相器的第二端接地；所述延时模块的第三端与所述第一反相器的第三端电连接；所述第一反相器的第四端用于与数字电路电连接；
所述延时模块包括电流生成单元和延时单元；所述电流生成单元的第一端与所述电源电连接，所述电流生成单元的第二端接地，所述电流生成单元的第三端与所述延时单元一端电连接；所述延时单元的另一端接地；
所述电流生成单元为电流镜电路，所述电流镜电路包括镜像子单元和分压子单元；所述电流镜电路被配置为预设参数，用于在所述电源传输的电信号由低电平变化为高电平时，所述分压子单元对所述电源传输至所述镜像子单元的电信号进行分压，进而和所述镜像子单元共同生成控制充电时长的nA级预设电流，并将所述nA级预设电流传输至所述延时单元；
所述电流生成单元包括第一MOS管、第二MOS管和第三MOS管；
所述第一MOS管的第一端和所述第三MOS管的第一端分别与所述电源电连接；所述第一MOS管的第三端与所述第三MOS管的第二端电连接；所述第一MOS管的第二端与所述第二MOS管的第一端电连接，所述第二MOS管的第二端接地；所述第三MOS管的第三端与所述延时单元的一端电连接；其中，所述第二MOS管为倒比例管；
所述第一MOS管、第二MOS管和第三MOS管均为PMOS管；所述第一MOS管的源级和所述第三MOS管的源级分别与所述电源电连接；所述第一MOS管的漏极与所述第二MOS管的源级电连接，所述第二MOS管的漏极接地；所述第一MOS管的漏极和所述第三MOS管的栅极分别与所述第一MOS管的栅极电连接；所述延时单元一端和所述第一反相器的第三端分别与所述第三MOS管的漏极电连接；
所述延时单元，用于利用所述nA级预设电流进行充电，其中，所述延时单元包括第四MOS管；所述第四MOS管为NMOS管；所述电流生成单元的第三端和所述第一反相器的第三端分别与所述第四MOS管的栅极电连接；所述第四MOS管的源级和漏极均接地；
所述电流生成单元，还用于在所述延时单元充电完成时，将生成的输出电信号传输至所述第一反相器；
所述第一反相器，用于在所述输出电信号的电压达到预设反向电压阈值时，将所述输出电信号进行反相，得到上电复位信号并传输至所述数字电路；
所述上电复位电路还包括：泄电模块；
所述泄电模块的第一端与所述电源电连接；所述泄电模块的第二端接地；所述泄电模块的第三端与所述延时模块电连接；
所述泄电模块，用于在所述电源提供的电信号由高电平转向低电平时导通；
所述延时模块，用于在所述泄电模块导通时泄放存储的电荷；
所述泄电模块包括第七MOS管和第八MOS管；
所述第七MOS管和所述第八MOS管均为PMOS管；所述第七MOS管的源级与所述电源电连接，所述第七MOS管的栅极和漏极均与所述第八MOS管的栅极电连接；所述第八MOS管的漏极接地，所述第八MOS管的源级与所述延时模块电连接。
2.根据权利要求1所述上电复位电路，其特征在于，所述第一反相器包括第五MOS管和第六MOS管；
所述第五MOS管为PMOS管；所述第六MOS管为NMOS管；所述第五MOS管的源级与所述电源电连接，所述第五MOS管的漏极与所述第六MOS管的漏极电连接，所述第六MOS管的源级接地；所述第五MOS管和所述第六MOS管的第一公共端和所述延时模块的第三端电连接。
3.根据权利要求1或2所述上电复位电路，其特征在于，还包括：噪声去除模块；
所述噪声去除模块的第一端用于与所述电源电连接；所述噪声去除模块的第二端接地；所述噪声去除模块的第三端与所述第一反相器的第四端电连接；所述噪声去除模块的第四端与所述数字电路电连接；
所述噪声去除模块，用于将所述上电复位信号的噪声去除，并将去除噪声后的上电复位信号传输至所述数字电路。
4.根据权利要求3所述的上电复位电路，其特征在于，所述噪声去除模块包括：施密特触发器、第二反相器和第三反相器；所述施密特触发器的输入端与所述第一反相器的第四端电连接，所述施密特触发器与所述第二反相器的输入端电连接；所述第三反相器的输入端和所述数字电路的输入端分别与所述第二反相器的输出端电连接；所述第三反相器的输出端与所述数字电路的输入端电连接。
CN202210853614.9A 2022-07-11 2022-07-11 上电复位电路 Active CN115118261B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210853614.9A CN115118261B (zh) 2022-07-11 2022-07-11 上电复位电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210853614.9A CN115118261B (zh) 2022-07-11 2022-07-11 上电复位电路

Publications (2)

Publication Number Publication Date
CN115118261A CN115118261A (zh) 2022-09-27
CN115118261B true CN115118261B (zh) 2024-04-05

Family

ID=83335078

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210853614.9A Active CN115118261B (zh) 2022-07-11 2022-07-11 上电复位电路

Country Status (1)

Country Link
CN (1) CN115118261B (zh)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4717840A (en) * 1986-03-14 1988-01-05 Western Digital Corporation Voltage level sensing power-up reset circuit
US4983857A (en) * 1989-07-31 1991-01-08 Sgs-Thomson Microelectronics, Inc. Power-up reset circuit
US5517144A (en) * 1993-06-25 1996-05-14 Sony Corporation Power-on reset circuit
JP2009141758A (ja) * 2007-12-07 2009-06-25 Oki Semiconductor Co Ltd パワーオンリセット回路
CN101882926A (zh) * 2010-06-24 2010-11-10 北京巨数数字技术开发有限公司 一种恒流驱动芯片上电复位电路
CN201976079U (zh) * 2011-03-23 2011-09-14 深圳创维－Rgb电子有限公司 一种复位电路及具有该电路的电视机
CN104579263A (zh) * 2013-10-14 2015-04-29 北京同方微电子有限公司 一种高响应速度、低温度系数的复位电路
CN107707232A (zh) * 2017-10-31 2018-02-16 上海贝岭股份有限公司 复位阈值电平可变的上电复位电路
CN109474263A (zh) * 2018-12-17 2019-03-15 上海贝岭股份有限公司 一种上电复位电路
CN113890520A (zh) * 2021-11-17 2022-01-04 上海东软载波微电子有限公司 复位电路
CN114221660A (zh) * 2021-11-18 2022-03-22 清华大学 基于双极型场效应晶体管的阈值反相器及其量化方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4717840A (en) * 1986-03-14 1988-01-05 Western Digital Corporation Voltage level sensing power-up reset circuit
US4983857A (en) * 1989-07-31 1991-01-08 Sgs-Thomson Microelectronics, Inc. Power-up reset circuit
US5517144A (en) * 1993-06-25 1996-05-14 Sony Corporation Power-on reset circuit
JP2009141758A (ja) * 2007-12-07 2009-06-25 Oki Semiconductor Co Ltd パワーオンリセット回路
CN101882926A (zh) * 2010-06-24 2010-11-10 北京巨数数字技术开发有限公司 一种恒流驱动芯片上电复位电路
CN201976079U (zh) * 2011-03-23 2011-09-14 深圳创维－Rgb电子有限公司 一种复位电路及具有该电路的电视机
CN104579263A (zh) * 2013-10-14 2015-04-29 北京同方微电子有限公司 一种高响应速度、低温度系数的复位电路
CN107707232A (zh) * 2017-10-31 2018-02-16 上海贝岭股份有限公司 复位阈值电平可变的上电复位电路
CN109474263A (zh) * 2018-12-17 2019-03-15 上海贝岭股份有限公司 一种上电复位电路
CN113890520A (zh) * 2021-11-17 2022-01-04 上海东软载波微电子有限公司 复位电路
CN114221660A (zh) * 2021-11-18 2022-03-22 清华大学 基于双极型场效应晶体管的阈值反相器及其量化方法

Also Published As

Publication number Publication date
CN115118261A (zh) 2022-09-27

Similar Documents

Publication Publication Date Title
EP1861760B1 (en) Bootstrapping circuit capable of sampling inputs beyond supply voltage
US7245152B2 (en) Voltage-level shifter
CN109347464B (zh) 具有零静态功耗的上电复位/掉电检测电路及其实现方法
CN107317568B (zh) 消除比较器失调电压的振荡器
US10116299B2 (en) Power-on reset circuit
CN107210296B (zh) 自感测逆电流保护开关
CN115118261B (zh) 上电复位电路
EP1193871A2 (en) Latch and D-type flip-flop
US7816969B2 (en) Level shifter circuit
JPH07312541A (ja) 初期値設定回路
CN110703158B (zh) 终端检测电路及终端检测装置
US20120306549A1 (en) Semiconductor integrated circuit
CN115118262B (zh) 上电复位电路
JP2658551B2 (ja) 電源投入リセット回路
JP4578882B2 (ja) 半導体集積回路
US7262646B2 (en) Power-on reset circuit
JP4086049B2 (ja) パワーオン・リセット回路
KR100210734B1 (ko) 논리 및 레벨 변환 회로 및 반도체 장치
CN110429930B (zh) 下电复位电路及电源装置
JP5094355B2 (ja) パワーオンリセット回路
EP1633048B1 (en) Waveform shaping circuit
JP2000165221A (ja) 電源電圧監視回路
JP4851559B2 (ja) 閾値回路
CN118054777A (zh) 一种复位电路及电子芯片
CN113783557A (zh) 芯片上电复位电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant