CN107317568B - 消除比较器失调电压的振荡器 - Google Patents

消除比较器失调电压的振荡器 Download PDF

Info

Publication number
CN107317568B
CN107317568B CN201710405781.6A CN201710405781A CN107317568B CN 107317568 B CN107317568 B CN 107317568B CN 201710405781 A CN201710405781 A CN 201710405781A CN 107317568 B CN107317568 B CN 107317568B
Authority
CN
China
Prior art keywords
current source
switch
mos transistor
electrode
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710405781.6A
Other languages
English (en)
Other versions
CN107317568A (zh
Inventor
袁志勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201710405781.6A priority Critical patent/CN107317568B/zh
Publication of CN107317568A publication Critical patent/CN107317568A/zh
Application granted granted Critical
Publication of CN107317568B publication Critical patent/CN107317568B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback

Landscapes

  • Manipulation Of Pulses (AREA)
  • Amplifiers (AREA)
  • Electronic Switches (AREA)

Abstract

本发明公开了一种消除比较器失调电压的振荡器，包括：包括：两个电容和一个比较器和一个数字模块，通过开关控制电容的充放电，第一电流源为两个电容的充电电流源，第一电流源为第二电流路径和第三电流路的镜像电流，比较电压由第二电流路径的第一MOS晶体管的栅源电压确定，比较电压通过开关分别在前后周期中连接到比较器的正反相输入端；由第一MOS晶体管和第三电流路的第二MOS晶体管的栅源电压差除以第三电流路的第一电阻的值确定第三电流源的大小进而确定第一电流源的电流大小。本发明的比较电压直接采用电流源路径中的MOS晶体管的栅源电压，能够使功耗和面积都得到降低。

Description

消除比较器失调电压的振荡器
技术领域
本发明涉及一种半导体集成电路，特别是涉及一种消除比较器失调电压的振荡器。
背景技术
片上低功耗低频RC振荡器在智能卡(smart card),微控制器(MCU)等产品中用于LCD驱动，待机时钟，上电计数等。典型低功耗低频振荡器频率为32KHz，功耗为1μA以下。低功耗低频振荡器不依赖外部信号输入，模拟基准都为IP(知识产权核)内部产生，往往因为使用了兆欧姆的电阻而面积都很大。
极少数应用要求低功耗振荡器具有较高的稳定度，需要对振荡器中比较器的失调电压(OFFSET)进行周期上的消除,降低周期的不确定性。如图1所示，是现有消除比较器失调电压的振荡器的电路图，图1所示的振荡器为应用于低功耗低频的振荡器，振荡器主要包括：由电容C101和C102，电阻R102，6个开关S101、S102、S103、S104、S105和S106，一个比较器(comparator)101以及数字模块(Digital)102组成的振荡产生部分。PMOS管P103为电容C101提供充电电流，PMOS管P104为电容C102提供充电电流，PMOS管P103和P104还通过开关S102和S103选择流入到电阻R102从而产生作为比较基准电压的电压VR102。对开关的控制为，当开关S101导通时，电容C101通过PMOS管P103的电流充电形成电压VC101，电压VC101连接到比较器101的正相输入端即作为正相输入端电压V101，此时开关S102、S105都断开，开关S103导通，PMOS管P104的电流流过电阻R102并形成电压VR102并将电压VR102连接到比较器101的反相输入端即作为反相输入端电压V102；此时，开关S104断开，开关S106导通，使电容C102的对地放电。另一种模式下，开关S101断开，开关S102和S105导通，使得电容C101对地放电，PMOS管P103的电流流过电阻R102并形成电压VR102并将电压VR102连接到比较器101的正相输入端；同时，开关S103和S106断开，开关S104导通，电容C102通过PMOS管P104的电流充电形成电压VC102，电压VC102连接到比较器101的反相输入端。比较器101对正反相输入端电压V101和V102进行比较后输出到数字模块102，形成多个振荡信号即时钟信号，包括时钟输出信号CLKOUT，互为反相的第一控制信号C和第二控制信号CB，第一控制信号C和第二控制信号CB用于控制开关S101至S106的切换。
由PMOS管P101和P102，NMOS管N101和N102形成镜像电流源，其中PMOS管P101、P102、P103和P104呈镜像电流关系；NMOS管N101和N102的栅源电压差除以电阻R101的值确定PMOS管P102和NMOS管N102的路径的电流的大小从而确定各镜像电流路径中的镜像电流大小。
比较基准电压VR102由PMOS管P103或P104路径的电流乘以电阻R102的值确定。
图1所示的振荡器OFFSET消除原理为:比较器101的两个输入端电压V101,V102在前半个周期内为VC101,VR102；在后半个周期内VR102，VC102。VR102在一个周期内依次出现在比较器101的正相输入端和反相输入端，比较器101的OFFSET得到消除。
图1所示的结构中，比较器101的OFFSET消除方法需要使用两个电流分别经过电阻R102分别产生两个比较基准电压，且低功耗设计中电阻R102的阻值会很大，占用很大面积，例如：图1所示的振荡器使用了兆欧姆的电阻，如图1中的电阻R101和R102，IP101＝IP102＝ΔVgs/R101,VR102＝IP103×R102，IP103＝IP104；IP101、IP102、IP103和IP104分别表示PMOS管P101、P102、P103和P104的电流，ΔVgs表示PMOS管P101、P102的栅源电压差；典型值R101＝1MΩ，R102＝20MΩ，IP103＝30nA，VR102＝0.6V。采用20MΩ的电阻R102会占用较大的面积。
发明内容
本发明所要解决的技术问题是提供一种消除比较器失调电压的振荡器，能降低电路面积。
为解决上述技术问题，本发明提供的消除比较器失调电压的振荡器包括：
第一电容和第二电容，所述第一电容的第一端通过第一开关接第一电流源、所述第一电容的第一端和第二端通过第二开关连接；所述第二电容的第一端通过第三开关接第一电流源、所述第二电容的第一端和第二端通过第四开关连接，所述第一电容的第二端和所述第二电容的第二端都连接到公共端。
比较器，所述比较器的第一输入端通过第六开关连接所述第二电容的第一端，所述比较器的第二输入端通过第五开关连接所述第一电容的第一端；所述比较器的第一输入端通过第八开关连接比较电压，所述比较器的第二输入端通过第七开关连接比较电压。
第二电流路径和第三电流路，所述第二电流路径包括第二电流源和第一MOS晶体管，所述第三电流路径包括第三电流源和第二MOS晶体管。
所述第一电流源、所述第二电流源和所述第三电流源互为镜像电流。
所述第一MOS晶体管的漏极、栅极和所述第二MOS晶体管的栅极连接在一起，所述第一MOS晶体管的源极连接到所述公共端，所述第二MOS晶体管的源极通过第一电阻连接到所述公共端，所述第一MOS晶体管的漏极连接所述第二电流源，所述第二MOS晶体管的漏极连接所述第三电流源，由所述第一MOS晶体管和所述第二MOS晶体管的栅源电压差除以所述第一电阻的值确定所述第三电流源的大小；所述第一MOS晶体管的栅极作为所述比较电压的输出端，所述比较电压由所述第一MOS晶体管的栅源电压确定。
所述比较器的输出端连接到数字模块，所述数字模块输出时钟输出信号、第一控制信号和第二控制信号；所述第一控制信号到所述第一开关、所述第四开关、所述第五开关和所述第八开关，所述第二控制信号到所述第二开关、所述第三开关、所述第六开关和所述第七开关，所述第一控制信号和所述第二控制信号为互为反相的时钟信号。
进一步的改进是，所述第一MOS晶体管为NMOS管，所述第二MOS晶体管为NMOS管，所述公共端为接地端。
进一步的改进是，所述第一电流源包括第一PMOS管，所述第二电流源包括第二PMOS管，所述第三电流源包括第三PMOS管。
所述第一PMOS管的栅极、所述第二PMOS管的栅极和所述第三PMOS管的栅极和漏极连接在一起。
所述第一PMOS管的源极、所述第二PMOS管的源极和所述第三PMOS管的源极都接电源电压。
所述第一PMOS管的漏极为所述第一电流源的输出端；所述第二PMOS管的漏极为所述第二电流源的输出端；所述第三PMOS管的漏极为所述第三电流源的输出端。
进一步的改进是，所述第一MOS晶体管为PMOS管，所述第二MOS晶体管为PMOS管，所述公共端为电源电压端。
进一步的改进是，所述第一电流源包括第一NMOS管，所述第二电流源包括第二NMOS管，所述第三电流源包括第三NMOS管。
所述第一NMOS管的栅极、所述第二NMOS管的栅极和所述第三NMOS管的栅极和漏极连接在一起。
所述第一NMOS管的源极、所述第二NMOS管的源极和所述第三NMOS管的源极都接地。
所述第一NMOS管的漏极为所述第一电流源的输出端；所述第二NMOS管的漏极为所述第二电流源的输出端；所述第三NMOS管的漏极为所述第三电流源的输出端。
进一步的改进是，所述第一电阻的值为1MΩ。
进一步的改进是，所述第一电容和所述第二电容的电容值相等。
进一步的改进是，所述第一电流源、所述第二电流源和所述第三电流源的电流大小相等。
本发明振荡器中用于和电容的电压比较的比较基准电压直接采用电流源路径中的MOS晶体管的栅源电压，相对于现有技术中需要采用额外的具有兆欧级电阻的电流路径，本发明能节约采用兆欧级电阻所占用的面积，从而能降低电路的面积；本发明还能减少一条为电阻充电产生比较基准电压而引入的电流路径，故还能降低因电流路径的引入所带来的功耗，所以本发明还能降低功耗，从而能同时使功耗和面积都得到降低。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有消除比较器失调电压的振荡器的电路图；
图2是本发明实施例消除比较器失调电压的振荡器的电路图。
具体实施方式
如图2所示，是本发明实施例消除比较器1失调电压的振荡器的电路图，本发明实施例消除比较器1失调电压的振荡器包括：
第一电容C1和第二电容C2，所述第一电容C1的第一端通过第一开关S1接第一电流源、所述第一电容C1的第一端和第二端通过第二开关S2连接；所述第二电容C2的第一端通过第三开关S3接第一电流源、所述第二电容C2的第一端和第二端通过第四开关S4连接，所述第一电容C1的第二端和所述第二电容C2的第二端都连接到公共端。图2所示的本发明实施例结构中，所述第一电流源由PMOS管P1组成，后面将会详细描述；公共端为地。所述第一电容C1和所述第二电容C2的电容值相等。
比较器1，所述比较器1的第一输入端通过第六开关S6连接所述第二电容C2的第一端，所述比较器1的第二输入端通过第五开关S5连接所述第一电容C1的第一端；所述比较器1的第一输入端通过第八开关S8连接比较电压Vgs，所述比较器1的第二输入端通过第七开关S7连接比较电压Vgs。图2所示的本发明实施例结构中，所述比较器1的第一输入端为正相输入端，正相输入端电压用V1表示；所述比较器1的第二输入端为反相输入端，反相输入端电压用V2表示。
第二电流路径和第三电流路，所述第二电流路径包括第二电流源和第一MOS晶体管N1，所述第三电流路径包括第三电流源和第二MOS晶体管N2。所述第一电流源、所述第二电流源和所述第三电流源互为镜像电流。本发明实施例中，能取为：所述第一电流源、所述第二电流源和所述第三电流源的电流大小相等；在其它实施例中也能采用其它电流比例。
所述第一MOS晶体管N1的漏极、栅极和所述第二MOS晶体管N2的栅极连接在一起，所述第一MOS晶体管N1的源极连接到所述公共端，所述第二MOS晶体管N2的源极通过第一电阻R1连接到所述公共端，所述第一MOS晶体管N1的漏极连接所述第二电流源，所述第二MOS晶体管N2的漏极连接所述第三电流源，由所述第一MOS晶体管N1和所述第二MOS晶体管N2的栅源电压差除以所述第一电阻R1的值确定所述第三电流源的大小；所述第一MOS晶体管N1的栅极作为所述比较电压Vgs的输出端，所述比较电压Vgs由所述第一MOS晶体管N1的栅源电压Vgs确定。
本发明实施例中，所述第一电阻R1的值为1MΩ。
所述比较器1的输出端连接到数字模块2，所述数字模块2输出时钟输出信号CLKOUT、第一控制信号C和第二控制信号CB；所述第一控制信号C到所述第一开关S1、所述第四开关S4、所述第五开关S5和所述第八开关S8，所述第二控制信号CB到所述第二开关S2、所述第三开关S3、所述第六开关S6和所述第七开关S7，所述第一控制信号C和所述第二控制信号CB为互为反相的时钟信号。
图2所示的本发明实施例结构中，所述第一MOS晶体管N1为NMOS管，所述第二MOS晶体管N2为NMOS管，所述公共端为接地端。所述第一电流源包括第一PMOS管P1，所述第二电流源包括第二PMOS管P2，所述第三电流源包括第三PMOS管P3。
所述第一PMOS管P1的栅极、所述第二PMOS管P2的栅极和所述第三PMOS管P3的栅极和漏极连接在一起。
所述第一PMOS管P1的源极、所述第二PMOS管P2的源极和所述第三PMOS管P3的源极都接电源电压；
所述第一PMOS管P1的漏极为所述第一电流源的输出端；所述第二PMOS管P2的漏极为所述第二电流源的输出端；所述第三PMOS管P3的漏极为所述第三电流源的输出端。
比较图1和图2所示可知，本发明实施例中使用所述第一MOS晶体管N1的Vgs代替图1所示的VR102作为比较基准电压，能同时省略一个PMOS管即图1中的PMOS管P104管和一个电阻即图1中的电阻R102，所以能同时使功耗和面积得到降低。以电阻R102为20MΩ为例，电阻R102采用多晶硅电阻形成时所需面积至少为61000μm2。
图2所示的本发明实施例的工作过程为：、
前半个周期，开关S1,S4,S5,S8导通(ON)，开关S2,S3,S6,S7关断(OFF)。电容C1充电，VC1通过S5连接到比较器1的反相输入端，Vgs通过S8连接到比较器1的正相输入端，电容C2放电到地。
后半个周期，开关S1,S4,S5,S8OFF，开关S2,S3,S6,S7ON。电容C2充电，VC2通过S6连接到比较器1的正相输入端，Vgs通过S72连接到比较器1的反相输入端，电容C1放电到地。
MOS晶体管的类型做相应的变换，能够推导出其他实现方式，如再其它实施例中，也能为：所述第一MOS晶体管N1为PMOS管，所述第二MOS晶体管N2为PMOS管，所述公共端为电源电压端。
所述第一电流源包括第一NMOS管，所述第二电流源包括第二NMOS管，所述第三电流源包括第三NMOS管；所述第一NMOS管的栅极、所述第二NMOS管的栅极和所述第三NMOS管的栅极和漏极连接在一起；所述第一NMOS管的源极、所述第二NMOS管的源极和所述第三NMOS管的源极都接地；所述第一NMOS管的漏极为所述第一电流源的输出端；所述第二NMOS管的漏极为所述第二电流源的输出端；所述第三NMOS管的漏极为所述第三电流源的输出端。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (8)

1.一种消除比较器失调电压的振荡器，其特征在于，包括：
第一电容和第二电容，所述第一电容的第一端通过第一开关接第一电流源、所述第一电容的第一端和第二端通过第二开关连接；所述第二电容的第一端通过第三开关接第一电流源、所述第二电容的第一端和第二端通过第四开关连接，所述第一电容的第二端和所述第二电容的第二端都连接到公共端；
比较器，所述比较器的第一输入端通过第六开关连接所述第二电容的第一端，所述比较器的第二输入端通过第五开关连接所述第一电容的第一端；所述比较器的第一输入端通过第八开关连接比较电压，所述比较器的第二输入端通过第七开关连接比较电压；
第二电流路径和第三电流路，所述第二电流路径包括第二电流源和第一MOS晶体管，所述第三电流路径包括第三电流源和第二MOS晶体管；
所述第一电流源、所述第二电流源和所述第三电流源互为镜像电流；
所述第一MOS晶体管的漏极、栅极和所述第二MOS晶体管的栅极连接在一起，所述第一MOS晶体管的源极连接到所述公共端，所述第二MOS晶体管的源极通过第一电阻连接到所述公共端，所述第一MOS晶体管的漏极连接所述第二电流源，所述第二MOS晶体管的漏极连接所述第三电流源，由所述第一MOS晶体管和所述第二MOS晶体管的栅源电压差除以所述第一电阻的值确定所述第三电流源的大小；所述第一MOS晶体管的栅极作为所述比较电压的输出端，所述比较电压由所述第一MOS晶体管的栅源电压确定；
所述比较器的输出端连接到数字模块，所述数字模块输出时钟输出信号、第一控制信号和第二控制信号；所述第一控制信号到所述第一开关、所述第四开关、所述第五开关和所述第八开关，所述第二控制信号到所述第二开关、所述第三开关、所述第六开关和所述第七开关，所述第一控制信号和所述第二控制信号为互为反相的时钟信号。
2.如权利要求1所述的消除比较器失调电压的振荡器，其特征在于：所述第一MOS晶体管为NMOS管，所述第二MOS晶体管为NMOS管，所述公共端为接地端。
3.如权利要求2所述的振荡器，其特征在于：所述第一电流源包括第一PMOS管，所述第二电流源包括第二PMOS管，所述第三电流源包括第三PMOS管；
所述第一PMOS管的栅极、所述第二PMOS管的栅极和所述第三PMOS管的栅极和漏极连接在一起；
所述第一PMOS管的源极、所述第二PMOS管的源极和所述第三PMOS管的源极都接电源电压；
所述第一PMOS管的漏极为所述第一电流源的输出端；所述第二PMOS管的漏极为所述第二电流源的输出端；所述第三PMOS管的漏极为所述第三电流源的输出端。
4.如权利要求1所述的消除比较器失调电压的振荡器，其特征在于：所述第一MOS晶体管为PMOS管，所述第二MOS晶体管为PMOS管，所述公共端为电源电压端。
5.如权利要求4所述的消除比较器失调电压的振荡器，其特征在于：所述第一电流源包括第一NMOS管，所述第二电流源包括第二NMOS管，所述第三电流源包括第三NMOS管；
所述第一NMOS管的栅极、所述第二NMOS管的栅极和所述第三NMOS管的栅极和漏极连接在一起；
所述第一NMOS管的源极、所述第二NMOS管的源极和所述第三NMOS管的源极都接地；
所述第一NMOS管的漏极为所述第一电流源的输出端；所述第二NMOS管的漏极为所述第二电流源的输出端；所述第三NMOS管的漏极为所述第三电流源的输出端。
6.如权利要求1所述的消除比较器失调电压的振荡器，其特征在于：所述第一电阻的值为1MΩ。
7.如权利要求1所述的消除比较器失调电压的振荡器，其特征在于：所述第一电容和所述第二电容的电容值相等。
8.如权利要求1所述的消除比较器失调电压的振荡器，其特征在于：所述第一电流源、所述第二电流源和所述第三电流源的电流大小相等。
CN201710405781.6A 2017-05-27 2017-05-27 消除比较器失调电压的振荡器 Active CN107317568B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710405781.6A CN107317568B (zh) 2017-05-27 2017-05-27 消除比较器失调电压的振荡器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710405781.6A CN107317568B (zh) 2017-05-27 2017-05-27 消除比较器失调电压的振荡器

Publications (2)

Publication Number Publication Date
CN107317568A CN107317568A (zh) 2017-11-03
CN107317568B true CN107317568B (zh) 2020-09-25

Family

ID=60182293

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710405781.6A Active CN107317568B (zh) 2017-05-27 2017-05-27 消除比较器失调电压的振荡器

Country Status (1)

Country Link
CN (1) CN107317568B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109787559B (zh) * 2017-11-10 2022-09-16 北京紫光展锐通信技术有限公司 电阻电容rc振荡电路
CN107947780A (zh) * 2017-12-15 2018-04-20 西安龙腾微电子科技发展有限公司 应用于抗辐照电压转换芯片的双内锁自复位振荡器结构
CN112202422A (zh) * 2020-09-28 2021-01-08 上海华虹宏力半导体制造有限公司 低频osc电路
CN113037281B (zh) * 2021-02-23 2024-02-20 宏晶微电子科技股份有限公司 时钟信号生成装置及时钟信号生成方法
CN114244277A (zh) * 2021-11-26 2022-03-25 中国电子科技集团公司第五十八研究所 一种精确控制占空比的集成振荡器

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007034186B4 (de) * 2007-07-23 2010-04-08 Texas Instruments Deutschland Gmbh Digital gesteuerter Oszillator
CN103580649B (zh) * 2012-07-31 2016-08-03 成都锐成芯微科技有限责任公司 低失调低温漂高电源抑制比的rc振荡器电路
CN203590176U (zh) * 2013-10-28 2014-05-07 无锡中星微电子有限公司 Rc振荡器
CN104518757B (zh) * 2014-09-01 2017-02-15 上海华虹宏力半导体制造有限公司 弛豫振荡器
KR20160089750A (ko) * 2015-01-20 2016-07-28 삼성전자주식회사 Ｐｖｔ에 안정적인 클럭 발생기 및 이를 포함하는 온 칩 오실레이터
US9503059B1 (en) * 2015-09-30 2016-11-22 Integrated Device Technology, Inc. Integrated circuit devices having oscillator circuits therein that support fixed frequency generation over process-voltage-temperature (PVT) variations
CN105577140B (zh) * 2015-12-14 2018-02-06 上海华虹宏力半导体制造有限公司 晶振驱动电路
CN106209027B (zh) * 2016-07-20 2019-04-09 珠海全志科技股份有限公司 张弛振荡器及单片集成芯片

Also Published As

Publication number Publication date
CN107317568A (zh) 2017-11-03

Similar Documents

Publication Publication Date Title
CN107317568B (zh) 消除比较器失调电压的振荡器
CN107681994B (zh) 一种振荡器电路
US5204612A (en) Current source circuit
EP3477860B1 (en) Comparator and relaxation oscillator
CN109379061B (zh) 带置位功能的tspc触发器
CN105187030A (zh) 振荡器
CN108494385B (zh) 低频振荡电路及偏置电压和电流产生电路
JP5814542B2 (ja) 発振回路
CN112953526A (zh) 一种环形振荡电路、方法以及集成芯片
CN107690749B (zh) 振荡器、集成电路、计时芯片和电子设备
CN103368500A (zh) 用于生成时钟信号的振荡器电路
US6285241B1 (en) Internal voltage boosting circuit
CN217741695U (zh) 一种无比较器的张弛振荡器电路
CN111682865B (zh) 张弛振荡器及片上芯片
CN107896099B (zh) 一种上电复位电路
JP2003283307A (ja) Ｃｒ発振回路
CN108599745B (zh) 单电容占空比可控振荡器
CN113258878B (zh) 振荡器
CN114006605B (zh) 单边沿延时电路
CN113917967B (zh) 一种低功耗修调电路
CN214846435U (zh) 基准电压产生电路和振荡器
CN215072364U (zh) 一种环形振荡电路以及集成芯片
CN100355209C (zh) 波形整形电路
CN111313879B (zh) 一种延时电路
Yalla et al. Quasi FGMOS Inverter: A Strategy for low power applications

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant