CN107947780A - 应用于抗辐照电压转换芯片的双内锁自复位振荡器结构 - Google Patents

应用于抗辐照电压转换芯片的双内锁自复位振荡器结构 Download PDF

Info

Publication number
CN107947780A
CN107947780A CN201711351717.0A CN201711351717A CN107947780A CN 107947780 A CN107947780 A CN 107947780A CN 201711351717 A CN201711351717 A CN 201711351717A CN 107947780 A CN107947780 A CN 107947780A
Authority
CN
China
Prior art keywords
internal lock
flouride
double
structures
double internal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711351717.0A
Other languages
English (en)
Inventor
孙煜
胡滨
王青勇
金沛沛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xi'an Longteng Micro-Electronics Tech Development Co Ltd
Original Assignee
Xi'an Longteng Micro-Electronics Tech Development Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xi'an Longteng Micro-Electronics Tech Development Co Ltd filed Critical Xi'an Longteng Micro-Electronics Tech Development Co Ltd
Priority to CN201711351717.0A priority Critical patent/CN107947780A/zh
Publication of CN107947780A publication Critical patent/CN107947780A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/0033—Radiation hardening
    • H03K19/00338—In field effect transistor circuits

Landscapes

  • Electronic Switches (AREA)
  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Medicines Containing Antibodies Or Antigens For Use As Internal Diagnostic Agents (AREA)

Abstract

本发明公开了应用于抗辐照电压转换芯片的双内锁自复位振荡器结构，包括双电容振荡结构，双电容震荡结构通过开关分别与比较器和数字逻辑单元相连接，比较器和数字逻辑单元用于控制开关的翻转，比较器还连接有基准电压；为了克服现有抗辐照电压转换器芯片的抗辐照能力不足，采用具有抗辐照能力的数字逻辑单元代替了普通的逻辑单元，抗辐照数字逻辑单元中包含了两项措施，即可靠冗余结构和采用双内锁自复位单元，通过时钟模块冗余结构，可提高输出结果的正确率，采用双内锁自复位单元，有效的提高和加固芯片的抗辐照性能，采用双电容振荡的结构，可提高电路的频率精度。

Description

应用于抗辐照电压转换芯片的双内锁自复位振荡器结构
【技术领域】
本发明涉及了一种应用于抗辐照电压转换芯片的双内锁自复位振荡器结构。
【背景技术】
高能带电粒子穿过微电子器件的灵敏区时，沉积能量，产生足够数量的电荷，这些电荷被器件电极收集后，会造成器件的逻辑状态发生变化，甚至损坏器件，这种现象称为单粒子效应。在芯片电路设计中，要尽可能避免这种现象的发生，需要加入抗辐照的电路设计。
【发明内容】
本发明的目的是提供一种应用于抗辐照电压转换芯片的双内锁自复位振荡器结构，在不大规模修改原有抗辐照电路的前提下，有效地提高芯片的抗辐照能力。
本发明采用以下技术方案：应用于抗辐照电压转换芯片的双内锁自复位振荡器结构，包括双电容振荡结构，双电容震荡结构通过开关分别与比较器和数字逻辑单元相连接，比较器和数字逻辑单元用于控制开关的翻转，比较器还连接有基准电压；
数字逻辑单元中包括时钟模块冗余结构，时钟模块冗余结构包括多个反馈置位锁存器，每个反馈置位锁存器的输出端均连接至同一仲裁器的输入端，仲裁器用于在接收的多个反馈置位锁存器发出的数据结果中，选择出现次数最多的数据结果进行输出；
数字逻辑单元中还包括有双内锁自复位单元，双内锁自复位单元包括4个RS触发器，双内锁自复位单元用于通过电路本身的多重反馈将输出错误的节点电压重置到正确电位。
进一步地，双电容振荡结构包括两个互相独立的单电容充电结构，每个单电容充电结构均分别与开关连接，开关用于在比较器和数字逻辑单元的作用下，在两个单电容充电结构之间切换。
进一步地，应用于抗辐照电压转换芯片的双内锁自复位振荡器结构中的NMOS晶体管均采用环形栅结构。
进一步地，应用于抗辐照电压转换芯片的双内锁自复位振荡器结构中的每个NMOS晶体管均加有N+保护环，每个PMOS晶体管均加有P+保护环。
本发明的有益效果是：为了克服现有抗辐照电压转换器芯片的抗辐照能力不足，采用具有抗辐照能力的数字逻辑单元代替了普通的逻辑单元，抗辐照数字逻辑单元中包含了两项措施，即可靠冗余结构和采用双内锁自复位单元，通过时钟模块冗余结构，可提高输出结果的正确率，采用双内锁自复位单元，有效的提高和加固芯片的抗辐照性能，采用双电容振荡的结构，可提高电路的频率精度。
【附图说明】
图1为本发明应用于抗辐照电压转换芯片的双内锁自复位振荡器结构的原理框图；
图2为本发明中时钟模块冗余结构的原理框图；
图3为本发明中双内锁自复位单元的结构示意图；
图4为本发明中NMOS采用形栅结构版图示图；
图5为本发明中NMOS管和PMOS管分别加P+和N+保护环版图示图；
图6为本发明中电容振荡结构充放电与现有的单电容振荡器充放效果对比图；
图7为现有RS触发器和本发明中双内锁自复位单元的电路对比图；
图8为采用本发明应用于抗辐照电压转换芯片的双内锁自复位振荡器结构的仿真结果示图。
其中：1.双电容振荡结构；2.开关；3.比较器；4.数字逻辑单元；5.反馈置位锁存器；6.仲裁器；7.RS触发器。
【具体实施方式】
下面结合附图和具体实施方式对本发明进行详细说明。
本发明公开了应用于抗辐照电压转换芯片的双内锁自复位振荡器结构，如图1所示，包括双电容振荡结构1，双电容震荡结构1通过开关2分别与比较器3和数字逻辑单元4相连接，比较器3和数字逻辑单元4用于控制开关2的翻转，比较器3还连接有基准电压。
为了增强振荡器的抗单粒子反转的能力，与传统非辐照加固电路中的振荡器相比，本发明采用具有抗辐照能力的数字逻辑单元4代替了普通的逻辑单元，抗辐照数字逻辑单元4中包含了两项措施，即可靠冗余结构和采用双内锁自复位单元。
如图2所示，数字逻辑单元4中包括时钟模块冗余结构，时钟模块冗余结构包括多个反馈置位锁存器5，每个反馈置位锁存器5的输出端均连接至同一仲裁器6的输入端，仲裁器6用于在接收的多个反馈置位锁存器5发出的数据结果中，选择出现次数最多的数据结果进行输出。采用高可靠多冗余结构，其特点是多个反馈置位锁存器5的结构和输出完全相同，输出全部连接仲裁器6，仲裁器6类似于投票器，其输出总是与大部分输入保持一致，因此，当有小于一半的节点由于单粒子翻转数据变换时，仲裁器6的输出结果仍然正确。
在振荡器模块中的输出模块采用高可靠冗余结构，以三冗余结构为例说明，三个锁存器的结构和输出完全相同，其输出连接仲裁器。仲裁器类似于投票器，三个输入相同时，输出与输入相同；若其中一个与两者不同，则输出与另外两个输入相同。因此，当其中一个节点由于单粒子翻转数据变坏时，输出结果仍正确。本发明在该结构版图实现时，三个锁存器分开摆放，三者之间拉开距离。这样，在单粒子进行轰击时，能够避免三个锁存器的数据同时被污染。另外，为了保证仲裁器不受单粒子翻转影响，相应的增大了仲裁器内关键晶体管的尺寸，从而提高单粒子翻转电荷，提高其本身的免疫力。
如图3所示，数字逻辑单元4中还包括有双内锁自复位单元，双内锁自复位单元包括4个RS触发器7，双内锁自复位单元用于通过电路本身的多重反馈将输出错误的节点电压重置到正确电位。本发明的双内锁自复位单元，逻辑功能与普通RS触发器相同，但其输出保存在4个节点上，当其中一个节点因为单粒子打坏时，通过电路本身的多重反馈可以将该节点电压重置到正确电位。通过在抗辐照同步降压转换器芯片中加入双内锁自复位振荡器结构，有效的提高和加固芯片的抗辐照性能，即使受到大能量单粒子轰击，也能够在电路输出正确的结果。
普通振荡器通常采用一个振荡电容，如图6所示，图中(1)中的虚线表示采用单个振荡电容振荡器的情况，电容通过恒定电流充电，t为电容两端电压充到一个基准电压所需要的时间。
△t为振荡电容开始放电到开关反转所需要的时间，放电电流通常是通过一个MOS管提供，虽然△t通常很短，但是△t由MOS管的驱动能力和后一级开关翻转的阈值电压所决定，而这两个因素都受工艺及温度的影响，所以△t变化的影响了振荡器的精度，振荡器波形入(3)所示。振荡频率为
本发明采用两个匹配的电容器(电容1和电容2)交替充放电，消除了△t这个因素的影响。所以振荡器频率非常精确，且不受工艺和温度的影响，振荡波形如图中(4)所示。振荡频率为：
如图7所示，a为普通RS触发器结构，b为本发明所采用双内锁自复位单元结构，仿真条件：LET＝85MeV-cm2/mg(对应电荷量约为10pC)，VDD:2.5V(SEU最差情况)，RS触发器处于保持状态。仿真结果如图8所示，信号IN是一个电流脉冲源，近似表示高能粒子产生的电荷，OUT1为本发明采用的双内锁自复位单元的输出信号，OUT2为普通RS触发器电路的输出信号。由仿真结果可以看到，若不采用辐射加固电路，电流脉冲会导致输出结果由2.5V变为0V，即输出结果发生单粒子翻转。
若采用双内锁自复位单元，当受到粒子轰击时，输出节点会被拉低，但是该节点电压很快可由其他节点进行恢复，仍保持高电位。从而达到抗单子里翻转的效果。此外，因为设计时本电路存储的结果是固定的，所以，在电路中的输出节点，分别增加了上拉和下拉电阻。进一步保证，即使受到更高能量单粒子轰击，电路仍能得到正确输出结果。
振荡器中的锁存器实现时，采用双内锁自复位单元。其逻辑功能与普通RS触发器相同。输出保存在4个节点上，当其中一个节点因为单粒子打坏时，通过电路本身的多重反馈可以将该节点电压重置到正确电位。采用与非门逻辑，可以提高芯片的抗辐照能力。
为了提高电路的精度采用了双电容振荡的结构，这种结构消除了辐照及工艺变化对振荡电容放电时间的影响，从而消除了对振荡频率精度的影响。同时，采用双电容交替振荡方式，提高振荡器的振荡频率的精度。双电容震荡结构1包括两个互相独立的单电容充电结构，每个单电容充电结构均分别与开关2连接，开关2用于在比较器3和数字逻辑单元的作用下，在两个单电容充电结构之间切换。
为了提高电路抗总剂量和单粒子闩锁能力，本发明采取了NMOS环栅结构和抗辐照保护环结构。应用于抗辐照电压转换芯片的双内锁自复位振荡器结构中的NMOS晶体管均采用环形栅结构。应用于抗辐照电压转换芯片的双内锁自复位振荡器结构中的每个NMOS晶体管均加有N+保护环，每个PMOS晶体管均加有P+保护环。
如图2所示，模拟部分主要受总剂量电离效应(主要)和单粒子闩锁效应(次要)影响。在版图和设计层面分别进行了辐射加固，主要方式为重要NMOS晶体管采用环形栅结构，相比PMOS晶体管，NMOS晶体管对TID更敏感，阈值电压变低，在源极和漏极之间形成泄露电流通路。采用环栅结构后，源极和漏极的物理结构之间不存在场氧，从而避免了由场氧引起的泄露电流通路。
如图3所示，每个NMOS管和PMOS管分别加P+和N+保护环，保护环一方面可以阻断当前晶体管与相邻晶体管之间的泄露电流通路。另一方面保护环靠近晶体管摆放，缩短了晶体管源漏极和体接触的距离，也有助于抑制单粒子闩锁现象的发生。
电路实现时，如运算放大器中的输入管等关键器件尽量选用PMOS管。设计各项技术指标时，留足设计裕度。即使器件参数因受到辐射后发生改变，整体电路仍能正常运行，结合电路工作状态及辐照失效特点，对偏置电流“放大”设计、恒流源比例、带隙冗余管等进行了加固设计。
对于数字电路，根据项目需求和辐射环境分析，主要受单粒子闩锁和单粒子翻转效应影响。为了实现抗辐射指标，采用以下技术：所有NMOS管采用环栅版图结构，避免总剂量辐射后的电流泄露通路。为了避免发生单粒子闩锁效应，版图设计时加大器件之间的间距，降低器件密度。同时，在每个晶体管周围就近放置衬底接触或阱接触，避免闩锁发生条件中的晶闸管导通。

Claims (4)

1.应用于抗辐照电压转换芯片的双内锁自复位振荡器结构，其特征在于，包括双电容振荡结构(1)，所述双电容震荡结构(1)通过开关(2)分别与比较器(3)和数字逻辑单元(4)相连接，所述比较器(3)和数字逻辑单元(4)用于控制所述开关(2)的翻转，所述比较器(3)还连接有基准电压；
所述数字逻辑单元(4)中包括时钟模块冗余结构，所述时钟模块冗余结构包括多个反馈置位锁存器(5)，每个所述反馈置位锁存器(5)的输出端均连接至同一仲裁器(6)的输入端，所述仲裁器(6)用于在接收的多个所述反馈置位锁存器(5)发出的数据结果中，选择出现次数最多的数据结果进行输出；
所述数字逻辑单元(4)中还包括有双内锁自复位单元，所述双内锁自复位单元包括4个RS触发器(7)，所述双内锁自复位单元用于通过电路本身的多重反馈将输出错误的节点电压重置到正确电位。
2.如权利要求1所述的应用于抗辐照电压转换芯片的双内锁自复位振荡器结构，其特征在于，所述双电容振荡结构(1)包括两个互相独立的单电容充电结构，每个所述单电容充电结构均分别与所述开关(2)连接，所述开关(2)用于在所述比较器(3)和所述数字逻辑单元的作用下，在两个所述单电容充电结构之间切换。
3.如权利要求1或2所述的应用于抗辐照电压转换芯片的双内锁自复位振荡器结构，其特征在于，所述应用于抗辐照电压转换芯片的双内锁自复位振荡器结构中的NMOS晶体管均采用环形栅结构。
4.如权利要求1或2所述的应用于抗辐照电压转换芯片的双内锁自复位振荡器结构，其特征在于，所述应用于抗辐照电压转换芯片的双内锁自复位振荡器结构中的每个NMOS晶体管均加有N+保护环，每个PMOS晶体管均加有P+保护环。
CN201711351717.0A 2017-12-15 2017-12-15 应用于抗辐照电压转换芯片的双内锁自复位振荡器结构 Pending CN107947780A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711351717.0A CN107947780A (zh) 2017-12-15 2017-12-15 应用于抗辐照电压转换芯片的双内锁自复位振荡器结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711351717.0A CN107947780A (zh) 2017-12-15 2017-12-15 应用于抗辐照电压转换芯片的双内锁自复位振荡器结构

Publications (1)

Publication Number Publication Date
CN107947780A true CN107947780A (zh) 2018-04-20

Family

ID=61944431

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711351717.0A Pending CN107947780A (zh) 2017-12-15 2017-12-15 应用于抗辐照电压转换芯片的双内锁自复位振荡器结构

Country Status (1)

Country Link
CN (1) CN107947780A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109947695A (zh) * 2019-04-24 2019-06-28 北京锐达芯集成电路设计有限责任公司 一种用于保护元器件的抗辐射控制器芯片、控制器及方法
CN111294041A (zh) * 2020-02-18 2020-06-16 电子科技大学 一种抗辐照加固的编解码器

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050127971A1 (en) * 2003-12-12 2005-06-16 Hoff James R. Redundant single event upset supression system
US8049529B2 (en) * 2008-07-30 2011-11-01 Raytheon Company Fault triggerred automatic redundancy scrubber
CN102422525A (zh) * 2009-05-07 2012-04-18 高通股份有限公司 振荡器中的闪烁噪声消除
CN103886158A (zh) * 2014-03-31 2014-06-25 西安空间无线电技术研究所 一种抗单粒子闩锁效应的标准单元设计方法
CN103955448A (zh) * 2014-05-21 2014-07-30 西安空间无线电技术研究所 一种抗单粒子翻转的fft加固设计方法
CN107317568A (zh) * 2017-05-27 2017-11-03 上海华虹宏力半导体制造有限公司 消除比较器失调电压的振荡器
CN107463200A (zh) * 2017-07-31 2017-12-12 苏州大学 一种全cmos片上温度‑频率转换电路

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050127971A1 (en) * 2003-12-12 2005-06-16 Hoff James R. Redundant single event upset supression system
US8049529B2 (en) * 2008-07-30 2011-11-01 Raytheon Company Fault triggerred automatic redundancy scrubber
CN102422525A (zh) * 2009-05-07 2012-04-18 高通股份有限公司 振荡器中的闪烁噪声消除
CN103886158A (zh) * 2014-03-31 2014-06-25 西安空间无线电技术研究所 一种抗单粒子闩锁效应的标准单元设计方法
CN103955448A (zh) * 2014-05-21 2014-07-30 西安空间无线电技术研究所 一种抗单粒子翻转的fft加固设计方法
CN107317568A (zh) * 2017-05-27 2017-11-03 上海华虹宏力半导体制造有限公司 消除比较器失调电压的振荡器
CN107463200A (zh) * 2017-07-31 2017-12-12 苏州大学 一种全cmos片上温度‑频率转换电路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109947695A (zh) * 2019-04-24 2019-06-28 北京锐达芯集成电路设计有限责任公司 一种用于保护元器件的抗辐射控制器芯片、控制器及方法
CN111294041A (zh) * 2020-02-18 2020-06-16 电子科技大学 一种抗辐照加固的编解码器
CN111294041B (zh) * 2020-02-18 2023-01-31 电子科技大学 一种抗辐照加固的编解码器

Similar Documents

Publication Publication Date Title
Katsarou et al. Double node charge sharing SEU tolerant latch design
US8044694B2 (en) Semiconductor integrated circuit having latch circuit applied changeable capacitance and method thereof
CN104202037A (zh) 一种抗单粒子辐射效应的加固锁存器电路
US8723548B2 (en) Hysteresis-based latch design for improved soft error rate with low area/performance overhead
CN103633990B (zh) 一种抗单粒子翻转与瞬态效应延时可调锁存器
CN104022773A (zh) 一种基于dice单元的新型抗seu加固的sr锁存器
CN108134597A (zh) 一种三个内部节点翻转完全免疫的锁存器
US20210058083A1 (en) Circuit, method for sizing an aspect ratio of transistors of a circuit, and circuit arrangement
US8384419B2 (en) Soft-error resistant latch
CN107947780A (zh) 应用于抗辐照电压转换芯片的双内锁自复位振荡器结构
Trivedi et al. A survey of radiation hardening by design (rhbd) techniques for electronic systems for space application
CN1953328A (zh) 具有自修正功能的cmos对称输出sr锁存器
CN111294041B (zh) 一种抗辐照加固的编解码器
CN111211769B (zh) 一种抗单粒子翻转的锁存器及数据触发器
US7411411B1 (en) Methods and systems for hardening a clocked latch against single event effects
Macha et al. A new computing paradigm leveraging interconnect noise for digital electronics under extreme environments
Simionovski et al. A bulk built-in current sensor for set detection with dynamic memory cell
CN104363005A (zh) 一种基于三互锁存单元的抗辐射d触发器电路
CN114185393A (zh) 加固电流镜电路及抗单粒子瞬态效应的加固方法
CN105575417B (zh) 抗单粒子翻转的锁存型灵敏放大器
CN112787655B (zh) 一种抗辐照锁存器单元电路
CN110995208A (zh) 一种抗辐照加固的施密特触发器
CN105811927A (zh) 一种低面积开销的抗多节点翻转的触发器
JULAI et al. SOFT ERROR MITIGATION IN MEMORY SYSTEM
JPWO2019235363A1 (ja) Ｄ型フリップフロップ回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20180420

RJ01 Rejection of invention patent application after publication