CN110995208A - 一种抗辐照加固的施密特触发器 - Google Patents

一种抗辐照加固的施密特触发器 Download PDF

Info

Publication number
CN110995208A
CN110995208A CN201911337252.2A CN201911337252A CN110995208A CN 110995208 A CN110995208 A CN 110995208A CN 201911337252 A CN201911337252 A CN 201911337252A CN 110995208 A CN110995208 A CN 110995208A
Authority
CN
China
Prior art keywords
pole
schmitt trigger
inv
tube
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911337252.2A
Other languages
English (en)
Inventor
资典
谢小东
陈飞翔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN201911337252.2A priority Critical patent/CN110995208A/zh
Publication of CN110995208A publication Critical patent/CN110995208A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/3565—Bistables with hysteresis, e.g. Schmitt trigger

Landscapes

  • Logic Circuits (AREA)

Abstract

本发明公开了一种抗辐照的施密特触发器，该施密特触发器包括：四个MOS管、两个开关MOS管以及一个辐照加固的反相器。其中，辐照加固的反相器中包含六个MOS管，包括了标准上拉网络、标准下拉网络、加固上拉网络、加固下拉网络、高电平纠错电路、低电平纠错电路六部分。该发明的有益效果为：在LET值达到50Mev·cm2/mg的时候，如果采用传统的施密特触发器结构，会发生单粒子翻转现象，即输出信号会输出错误电平。而当采用该新型的施密特触发器结构时，在该LET值下不会发生单粒子翻转现象，不仅有效的避免了错误电平的产生，并且阈值电平控制方便，在传输延迟方面与传统施密特触发器相差无几。

Description

一种抗辐照加固的施密特触发器
技术领域
本发明涉及集成电路芯片技术领域，涉及一种抗辐照加固的施密特触发器。
背景技术
集成电路等电子器件的应用越发广泛，不仅实在消费类电子、家电类等商用领域具有爆发式的增长，在航空、航天、战略式武器等特殊环境的应用也十分重要，但是由于此类环境中存在大量的辐射粒子，严重危害了集成电子器件的工作特性及寿命，所以集成电路的抗辐照研究具有重要等战略意义。
随着集成电路技术的迅速发展，使得器件工艺尺寸不断缩小、时钟工作频率不断提高，同时也让电子器件对空间辐射效应变得愈加敏感。研究发现，辐射效应已经成为了影响电子器件工作可靠性和稳定性的主要因素。对于组合逻辑电路而言，入射粒子淀积的电荷会被敏感节点收集，产生瞬态电压脉冲，这些瞬态脉冲会沿着数据通路向下传播，可能被时序单元采集，最终导致电路状态被破坏，形成单粒子瞬态效应(Signal EventTransistor,SET)。
然而，施密特触发器又是输入输出单元电路中极为重要的电路单元。单粒子瞬态效应形成的单粒子脉冲会影响到施密特触发器的逻辑状态，而在组合逻辑电路中这种状态的变化又会传播到下级电路，从而影响到整个电路的工作性能，严重威胁到集成电路的工作稳定性和可靠性。因此，对施密特触发器做抗辐照加固变得必要而迫切。
发明内容
本发明要解决的技术问题是提供一种抗辐照加固的施密特触发器，在多角度粒子辐射环境下，不仅能够保证施密特触发器正常工作不受影响，同时比传统的施密特触发器具有更强的抗辐照性能。
本发明采用如下方案解决上诉问题：
一种抗辐照加固的施密特触发器，包括：四个MOS管、两个开关MOS管以及一个辐照加固的反相器。其中，辐照加固的反相器中包含六个MOS管，包括了标准上拉结构、标准下拉结构、加固上拉结构、加固下拉结构、高电平误差校正结构、低电平误差校正结构六部分；
其中，施密特触发器结构中所述第一PMOS管P1的G级连接于输入端，S极连接于VDD端；
第一NMOS管N1，所述N1管的G极连接于所述输入端，S极连接于GND端，D极连接于第一PMOS管D极和INV的输入端；
第二PMOS管P2，所述P2管的G极连接于所述输入端，S极连接于VDD端，D极连接于第三PMOS管S极；
第三PMOS管P3，所述P3管的G极连接于所述输出端，D极连接于INV的输入端；
第二NMOS管N2，所述N2管的G极连接于所述输出端，D极连接于INV的输入端；
第三NMOS管N3，所述N3管的G极连接于所述输入端，S极连接于GND端，D极连接于第二NMOS管S极；
反相器单元INV，INV输出端连接于施密特触发器输出端。
施密特触发器中INV结构由六部分组成：标准上拉结构P4、标准下拉结构N4、加固上拉结构P5、加固下拉结构N6、高电平纠错结构P6、低电平纠错结构N5；
第四PMOS管P4，所述P4管的G极连接于所述INV输入端，S极连接于VDD端，D极连接于第四NMOS管D极；
第四NMOS管N4，所述N4管的G极连接于所述INV输入端，S极连接于GND端，D极连接于INV输出端；
第五PMOS管P5，所述P5管的G极连接于所述INV输入端，S极连接于VDD端，D极连接于第六PMOS管S极；
第六PMOS管P6，所述P6管的G极连接于GND端，D极连接于INV的输出端；
第五NMOS管N5，所述N5管的G极连接于VDD端，D极连接于INV的输出端；
第六NMOS管N6，所述N6管的G极连接于INV输入端，S极连接于GND端，D极连接于第五NMOS管S极。
上述公开的一种施密特触发器具有以下的有益效果为：在LET值达到50Mev·cm2/mg的时候，如果采用传统的施密特触发器结构，会发生单粒子翻转现象，即输出信号会输出错误电平。而当采用该新型的施密特触发器结构时，在该LET值下不会发生单粒子翻转现象，不仅有效的避免了错误电平的产生，并且阈值电平控制方便，在传输延迟方面与传统施密特触发器相差无几。
附图说明
图1为本发明实施例一的施密特触发器电路结构图；
图2为本发明实施例一的施密特触发器中反相器的电路结构图；
图3为本发明实施例一的施密特触发器的抗辐照加固结构图；
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。
本发明提供一种抗辐照加固的施密特触发器，其目的在于，当带有施密特触发器的集成电路模块受到辐照影响时，提高电路的抗辐照可靠性，避免出现信号翻转现象，从而导致整个电路模块功能错误甚至失效。本发明的施密特触发器利用抗辐照结构，以及采用抗辐照加固结构的反相器，可以在LET≤50Mev·cm2/mg时，有效的防止单粒子翻转效应的发生。
参见图1，图1为本发明一实施例提供的一种抗辐照的施密特触发器的电路结构图，作为施密特触发器正常功能如下所述：
当输入电压为低电平时，P1～P3导通，N1～N3关断，施密特触发器输出为低电平；
当输入电压由低电平向高电平转化时，N1逐渐导通，INV输入端电压逐渐降低，同时INV输出端电压逐渐升高，当INV输入端电压低于反相器的转换点电压时，P3逐渐关断，N2逐渐开启，使INV输入端电压对地的等效电阻减小，进一步拉低INV输入端电压，加速INV输出端电压的升高速度，加速P3的关断和N2的导通，使施密特触发器的输出快速升为高电平；
当输入电压为高电平时，P1～P3关断，N1～N3导通，施密特触发器输出为高电平；
当输入电压由高电平向低电平转化时，P1逐渐导通，INV输入端电压逐渐升高，同时INV输出端电压逐渐降低，当INV输入端电压高于反相器的转换点电压时，N2逐渐关断，P3逐渐开启，使INV输入端电压对地的等效电阻增大，进一步拉高INV输入端电压，加速INV输出端电压的降低速度，加速N2的关断和P3的导通，使施密特触发器的输出快速降为低电平；
施密特触发器转换点电压的计算公式如下：
Figure BDA0002331295930000031
Figure BDA0002331295930000041
K1＝(WP2/LP2)/(WP1/LP1)；
K2＝(WN3/LN3)/(WN1/LN1)；
Figure BDA0002331295930000042
R＝(WN1/LN1)/(WP1/LP1)；
VHL为施密特触发器的高电平变为低电平的转换电压；
VLH为施密特触发器的低电平变为高电平的转换电压；
VDD为施密特触发器的输入电源电压；
VTHN为NMOS管的导通阈值电压，与半导体工艺有关；
VTHP为NMOS管的导通阈值电压，与半导体工艺有关；
μn为NMOS管中电子迁移率；
μp为NMOS管中电子迁移率；
Wi/Li(i＝P1,P2,N1,N3)为所述MOS管的宽长比；
由上述的转换点电压计算公式可知，可把M看作一个常数，若取N1和P1的宽长比为一定值，即取MR为一个定值，并合理选择K1、K2，即选择P2和N3的宽长比就可以有效控制施密特触发器的阈值电平。
上述即为施密特触发器的正常功能，而本抗辐照加固的施密特触发器的防止辐照影响的功能如下所述：
本施密特触发器以及施密特触发器中的反相器单元都使用了辐照加固结构，加固电路结构包括六个部分：标准上拉结构、标准下拉结构、加固上拉结构、加固下拉结构、高电平误差校正结构、低电平误差校正结构；
其结构如图3所示。该结构可以增强电路的鲁棒性，结构中的标准上拉结构与下拉结构完成了逻辑电路的基本功能，与CMOS标准单元电路的上拉结构和下拉结构相同。加固上拉结构与加固下拉结构用于增强电路的鲁棒性，设计时可以采用的策略是使加固上拉与下拉结构的结构与标准上拉与下拉结构相同，即做标准的冗余结构，但加固上拉与下拉结构不直接与电路的输出相连，在加固上拉结构和下拉结构与输出之间分别插入高电平误差校正与低电平误差校正结构。
高电平误差校正模块可以在输出为高时监视输出，当输出由于任何原因出现低电平时，高电平误差校正模块将会阻止这一变化的过程。高电平误差校正模块会与加固上拉模块一起吸收更多的电子，而阻止输出电平的下降。类似的，当输出为低电平时，低级纠错结构将起作用。当输出由于某种原因被拉高时，低电平误差校正模块会与加固下拉网络配合工作，向输出端口注入更多的电子，从而使输出电压迅速回落到低电平。
如图1和图2所示，即为加固后的施密特触发器和反相器。图中P1和P4即为标准上拉结构，N1和N4即为标准下拉结构；P2和P5即为加固上拉结构，N3和N6即为加固下拉结构；P3和P6即为高电平误差校正结构，N2和N5即为低电平误差校正结构。
在LET≤50Mev·cm2/mg时，加固后的施密特触发器在某个节点例子轰击后，输出信号在加固结构的保护下，降低了数字逻辑电路受到单粒子效应影响的概率，防止输出电平产生错误从而导致整个电路系统发生故障。
综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。

Claims (3)

1.一种抗辐照加固的施密特触发器，其特征在于，包括：
第一PMOS管P1的G级连接于输入端，S极连接于VDD端；
第一NMOS管N1，所述N1管的G极连接于所述输入端，S极连接于GND端，D极连接于第一PMOS管D极和INV的输入端；
第二PMOS管P2，所述P2管的G极连接于所述输入端，S极连接于VDD端，D极连接于第三PMOS管S极；
第三PMOS管P3，所述P3管的G极连接于所述输出端，D极连接于INV的输入端；
第二NMOS管N2，所述N2管的G极连接于所述输出端，D极连接于INV的输入端；
第三NMOS管N3，所述N3管的G极连接于所述输入端，S极连接于GND端，D极连接于第二NMOS管S极；
反相器单元INV，INV输出端连接于施密特触发器输出端。
2.根据权利要求1所述的抗辐照加固的施密特触发器中，其特征在于，所述反相器INV单元包括：
第四PMOS管P4，所述P4管的G极连接于所述INV输入端，S极连接于VDD端，D极连接于第四NMOS管D极；
第四NMOS管N4，所述N4管的G极连接于所述INV输入端，S极连接于GND端，D极连接于INV输出端；
第五PMOS管P5，所述P5管的G极连接于所述INV输入端，S极连接于VDD端，D极连接于第六PMOS管S极；
第六PMOS管P6，所述P6管的G极连接于GND端，D极连接于INV的输出端；
第五NMOS管N5，所述N5管的G极连接于VDD端，D极连接于INV的输出端；
第六NMOS管N6，所述N6管的G极连接于INV输入端，S极连接于GND端，D极连接于第五NMOS管S极。
3.根据权利1所述的抗辐照加固的施密特触发器中，其特征在于，抗辐照加固的施密特触发器及其包含的反相器INV单元包括：标准上拉结构、标准下拉结构、加固上拉结构、加固下拉结构、高电平误差校正结构、低电平误差校正结构。
CN201911337252.2A 2019-12-23 2019-12-23 一种抗辐照加固的施密特触发器 Pending CN110995208A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911337252.2A CN110995208A (zh) 2019-12-23 2019-12-23 一种抗辐照加固的施密特触发器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911337252.2A CN110995208A (zh) 2019-12-23 2019-12-23 一种抗辐照加固的施密特触发器

Publications (1)

Publication Number Publication Date
CN110995208A true CN110995208A (zh) 2020-04-10

Family

ID=70075070

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911337252.2A Pending CN110995208A (zh) 2019-12-23 2019-12-23 一种抗辐照加固的施密特触发器

Country Status (1)

Country Link
CN (1) CN110995208A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113114191A (zh) * 2021-04-20 2021-07-13 珠海博雅科技有限公司 复位电路、电路板及复位装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6970015B1 (en) * 2002-03-14 2005-11-29 National Semiconductor Corporation Apparatus and method for a programmable trip point in an I/O circuit using a pre-driver
CN101488736A (zh) * 2009-02-06 2009-07-22 中国航天时代电子公司第七七一研究所 一种动态体偏置施密特触发器电路
CN102412809A (zh) * 2011-11-18 2012-04-11 浙江大学城市学院 基于多输入浮栅mos管的阈值可调型施密特触发器电路
CN103066955A (zh) * 2012-12-17 2013-04-24 广州慧智微电子有限公司 一种用于绝缘硅工艺的小尺寸、快速翻转施密特触发器电路
CN104202037A (zh) * 2014-08-20 2014-12-10 合肥工业大学 一种抗单粒子辐射效应的加固锁存器电路
CN108649929A (zh) * 2018-05-17 2018-10-12 上海华虹宏力半导体制造有限公司 时钟控制的施密特触发器及其在锁存器中的应用
CN110572146A (zh) * 2019-08-29 2019-12-13 安徽大学 一种容忍任意三节点翻转并过滤瞬态脉冲的锁存器

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6970015B1 (en) * 2002-03-14 2005-11-29 National Semiconductor Corporation Apparatus and method for a programmable trip point in an I/O circuit using a pre-driver
CN101488736A (zh) * 2009-02-06 2009-07-22 中国航天时代电子公司第七七一研究所 一种动态体偏置施密特触发器电路
CN102412809A (zh) * 2011-11-18 2012-04-11 浙江大学城市学院 基于多输入浮栅mos管的阈值可调型施密特触发器电路
CN103066955A (zh) * 2012-12-17 2013-04-24 广州慧智微电子有限公司 一种用于绝缘硅工艺的小尺寸、快速翻转施密特触发器电路
WO2014094506A1 (zh) * 2012-12-17 2014-06-26 广州慧智微电子有限公司 用于绝缘硅工艺的小尺寸、快速翻转施密特触发器电路
CN104202037A (zh) * 2014-08-20 2014-12-10 合肥工业大学 一种抗单粒子辐射效应的加固锁存器电路
CN108649929A (zh) * 2018-05-17 2018-10-12 上海华虹宏力半导体制造有限公司 时钟控制的施密特触发器及其在锁存器中的应用
CN110572146A (zh) * 2019-08-29 2019-12-13 安徽大学 一种容忍任意三节点翻转并过滤瞬态脉冲的锁存器

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
A. CALOMARDE等: "A Single Event Transient Hardening Circuit Design Technique Based on Strengthening", 《2013 IEEE 56TH INTERNATIONAL MIDWEST SYMPOSIUM ON CIRCUITS AND SYSTEMS》 *
A.CALOMARDE等: "SET and noise fault tolerant circuit design techniques Application", 《MICROELECTRONICS RELIABILITY》 *
JÜRGEN MAIER等: "Efficient Metastability Characterization for Schmitt-Triggers", 《2019 25TH IEEE INTERNATIONAL SYMPOSIUM ON ASYNCHRONOUS CIRCUITS AND SYSTEMS》 *
ZHE CHEN等: "A High-speed Low Voltage CMOS Schmitt Trigger With Adjustable Hysteresis", 《2017 IEEE/ACIS 16TH INTERNATIONAL CONFERENCE ON COMPUTER AND INFORMATION SCIENCE》 *
资典: "0.13um工艺抗辐射加固输入输出单元库研究与开发", 《中国优秀硕士学位论文全文数据库信息科技辑》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113114191A (zh) * 2021-04-20 2021-07-13 珠海博雅科技有限公司 复位电路、电路板及复位装置

Similar Documents

Publication Publication Date Title
US7236001B2 (en) Redundancy circuits hardened against single event upsets
US6614257B2 (en) Logic architecture for single event upset immunity
CN102723109B (zh) 一种新型的抗单粒子翻转sram存储单元
US8081010B1 (en) Self restoring logic
CN103633990B (zh) 一种抗单粒子翻转与瞬态效应延时可调锁存器
US20070103194A1 (en) Dual redundant dynamic logic
CN106788379A (zh) 一种基于异构双模冗余的抗辐射加固锁存器
CN104022773A (zh) 一种基于dice单元的新型抗seu加固的sr锁存器
Zhang et al. A CMOS design style for logic circuit hardening
CN109547006B (zh) 抗辐照d锁存器
CN106026999B (zh) 一种抗单粒子效应的cmos比较器
CN110995208A (zh) 一种抗辐照加固的施密特触发器
US6642802B2 (en) Ring oscillator providing single event transient immunity
CN103546145B (zh) 抗单粒子瞬态脉冲cmos电路
CN109525236B (zh) 抗双节点翻转的d锁存器
CN111988030A (zh) 一种单粒子三点翻转加固锁存器
CN103886894A (zh) 基于交叉耦合密勒电容抗seu加固的新型存储单元
CN114337611A (zh) 一种基于循环反馈c单元的三节点翻转自恢复锁存器
Park et al. Current sensing differential logic: A CMOS logic for high reliability and flexibility
CN220273655U (zh) 一种基于双模冗余的抗seu锁存器
CN210958326U (zh) 一种高可靠性可自恢复的锁存器结构
CN112787655B (zh) 一种抗辐照锁存器单元电路
CN211018803U (zh) 一种抗单粒子瞬态脉冲反相器加固电路
CN111241770B (zh) 一种针对辐射环境下触发器的低功耗set抑制电路
CN114531144A (zh) 一种抗单粒子翻转锁存器电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20200410

WD01 Invention patent application deemed withdrawn after publication