CN102412809A - 基于多输入浮栅mos管的阈值可调型施密特触发器电路 - Google Patents

基于多输入浮栅mos管的阈值可调型施密特触发器电路 Download PDF

Info

Publication number
CN102412809A
CN102412809A CN2011103671678A CN201110367167A CN102412809A CN 102412809 A CN102412809 A CN 102412809A CN 2011103671678 A CN2011103671678 A CN 2011103671678A CN 201110367167 A CN201110367167 A CN 201110367167A CN 102412809 A CN102412809 A CN 102412809A
Authority
CN
China
Prior art keywords
input
gate mos
type floating
floating
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011103671678A
Other languages
English (en)
Inventor
杭国强
胡晓慧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang University City College ZUCC
Original Assignee
Zhejiang University City College ZUCC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang University City College ZUCC filed Critical Zhejiang University City College ZUCC
Priority to CN2011103671678A priority Critical patent/CN102412809A/zh
Publication of CN102412809A publication Critical patent/CN102412809A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Manipulation Of Pulses (AREA)

Abstract

本发明公开了一种基于多输入浮栅MOS管的阈值可调型施密特触发器电路，在结构上均由二级电路组成，其中第一级电路由一对互补的浮栅MOS管接成反相结构，而且p型浮栅MOS管和n型浮栅MOS管的浮栅是独立的；第二级电路为一个普通的CMOS反相器，CMOS反相器的输出信号分别反馈至第一级电路的p型浮栅MOS管和n型浮栅MOS管的一个栅输入端，实现再生反馈。整个电路的输入信号分别接至p型浮栅MOS管和n型浮栅MOS管的另一个栅输入端，第一级电路的输出实现具有回差特性的逻辑反相功能，第二级电路的输出实现具有回差特性的对输入信号的逻辑缓冲功能。

Description

基于多输入浮栅MOS管的阈值可调型施密特触发器电路
技术领域
本发明涉及一种施密特触发器电路，尤其涉及一种基于浮栅MOS管的阈值可调的施密特触发器电路。
背景技术
施密特触发器能有效抑制叠加在信号上的干扰，消除信号颤动而得到广泛应用，它是模拟和数字系统中对信号进行整形处理，改善开/关控制的一种常用电路。在诸如亚阈值SRAM、无线应答器和传感器等一些新兴应用系统中，施密特触发器起着重要作用。施密特电路的两个重要特征是：能有效地接收缓慢变化的输入信号并将其转变为快速变化的输出信号；对于正向和负向输入信号的直流传输特性有着不同的检测阈值，两者之差称之为回差。
传统的施密特触发器是由运算放大器加之正反馈电阻网络来实现的，这类设计的主要缺点是高功耗，电路也较复杂。目前，基于CMOS工艺设计的施密特电路主要有电流型和电压型之分，并且各自又有多种电路实现方案可供选择，他们大多具有较为简单的电路结构。电流型施密特电路因存在直流通路通常需要消耗较大的功耗，CMOS电压型施密特电路则具有低功耗的特点。
发明内容
本发明的目的在于针对现有技术的不足，提供一种基于浮栅MOS管的新型施密特触发器电路，它们除了具有低功耗和结构简单的特点之外，更为重要的是它们具有回差电压调整方便和高低阈值电压外部可控的特点。
本发明解决技术问题所采用的方案是：
一种基于多输入浮栅MOS管的施密特触发器电路，它包括二级电路，其中，第一级电路为由一个2输入p型浮栅MOS管                                               
Figure 2011103671678100002DEST_PATH_IMAGE002
和一个2输入n型浮栅MOS管
Figure 2011103671678100002DEST_PATH_IMAGE004
构成的互补浮栅MOS反相器，第二级电路为一个CMOS反相器INV；其中，2输入p型浮栅MOS管
Figure 349325DEST_PATH_IMAGE002
的源极接电源
Figure 2011103671678100002DEST_PATH_IMAGE006
，2输入n型浮栅MOS管
Figure 265590DEST_PATH_IMAGE004
的源极接地，2输入p型浮栅MOS管和2输入n型浮栅MOS管
Figure 708390DEST_PATH_IMAGE004
的一个输入端均接输入信号
Figure 2011103671678100002DEST_PATH_IMAGE008
，2输入p型浮栅MOS管
Figure 129007DEST_PATH_IMAGE002
和2输入n型浮栅MOS管
Figure 663894DEST_PATH_IMAGE004
的另一个输入端均接CMOS反相器INV的输出端
Figure 2011103671678100002DEST_PATH_IMAGE010
，2输入p型浮栅MOS管
Figure 839660DEST_PATH_IMAGE002
和2输入n型浮栅MOS管的漏极均接CMOS反相器INV的输入端。
一种基于多输入浮栅MOS管的阈值可控型施密特电路，它包括二级电路，其中，第一级电路为由一个3输入p型浮栅MOS管
Figure 550051DEST_PATH_IMAGE002
和一个3输入n型浮栅MOS管
Figure 673865DEST_PATH_IMAGE004
构成的互补浮栅MOS反相器，第二级电路为一个CMOS反相器INV；其中，3输入p型浮栅MOS管
Figure 958215DEST_PATH_IMAGE002
的源极接电源
Figure 370742DEST_PATH_IMAGE006
，3输入n型浮栅MOS管
Figure 461058DEST_PATH_IMAGE004
的源极接地，3输入p型浮栅MOS管和3输入n型浮栅MOS管
Figure 832313DEST_PATH_IMAGE004
的一个输入端均接输入信号
Figure 794453DEST_PATH_IMAGE008
，3输入p型浮栅MOS管
Figure 360564DEST_PATH_IMAGE002
和3输入n型浮栅MOS管
Figure 226014DEST_PATH_IMAGE004
的另一个输入端均接CMOS反相器INV的输出端
Figure 586588DEST_PATH_IMAGE010
，3输入p型浮栅MOS管
Figure 973707DEST_PATH_IMAGE002
和3输入n型浮栅MOS管的剩余一个输入端分别接两个控制信号和
Figure 2011103671678100002DEST_PATH_IMAGE014
，3输入p型浮栅MOS管
Figure 358738DEST_PATH_IMAGE002
和3输入n型浮栅MOS管
Figure 155793DEST_PATH_IMAGE004
的漏极均接CMOS反相器INV的输入端。与现有技术相比，本发明具有的有益效果是：电路利用了浮栅MOS管所具有的阈值易于控制这一自然属性，无需增加特别的电路，仅需通过分别在p型和n型浮栅MOS管中增加一栅输入端就可以方便地实现施密特电路中的再生反馈，这使得所设计的电路具有非常简单的结构。采用具有独立浮栅结构的互补浮栅MOS管方案，保证了电路具有低功耗和高噪声容限的特点。并且，可以通过改变电容耦合系数来方便地调整回差电压。通过增加浮栅MOS管的输入端数，可以非常容易地接入外部控制信号，从而改变施密特电路中的高、低两个阈值电压。因此本发明具有的最大特点是调整回差电压方便并且可以通过外部控制信号直接控制阈值电压。本发明完全基于标准的双层多晶硅CMOS工艺，除了保持电压型电路低功耗的特点之外，新设计具有电路结构简单、回差电压调节容易，以及对高、低阈值控制方便和灵活等特点。
附图说明
图1是n型和p型多输入浮栅MOS管符号和电容模型；
图2是基于浮栅MOS管的施密特触发器电路；
图3是基于浮栅MOS管的阈值可控型施密特触发器电路；
图4是传统CMOS施密特触发器和具有阈值控制功能的施密特触发器电路；
图5是图2所示施密特触发器电路的电压传输特性曲线（
Figure 2011103671678100002DEST_PATH_IMAGE016
）；
图6是图2所示施密特触发器电路的电压传输特性曲线（
Figure 2011103671678100002DEST_PATH_IMAGE018
）；
图7是不同控制电压下图3所示施密特触发器电路的电压传输特性曲线。
具体实施方式
多输入浮栅MOS管是近年来提出的一种具有功能性强、阈值控制灵活等特点的新型器件，人们已在模拟、数字和神经网络等多个领域对它的应用开展了深入研究。这种器件的加工工艺与标准的双层多晶硅CMOS工艺完全兼容，它的符号表示及其电容模型如图1所示。它具有多个输入栅极和一个浮栅极， 其中浮栅由第一层多晶硅形成， 多个输入控制栅则由第二层多晶硅形成。输入端与浮栅之间通过电容实现耦合。图中V F表示浮栅上的电压， V 0为衬底电压， V 1、 V 2、……、V n为输入信号电压。C 0是浮栅与衬底之间的耦合电容， 它主要由栅氧化层电容C ox 构成， C 1、 C 2、……、C n为各个输入栅与浮栅之间的耦合电容。图中D和S分别表示漏极和源极。浮栅上的净电荷
Figure 2011103671678100002DEST_PATH_IMAGE020
由下式给出：
Figure 2011103671678100002DEST_PATH_IMAGE022
；                                   （1）
对于n沟道浮栅MOS管， 衬底接地， 因此V 0=0。 假设浮栅上的初始电荷为零， 根据电荷守恒定律， 由上式可得:
Figure 2011103671678100002DEST_PATH_IMAGE024
 ；                                                  （2）
 ；                                                 （3）
设V T为由浮栅端看进去的管子的阈值电压， 则当V F> V T时管子导通。 由式（2）和（3）可以看出， 多输入浮栅MOS管能够对各栅极输入信号加权求和，用计算得到的求和结果去控制MOS管的“开”和“关”。 注意到它在浮栅上进行的所有输入信号的加权求和运算是利用电容耦合效应以电压模式来进行的，这显示了它具有比电流模式求和技术更优秀的低功耗特性。如果以V 1作为输入端， 其他输入端作为控制端， 则有：
Figure 2011103671678100002DEST_PATH_IMAGE028
 ；                                          （4）
这样，由V 1端看进去的管子的阈值电压V * t1可以表示为:
Figure 2011103671678100002DEST_PATH_IMAGE030
 ；                                         （5）
上式表明， 无需调整V T， 只要通过改变耦合电容之间的比例关系或改变控制端电压V i就可以改变浮栅MOS管相对于输入信号V 1的阈值电压， 从而控制MOS管的导通和截止。 对于p沟道浮栅MOS管， 衬底通常接电路最高电压源（如V DD）， 因此式（1）中V 0=V DD， 式（2）-（5）需作相应修正。本发明正是利用了多输入浮栅MOS管的阈值易于控制这一自然属性，提出了两种新的施密特电路设计方案。它们不仅拥有十分简单的结构，且具有回差调节容易和阈值控制灵活等特点。
下面结合附图和实施例对本发明进一步说明，本发明的目的和效果将变得更加明显。
实施例1
如图2所示，是一种基于多输入浮栅MOS管的施密特触发器电路。它包括二级电路，其中，第一级电路为由一个2输入p型浮栅MOS管和一个2输入n型浮栅MOS管
Figure 680064DEST_PATH_IMAGE004
构成的互补浮栅MOS反相器，第二级电路为一个CMOS反相器INV，2输入p型浮栅MOS管
Figure 690746DEST_PATH_IMAGE002
的源极接电源
Figure 658702DEST_PATH_IMAGE006
，2输入n型浮栅MOS管
Figure 817150DEST_PATH_IMAGE004
的源极接地，2输入p型浮栅MOS管
Figure 528754DEST_PATH_IMAGE002
和2输入n型浮栅MOS管
Figure 957724DEST_PATH_IMAGE004
的一个输入端均接输入信号
Figure 96581DEST_PATH_IMAGE008
，2输入p型浮栅MOS管
Figure 680009DEST_PATH_IMAGE002
和2输入n型浮栅MOS管
Figure 992042DEST_PATH_IMAGE004
的另一个输入端均接CMOS反相器INV的输出端
Figure 977316DEST_PATH_IMAGE010
，2输入p型浮栅MOS管
Figure 287074DEST_PATH_IMAGE002
和2输入n型浮栅MOS管的漏极均接CMOS反相器INV的输入端。第二级电路的输出分别反馈至第一级电路的p型和n型浮栅MOS管的其中一个栅输入端实现再生反馈功能。
实施例2
如图3所示，是另一种基于多输入浮栅MOS管的阈值可控型施密特电路。它是在图2所示电路的基础上将第一级电路的两个浮栅MOS管增加一个输入端数，并将他们与两个外部控制信号
Figure 2011103671678100002DEST_PATH_IMAGE032
和
Figure 2011103671678100002DEST_PATH_IMAGE034
相连接，这样就可以方便地实现由外部信号来控制施密特电路中的高阈值和低阈值电压。
它包括二级电路，其中，第一级电路为由一个3输入p型浮栅MOS管
Figure 535839DEST_PATH_IMAGE002
和一个3输入n型浮栅MOS管
Figure 375619DEST_PATH_IMAGE004
构成的互补浮栅MOS反相器，第二级电路为一个CMOS反相器INV，3输入p型浮栅MOS管
Figure 417131DEST_PATH_IMAGE002
的源极接电源
Figure 709572DEST_PATH_IMAGE006
，3输入n型浮栅MOS管
Figure 566669DEST_PATH_IMAGE004
的源极接地，3输入p型浮栅MOS管和3输入n型浮栅MOS管
Figure 974834DEST_PATH_IMAGE004
的一个输入端均接输入信号
Figure 82467DEST_PATH_IMAGE008
，3输入p型浮栅MOS管
Figure 477677DEST_PATH_IMAGE002
和3输入n型浮栅MOS管的另一个输入端均接CMOS反相器INV的输出端
Figure 176828DEST_PATH_IMAGE010
，3输入p型浮栅MOS管
Figure 443862DEST_PATH_IMAGE002
和3输入n型浮栅MOS管
Figure 642762DEST_PATH_IMAGE004
的剩余一个输入端分别接两个控制信号
Figure 609843DEST_PATH_IMAGE012
和
Figure 868786DEST_PATH_IMAGE014
，3输入p型浮栅MOS管
Figure 685432DEST_PATH_IMAGE002
和3输入n型浮栅MOS管
Figure 422444DEST_PATH_IMAGE004
的漏极均接CMOS反相器INV的输入端。第二级电路的输出分别反馈至第一级电路的p型和n型浮栅MOS管的其中一个栅输入端实现再生反馈功能。
作为对比，图4给出了传统CMOS施密特触发器电路，它需要6个MOS管，在它的基础上设计的具有阈值控制功能的CMOS施密特触发器电路则需要8个MOS管。
对于图2和图3所示电路，他们的阈值电压由下式给出：
Figure 2011103671678100002DEST_PATH_IMAGE036
；                                               （6）
其中，
Figure 2011103671678100002DEST_PATH_IMAGE038
。
Figure 2011103671678100002DEST_PATH_IMAGE040
和分别为n型和p型浮栅MOS管的增益因子。和
Figure 2011103671678100002DEST_PATH_IMAGE046
分别为由输入端看进去的n型和p型浮栅MOS管的等效阈值电压。取
Figure 2011103671678100002DEST_PATH_IMAGE048
，式（6）可简化为：
Figure 2011103671678100002DEST_PATH_IMAGE050
 ；                                                  （7）
对于图2所示电路，若取
Figure 2011103671678100002DEST_PATH_IMAGE052
，并忽略C 0，由式（3）求得
Figure 2011103671678100002DEST_PATH_IMAGE054
， 
Figure 2011103671678100002DEST_PATH_IMAGE056
。由式（5）求得 。同理，可求得
Figure 2011103671678100002DEST_PATH_IMAGE060
。
Figure 2011103671678100002DEST_PATH_IMAGE062
和
Figure 2011103671678100002DEST_PATH_IMAGE064
分别为n型和p型浮栅MOS管的阈值电压。假设开始时
Figure 2011103671678100002DEST_PATH_IMAGE066
，那么n型浮栅MOS管
Figure 824125DEST_PATH_IMAGE004
截止，p型浮栅MOS管
Figure 817751DEST_PATH_IMAGE002
导通，输出
Figure 2011103671678100002DEST_PATH_IMAGE068
，
Figure 2011103671678100002DEST_PATH_IMAGE070
。随着输入信号的上升，
Figure 396817DEST_PATH_IMAGE004
渐渐导通，
Figure 40288DEST_PATH_IMAGE002
渐渐截止，最终导致输出发生状态翻转。由式（7）可求得在输入信号上升时，电路发生状态翻转时的阈值电压为：
Figure 2011103671678100002DEST_PATH_IMAGE072
 ；                                               （8）
Figure 2011103671678100002DEST_PATH_IMAGE074
即为施密特电路的高阈值电压。一旦第一级电路的输出翻转为低电平， 就使得第二级电路的输出变为高电平。此输出信号反馈至第一级电路的栅输入端，又进一步加速
Figure 500088DEST_PATH_IMAGE004
导通，
Figure 229010DEST_PATH_IMAGE002
截止，从而建立了再生反馈，这一正反馈的结果使得输出迅速变为和
Figure 2011103671678100002DEST_PATH_IMAGE078
。当输入信号由高电平下降时，电路将发生相反的状态转变。同理可求得输入信号下降过程中，电路发生翻转时的阈值电压为：
Figure 2011103671678100002DEST_PATH_IMAGE080
；                                               （9）
Figure 2011103671678100002DEST_PATH_IMAGE082
即为施密特电路的低阈值电压。由式（8）和（9）可求得在所述参数下的回差电压为
Figure 2011103671678100002DEST_PATH_IMAGE084
。采用TSMC 0.35双层多晶硅工艺参数，并取，图5给出了经HSPICE模拟得到的电压传输特性曲线。模拟得到的回差电压与理论值之间的误差小于5%。若取
Figure DEST_PATH_IMAGE090
，采用相同工艺参数，经HSPICE模拟得到的电压传输特性曲线如图6所示。因此，通过改变栅输入端的耦合电容比例系数，可以方便地调整施密特触发器的回差电压。
图3所示施密特触发器的工作原理与图2相似。由于增加了两个控制信号，在输入信号上升和下降过程中，电路发生状态转换时阈值电压可由式（6）求得，分别为：
Figure DEST_PATH_IMAGE092
；                  （10）
；   （11）
上述两式表明该施密特电路的两个阈值电压可以由外部信号
Figure 55627DEST_PATH_IMAGE032
和
Figure 553605DEST_PATH_IMAGE034
加以控制。作为例子，若取
Figure DEST_PATH_IMAGE096
，在
Figure DEST_PATH_IMAGE098
和
Figure DEST_PATH_IMAGE100
两种情况下，图7给出了经HSPICE模拟得到的电压传输特性曲线。模拟结果表明，该施密特触发器的两个阈值电压是可控的，而实现此功能的代价仅仅是增加了两个浮栅MOS管的输入端数，无需其他额外的电路。在传统CMOS施密特触发器设计中，要实现阈值电压受外部信号的控制需要增加2个额外的MOS管，如图4所示。
本发明公开的两种施密特触发器电路，每个电路仅需2个互补浮栅MOS管和2个互补普通MOS管。因此，电路结构十分简单。采用互补结构保证了电路的低功耗特性。通过改变输入端电容耦合系数，可调节回差电压。通过外接控制信号可以方便地实现对两个阈值电压的控制。

Claims (2)

1.一种基于多输入浮栅MOS管的施密特触发器电路，其特征在于，它包括二级电路，其中，第一级电路为由一个2输入p型浮栅MOS管                                               和一个2输入n型浮栅MOS管
Figure 2011103671678100001DEST_PATH_IMAGE004
构成的互补浮栅MOS反相器，第二级电路为一个CMOS反相器INV；其中，2输入p型浮栅MOS管
Figure 306606DEST_PATH_IMAGE002
的源极接电源
Figure 2011103671678100001DEST_PATH_IMAGE006
，2输入n型浮栅MOS管
Figure 161430DEST_PATH_IMAGE004
的源极接地，2输入p型浮栅MOS管
Figure 941167DEST_PATH_IMAGE002
和2输入n型浮栅MOS管
Figure 274060DEST_PATH_IMAGE004
的一个输入端均接输入信号，2输入p型浮栅MOS管
Figure 88432DEST_PATH_IMAGE002
和2输入n型浮栅MOS管
Figure 347113DEST_PATH_IMAGE004
的另一个输入端均接CMOS反相器INV的输出端，2输入p型浮栅MOS管
Figure 614146DEST_PATH_IMAGE002
和2输入n型浮栅MOS管
Figure 750729DEST_PATH_IMAGE004
的漏极均接CMOS反相器INV的输入端。
2.一种基于多输入浮栅MOS管的阈值可控型施密特电路，其特征在于，它包括二级电路，其中，第一级电路为由一个3输入p型浮栅MOS管
Figure 419608DEST_PATH_IMAGE002
和一个3输入n型浮栅MOS管
Figure 350655DEST_PATH_IMAGE004
构成的互补浮栅MOS反相器，第二级电路为一个CMOS反相器INV；其中，3输入p型浮栅MOS管
Figure 104984DEST_PATH_IMAGE002
的源极接电源
Figure 841996DEST_PATH_IMAGE006
，3输入n型浮栅MOS管
Figure 303064DEST_PATH_IMAGE004
的源极接地，3输入p型浮栅MOS管
Figure 732909DEST_PATH_IMAGE002
和3输入n型浮栅MOS管
Figure 974534DEST_PATH_IMAGE004
的一个输入端均接输入信号
Figure 685876DEST_PATH_IMAGE008
，3输入p型浮栅MOS管
Figure 329347DEST_PATH_IMAGE002
和3输入n型浮栅MOS管
Figure 602196DEST_PATH_IMAGE004
的另一个输入端均接CMOS反相器INV的输出端，3输入p型浮栅MOS管
Figure 409932DEST_PATH_IMAGE002
和3输入n型浮栅MOS管
Figure 845593DEST_PATH_IMAGE004
的剩余一个输入端分别接两个控制信号
Figure 2011103671678100001DEST_PATH_IMAGE012
和
Figure 2011103671678100001DEST_PATH_IMAGE014
，3输入p型浮栅MOS管
Figure 554923DEST_PATH_IMAGE002
和3输入n型浮栅MOS管
Figure 505561DEST_PATH_IMAGE004
的漏极均接CMOS反相器INV的输入端。
CN2011103671678A 2011-11-18 2011-11-18 基于多输入浮栅mos管的阈值可调型施密特触发器电路 Pending CN102412809A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2011103671678A CN102412809A (zh) 2011-11-18 2011-11-18 基于多输入浮栅mos管的阈值可调型施密特触发器电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011103671678A CN102412809A (zh) 2011-11-18 2011-11-18 基于多输入浮栅mos管的阈值可调型施密特触发器电路

Publications (1)

Publication Number Publication Date
CN102412809A true CN102412809A (zh) 2012-04-11

Family

ID=45914704

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011103671678A Pending CN102412809A (zh) 2011-11-18 2011-11-18 基于多输入浮栅mos管的阈值可调型施密特触发器电路

Country Status (1)

Country Link
CN (1) CN102412809A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102638248A (zh) * 2012-05-09 2012-08-15 浙江大学城市学院 一种基于神经元mos管的电压型四值施密特触发器电路
CN103701435A (zh) * 2013-12-17 2014-04-02 浙江大学城市学院 一种采用浮栅mos管的脉冲d型触发器
CN105337605A (zh) * 2014-08-04 2016-02-17 瑞昱半导体股份有限公司 Cmos反相器的校正电路及校正方法
WO2018032600A1 (zh) * 2016-08-15 2018-02-22 南京大学 一种新型主动噪声控制生物传感器
CN110995208A (zh) * 2019-12-23 2020-04-10 电子科技大学 一种抗辐照加固的施密特触发器

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050104641A1 (en) * 2003-11-18 2005-05-19 Admtek Incorporated Schmitt trigger circuit realized with low-voltage devices for high-voltage signal application

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050104641A1 (en) * 2003-11-18 2005-05-19 Admtek Incorporated Schmitt trigger circuit realized with low-voltage devices for high-voltage signal application

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
聂莹莹: "基于浮栅MOS器件的数字电路设计研究", 《中国优秀硕士学位论文全文数据库》, 31 December 2006 (2006-12-31) *

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102638248A (zh) * 2012-05-09 2012-08-15 浙江大学城市学院 一种基于神经元mos管的电压型四值施密特触发器电路
CN102638248B (zh) * 2012-05-09 2014-11-19 浙江大学城市学院 一种基于神经元mos管的电压型四值施密特触发器电路
CN103701435A (zh) * 2013-12-17 2014-04-02 浙江大学城市学院 一种采用浮栅mos管的脉冲d型触发器
CN103701435B (zh) * 2013-12-17 2016-01-20 浙江大学城市学院 一种采用浮栅mos管的脉冲d型触发器
CN105337605A (zh) * 2014-08-04 2016-02-17 瑞昱半导体股份有限公司 Cmos反相器的校正电路及校正方法
CN105337605B (zh) * 2014-08-04 2018-12-25 瑞昱半导体股份有限公司 Cmos反相器的校正电路及校正方法
WO2018032600A1 (zh) * 2016-08-15 2018-02-22 南京大学 一种新型主动噪声控制生物传感器
CN107764874A (zh) * 2016-08-15 2018-03-06 南京大学 一种新型主动噪声控制生物传感器
CN107764874B (zh) * 2016-08-15 2020-10-16 南京大学 一种新型主动噪声控制生物传感器
CN110995208A (zh) * 2019-12-23 2020-04-10 电子科技大学 一种抗辐照加固的施密特触发器

Similar Documents

Publication Publication Date Title
CN203675093U (zh) 基于浮栅技术的动态异或门设计
CN103532534B (zh) 栅压自举开关电路
CN102412809A (zh) 基于多输入浮栅mos管的阈值可调型施密特触发器电路
CN107786190B (zh) 一种带漏电流消除技术的低导通电阻平坦度模拟开关
CN102638248B (zh) 一种基于神经元mos管的电压型四值施密特触发器电路
US9325315B2 (en) Nand gate circuit, display back plate, display device and electronic device
CN101924540B (zh) 一种差分时域比较器电路
CN103117740A (zh) 低功耗电平位移电路
CN207039555U (zh) 一种施密特触发器电路
CN103716039B (zh) 一种基于浮栅mos管的增强型动态全加器
CN103701435B (zh) 一种采用浮栅mos管的脉冲d型触发器
CN113472323B (zh) 一种强锁存结构的d触发器电路
Berg et al. Novel ultra low-voltage and high-speed CMOS pass transistor logic
CN101404499B (zh) 一种基于神经mos管的新型反相器
CN203661036U (zh) 一种基于浮栅技术的二值动态BiCMOS与门电路
CN203645649U (zh) 一种基于神经元MOS管的三值动态BiCMOS或门设计
CN103716014B (zh) 一种基于神经元mos管的差分型双边沿触发器设计
CN204376867U (zh) 低功耗逻辑电路及具有该逻辑电路的或非门、与非门和反相器
CN102571071B (zh) 基于阈值逻辑的set/mos混合结构乘法器单元
CN203608178U (zh) 基于浮栅mos管的增强型动态全加器
CN102611429A (zh) 基于阈值逻辑的set/mos混合结构的加法器
KR20150119618A (ko) 슈미트 트리거 회로를 이용한 논리 게이트
CN202453865U (zh) 基于阈值逻辑的set/mos混合结构2位乘法器
CN103281063A (zh) Set/mos混合电路构成的选通逻辑电路
CN103607337B (zh) 一种总线信号接收器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20120411