CN203645649U

CN203645649U - 一种基于神经元MOS管的三值动态BiCMOS或门设计

Info

Publication number: CN203645649U
Application number: CN201320855593.0U
Authority: CN
Inventors: 胡晓慧; 杭国强; 周选昌; 杨旸; 章丹艳
Original assignee: Zhejiang University City College ZUCC
Current assignee: Zhejiang University City College ZUCC
Priority date: 2013-12-20
Filing date: 2013-12-20
Publication date: 2014-06-11
Anticipated expiration: 2023-12-20

Abstract

本实用新型公开了一种基于神经元MOS管的三值动态BiCMOS或门设计，包括高电平实现电路、中间电平实现电路、低电平实现电路；所述高电平实现电路包括nMOS管N1，三输入浮栅nMOS管N2，pnp型三极管Q1；所述中间电平实现电路包括pMOS管P2，npn型三极管Q3；所述低电平实现电路包括pMOS管P1，三输入浮栅nMOS管N3，npn型三极管Q2；所述pMOS管P1和P2的源级接工作电压VDD，栅极分别接CP和漏极分别接N3的漏极和Q3的基极；所述nMOS管N1的源级接地，栅极接漏极接N2的漏极；所述三输入浮栅nMOS管N2和N3的三个输入分别接x、y、GND和GND；本实用新型的有益效果是：电路具有高集成度、高速、大驱动能力的特点，多值动态多输入浮栅技术又使得电路极大的降低了功耗，且电路工作状态可控。

Description

一种基于神经元MOS管的三值动态BiCMOS或门设计

技术领域

本实用新型涉及一种BiCMOS或门设计，更具体说，它涉及一种基于神经元MOS管的三值动态BiCMOS或门设计。

背景技术

BiCMOS电路是CMOS和双极型器件同时集成在一块芯片上的技术，它是以CMOS为主要电路元件，而在要求驱动大电容负载之处加入双极型器件或电路。因此BiCMOS电路既有CMOS电路高集成度、低功耗的优点，又获得了双极型电路高速、大驱动能力的优势。

随着集成电路工艺的快速发展，布线面积已成为制约芯片面积的最主要因素，而多值逻辑的提出为减少芯片内部连线和芯片面积提供了一种有效途径。同时，在处理相同信息量时，使用高信息携带量的多值信号所需的传输线数远小于使用二值信号的个数，可有效提高电路的空间和时间利用率。因此，近年来对多值逻辑的研究引起了越来越多的重视。

多输入浮栅MOS器件是一种具有复杂功能的MOS管，它具有多个输入栅极和一个浮栅极，大大增强了单个晶体管的功能，从而有效地降低了整个电路的复杂度，大大减少了互连线数.另一方面，由于多输入浮栅MOS管对栅极电平的加权求和是通过输入栅与浮栅间的电容耦合来实现的，因此具有极低功耗的特点。

在实现低功耗的方法中，动态电路引起越来越多的关注，因为动态电路具有较低的功耗。在动态电路中，动态能耗控制是一项极为重要的功能，它针对电路器件是否在使用及使用的程度，通过开关来控制器件，使得不需要工作的器件关闭，从而不消耗能量。同时动态电路在速度、芯片面积等方面也比静态电路有优势。

发明内容

本实用新型的目的是克服现有技术中的不足，提供一种降低整个电路的复杂度，功耗低和工作状态可控的基于神经元MOS管的三值动态BiCMOS或门设计。

这种基于神经元MOS管的三值动态BiCMOS或门设计，包括高电平实现电路、中间电平实现电路、低电平实现电路；

所述高电平实现电路包括nMOS管N1，三输入浮栅nMOS管N2，pnp型三极管Q1；

所述中间电平实现电路包括pMOS管P2，npn型三极管Q3；

所述低电平实现电路包括pMOS管P1，三输入浮栅nMOS管N3，npn型三极管Q2；

所述pMOS管P1和P2的源级接工作电压VDD，栅极分别接CP和

漏极分别接N3的漏极和Q3的基极；

所述nMOS管N1的源级接地，栅极接

漏极接N2的漏极；

所述三输入浮栅nMOS管N2和N3的三个输入分别接x、y、GND和

GND；

所述三极管Q1、Q2、Q3的基极分别接N2的源级、N3的源级、P2的漏极，所述三极管Q1、Q2、Q3的集电极分别接工作电压VDD、输出F、输出F，所述三极管Q1、Q2、Q3的发射极分别接输出F、GND、1/2VDD。

本实用新型的有益效果是：BiCMOS技术的应用使得电路具有高集成度、高速、大驱动能力的特点，多值动态多输入浮栅技术又使得电路极大的降低了功耗，且电路工作状态可控。由于使用了浮栅技术和多值技术，降低了整个电路的复杂度，增加了电路携带的信息量。

附图说明

图1为本实用新型电路原理图。

图2为n型和p型多输入浮栅MOS管符号和电容模型。

具体实施方式

下面结合附图和实施例对本实用新型做进一步描述。虽然本实用新型将结合较佳实施例进行描述，但应知道，并不表示本实用新型限制在所述实施例中。相反，本实用新型将涵盖可包含在有附后权利要求书限定的本实用新型的范围内的替换物、改进型和等同物。

多输入浮栅MOS管是近年来提出的一种具有功能性强、阈值控制灵活等特点的新型器件，人们已在模拟、数字和神经网络等多个领域对它的应用开展了深入研究。这种器件的加工工艺与标准的双层多晶硅CMOS工艺完全兼容，它的符号表示及其电容模型如图2所示。它具有多个输入栅极和一个浮栅极，其中浮栅由第一层多晶硅形成，多个输入控制栅则由第二层多晶硅形成。输入端与浮栅之间通过电容实现耦合。图中V_F表示浮栅上的电压，V₀为衬底电压，V₁、V₂、……、V_n为输入信号电压。C₀是浮栅与衬底之间的耦合电容，它主要由栅氧化层电容C_ox构成，C₁、C₂、……、C_n为各个输入栅与浮栅之间的耦合电容。

图中D和S分别表示漏极和源极。浮栅上的净电荷Q_F由下式给出：

Q_{F} = Σ_{i = 0}^{n} C_{i} (V_{F} - V_{i}) = V_{F} Σ_{i = 0}^{n} C_{i} - Σ_{i = 0}^{n} C_{i} V_{i}; - - - (1)

对于n沟道浮栅MOS管，衬底接地，因此V₀=0。假设浮栅上的初始电荷为零，根据电荷守恒定律，由上式可得:

V_{F} = Σ_{i = 1}^{n} w_{i} V_{i}; - - - (2)

w_{i} = \frac{C_{i}}{C_{0} + Σ_{j = 13}^{n} C_{j}}; - - - (3)

设V_T为由浮栅端看进去的管子的阈值电压，则当V_F>V_T时管子导通。由式（2）和（3）可以看出，多输入浮栅MOS管能够对各栅极输入信号加权求和，用计算得到的求和结果去控制MOS管的“开”和“关”。注意到它在浮栅上进行的所有输入信号的加权求和运算是利用电容耦合效应以电压模式来进行的，这显示了它具有比电流模式求和技术更优秀的低功耗特性。如果以V₁作为输入端，其他输入端作为控制端，则有：

V_{1} > \frac{Σ_{i = 0}^{n} C_{i}}{C_{1}} V_{T} - \frac{C_{2}}{C_{1}} V_{2} - \cdot \cdot \cdot - \frac{C_{n}}{C_{1}} V_{n}; - - - (4)

这样，由V₁端看进去的管子的阈值电压V^* _t1可以表示为:

{V^{*}}_{t 1} = \frac{Σ_{i = 1}^{n} C_{i}}{C_{1}} V_{T} - \frac{C_{2}}{C_{1}} V_{2} - \cdot \cdot \cdot - \frac{C_{n}}{C_{1}} V_{n}; - - - (5)

上式表明，无需调整V_T，只要通过改变耦合电容之间的比例关系或改变控制端电压V_i就可以改变浮栅MOS管相对于输入信号V₁的阈值电压，从而控制MOS管的导通和截止。对于p沟道浮栅MOS管，衬底通常接电路最高电压源（如V_DD），因此式（5）中V₀=V_DD，式（2）-（5）需作相应修正。

本实用新型的一种基于神经元MOS管的三值动态BiCMOS或门电路如图1所示。

包括：高电平实现电路、中间电平实现电路、低电平实现电路。

所述高电平实现电路包括nMOS管N1，三输入浮栅nMOS管N2，pnp型三极管Q1。

所述中间电平实现电路包括pMOS管P2，npn型三极管Q3。

所述低电平实现电路包括pMOS管P1，三输入浮栅nMOS管N3，npn型三极管Q2。

所述pMOS管P1和P2的源级接工作电压VDD，栅极分别接CP和

漏极分别接N3的漏极和Q3的基极。

所述nMOS管N1的源级接地，栅极接

漏极接N2的漏极。

所述三输入浮栅nMOS管N2和N3的三个输入分别接x、y、GND和GND。

所述三极管Q1、Q2、Q3的基极分别接N2的源级、N3的源级、P2的漏极，集电极分别接工作电压VDD、输出F、输出F，发射极分别接输出F、GND、1/2VDD。

本设计中所采用的三输入浮栅MOS管N2的输入端（V1=x、V2=y、V3=0）权重相同，即C21=C22=C23=C；三输入浮栅MOS管N3的输入端（

V3=0）权重相同，即C31=C32=C33=C。

根据公式（4）只需

\frac{V 1 * C 21 + V 2 * C 22 + V 3 * C 23}{C 21 + C 22 + C 23} > V_{T} = \frac{V_{H}}{2}

N2导通，即

\frac{x + y}{3} > V_{T} = \frac{V_{H}}{2} - - - (6)

同理，根据公式（4）只需

\frac{V 1 * C 31 + V 2 * C 32 + V 3 * C 33}{C 31 + C 32 + C 33} > V_{T} = \frac{V_{H}}{2}

N3导通，即

\frac{\bar{x} + \bar{y}}{3} > V_{T} = \frac{V_{H}}{2} - - - (7)

当CP为逻辑高电平，为逻辑低电平时，P1和N1截止，P2导通，使得Q3导通，输出F被预置为中间电平1/2VDD，这时输出与输入无关。

当CP为逻辑低电平，

为逻辑高电平时，P1和N1导通，P2截止，这时输出由输入决定：

（1）当输入x、y都是高电平时，根据公式（6），

公式成立，所以N2导通，f1节点为低电平，从而使得Q1导通，输出F为高电平VDD。

（2）当输入x、y都是低电平时，根据公式（7），

公式成立，所以N3导通，f2节点为高电平，从而使得Q2导通，输出F为低电平GND。

（3）当输入x、y中有且仅有一个为高电平时，因为

所以N2和N3都截止，输出F为中间电平1/2VDD。

以H表示输入输出高电平VDD，M表示输入输出中间电平1/2VDD，L表示输入输出低电平GND。根据上面的工作过程，可以总结出所述一种基于神经元MOS管的三值动态BiCMOS或门电路的工作状态如下表所示：