CN103886894A

CN103886894A - 基于交叉耦合密勒电容抗seu加固的新型存储单元

Info

Publication number: CN103886894A
Application number: CN201410084629.9A
Authority: CN
Inventors: 王海滨; 林善明; 谢迎娟; 单鸣雷; 刘玉宏; 刘翔
Original assignee: Changzhou Campus of Hohai University
Current assignee: Changzhou Campus of Hohai University
Priority date: 2014-03-10
Filing date: 2014-03-10
Publication date: 2014-06-25

Abstract

本发明公开了一种基于交叉耦合密勒电容抗SEU加固的新型存储单元，包括存储单元，其特征在于：所述存储单元为DICE存储单元，所述DICE存储单元四个节点中的每两个节点之间设置有密勒电容。本发明的有益之处在于：在DICE存储单元的节点之间连接交叉耦合密勒电容，可以实现用较小的电容获得较大的电容。在电路尺寸上，密勒电容不会明显增加器件面积，可以满足集成电路尺寸越来越小的要求。交叉耦合密勒电容的增加提高了节点翻转的临界点电荷，降低了相同数量的收集电荷能够引起的节点电压的改变，增加了DICE存储单元两个反相器之间的反馈延时时间，提高了DICE存储单元多节点抗SEU加固能力，避免两个节点同时受到辐射影响可能发生反转现象。

Description

基于交叉耦合密勒电容抗SEU加固的新型存储单元

技术领域

本发明涉及存储单元抗SEU加固设计方案，具体涉及一种基于交叉耦合密勒电容抗SEU加固的新型存储单元。

背景技术

空间辐射环境中，辐射效应会导致集成电路寿命降低或存储单元的数据混乱，根据不同的辐射机理，空间辐射对集成电路的影响可分为两大类，即总剂量效应（Total Ionizing Dose, TID）和单粒子效应(Single Event Effect，SEE)。总剂量效应（TID）是长期大量粒子辐射累积，导致整个集成电路逐渐恶化的结果。集成电路制造工艺技术的发展使得TID的问题基本得到解决。单粒子效应（SEE）是能量足够大的粒子射入集成电路时引起的电离效应会产生数量极多的空穴一电子对，引起的半导体器件错误。与TID相反，随着集成电路的尺寸越来越小，节点电容和电源电压不断下降，敏感点之间的距离不断减小，使得电路节点在深亚微米工艺下对SEE更加敏感。在SEE各种形式中，由于入射粒子引起存储单元逻辑状态改变的单粒子翻转（Single Event Upset，SEU）一直是单粒子错误的主要原因。虽然SEU是一种“软错误”，仅引起存储单元逻辑状态改变，并不损坏电路本身，但却是航天设备或卫星系统稳定性面临的最主要问题之一。如果在医学成像和科学实验出现SEU会导致噪声信号和数据丢失，则需要更高的强度和更长的曝光时间来克服噪声。

过去人们提出了很多SEU 加固的存储单元设计，其中双互锁存储单元(Dual Interlocked storage Cell，DICE)由于其结构对称，使用晶体管数较少，功耗低、恢复速度较快而被广泛采用。传统DICE单元内部有2对存储相同信息且相互隔离，相互锁存的敏感点。当其中某一个敏感点发生反转时，可以通过其他三个节点的正确状态自动将该节点的状态恢复。

但是如果DICE单元中有两个（及以上）敏感点同时发生反转，传统DICE结构就不能自动恢复原状态，反而保持错误状态，会导致存储数据错误。随着集成电路工艺的发展，节点电容和电源电压不断下降，敏感点之间的距离不断减小和电荷共享效应的影响，发生多节点反转的可能性越来越高。

发明内容

为解决现有技术的不足，本发明的目的在于提供一种基于交叉耦合密勒电容的DICE存储单元抗SEU加固设计方案。

为了实现上述目标，本发明采用如下的技术方案：

基于交叉耦合密勒电容抗SEU加固的新型存储单元，包括存储单元，其特征在于：所述存储单元为DICE存储单元，所述DICE存储单元包括四个节点；所述DICE存储单元四个节点中的每两个节点之间设置有密勒电容。

前述的基于交叉耦合密勒电容抗SEU加固的新型存储单元，其特征在于：所述密勒电容在所述DICE存储单元的每两个节点之间设置有一个。

前述的基于交叉耦合密勒电容抗SEU加固的新型存储单元，其特征在于：所述密勒电容设置在所述DICE存储单元的每两个节点之间的交叉耦合线上。

本发明的有益之处在于：在DICE存储单元的节点之间连接交叉耦合密勒电容，通过交叉耦合，等效于在MOS管的栅极和漏极节点之间增加电容，可以实现用较小的电容获得较大的电容。在电路尺寸上，密勒电容不会明显增加器件面积，因此对电路芯片面积的影响较小，可以满足集成电路尺寸越来越小的要求。交叉耦合密勒电容的增加提高了节点翻转的临界点电荷，降低了相同数量的收集电荷能够引起的节点电压的改变，增加了DICE存储单元两个反相器之间的反馈延时时间，提高了DICE存储单元多节点抗SEU加固能力，避免两个节点同时受到辐射影响可能发生反转现象。

附图说明

图1是本发明的一个实施例的结构示意图；

图中附图标记的含义：

X1、X2、X3、X4-节点，21、22、23、24-密勒电容。

具体实施方式

以下结合附图和具体实施例对本发明作具体的介绍。

基于交叉耦合密勒电容抗SEU加固的新型存储单元，包括存储单元。

其中存储单元为DICE存储单元，DICE存储单元包括四个节点X1、X2、X3和X4。

DICE存储单元四个节点中的每两个节点之间设置有一个密勒电容。

如图1所示。密勒电容21连接于节点X1和X2交叉耦合线上，密勒电容22连接于节点X2和X3交叉耦合线上，密勒电容23连接于节点X3和X4交叉耦合线上，密勒电容24连接于节点X4和X1交叉耦合线上。每个密勒电容从一个反相器输入端到另一个反相器的输出端，反之亦然。每个密勒电容增加于每个反相器的PMOS的漏极和NMOS的漏极之间。

电容值增加的效果由密勒电容实现，有两方面的优点。第一，电容值的增加由两个反相器的漏极之间的密勒电容来实现，通过交叉耦合，和接在同一个管子的栅极和漏极之间是一样的，但等效电容为密勒电容的倍数，可以实现用较小的电容获得较大的电容。第二，在电路尺寸上，密勒电容不会明显增加器件面积，因此对电路芯片面积的影响较小，可以满足集成电路尺寸越来越小的要求。

传统DICE存储单元中某一个节点发生反转时，可以通过其他三个节点的正确状态自动将该节点的状态恢复。但是有多个敏感点同时发生反转时，就会发生存储数据错误的现象。该新型DICE存储单元从提高临界点翻转电荷，增加恢复电流，提高反馈支路时间常数等多个方面实现多节点SEU加固。其原因是：

1、DICE存储单元中增加器件漏极电容，降低了相同数量的收集电荷能够引起的节点电压的改变。根据电容电荷公式Q=CU,当高能粒子打到DICE存储单元的节点上产生同样的电荷量时，因为漏极电容的增大，使得节点电压波动量减小，降低了电压反转概率。

2、密勒电容连接于DICE存储单元的节点上，增加了各节点反馈支路的时间常数，延缓了节点电位的下降。比如，假设节点X2的初始正确输出是1，当高能粒子打到该节点，其电压会有下降。但是，由于该新型DICE存储单元具有更大的RC常数，从而它的输入端X1和X3，可以在更长时间里维持原状态，这样就使得节点X1在这段时间可以补偿更多的电荷，恢复原来的电位。

3、漏极电压的改变引起栅极电压的改变，这样恢复电流就增加了。例如，假设节点X2的初始正确输出是1，如果X2被粒子打击变为0，这个0会反馈到其输入端X1，从而增加输入电压，使得恢复电流也增大。

因此，该新型DICE存储单元可以提高各个节点受到辐射翻转所需的临界电荷，减少多节点同时发生SEU概率，避免导致存储数据错误，提高了抗SEU效果。

以上显示和描述了本发明的基本原理、主要特征和优点。本行业的技术人员应该了解，上述实施例不以任何形式限制本发明，凡采用等同替换或等效变换的方式所获得的技术方案，均落在本发明的保护范围内。

Claims

1.基于交叉耦合密勒电容抗SEU加固的新型存储单元，包括存储单元，其特征在于：所述存储单元为DICE存储单元，所述DICE存储单元包括四个节点；所述DICE存储单元四个节点中的每两个节点之间设置有密勒电容。

2.根据权利要求1所述的基于交叉耦合密勒电容抗SEU加固的新型存储单元，其特征在于：所述密勒电容在所述DICE存储单元的每两个节点之间设置有一个。

3.根据权利要求1所述的基于交叉耦合密勒电容抗SEU加固的新型存储单元，其特征在于：所述密勒电容设置在所述DICE存储单元的每两个节点之间的交叉耦合线上。