CN211018803U - 一种抗单粒子瞬态脉冲反相器加固电路 - Google Patents
一种抗单粒子瞬态脉冲反相器加固电路 Download PDFInfo
- Publication number
- CN211018803U CN211018803U CN201922171780.7U CN201922171780U CN211018803U CN 211018803 U CN211018803 U CN 211018803U CN 201922171780 U CN201922171780 U CN 201922171780U CN 211018803 U CN211018803 U CN 211018803U
- Authority
- CN
- China
- Prior art keywords
- effect transistor
- field effect
- field
- circuit
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本实用新型公开了一种抗单粒子瞬态脉冲反相器加固电路,属于集成电路、电路抗辐照加固技术领域。其包括第一、第二、第三、第四、第五、第六场效应晶体管,第三、第四场效应晶体管的漏极相连,第一、第二晶体管的源极、漏极分别相连并且源极和第三、第四场效应晶体管的漏极相连,第五场效应晶体管的源极和衬底同时接电源,第五场效应晶体管的漏级和第三场效应晶体管的源极相连,第六场效应晶体管的源极和衬底同时接地,第六场效应晶体管的漏极和第四场效应晶体管的源极相连,第一、第二、第三、第四、第五、第六场效应晶体管的栅极相连。本实用新型不仅能够完成普通反相器的逻辑功能,还具备高性能的抗单粒子效应的性能。
Description
技术领域
本实用新型涉及集成电路、电路抗辐照加固技术领域,特别是指一种抗单粒子瞬态脉冲反相器加固电路。
背景技术
进入二十一世纪以来,航天技术得到了飞速的发展,集成电路作为航空航天器的核心,由于其处于外太空,没有大气层对各种辐射源的屏蔽作用,直接暴露在各种辐射源下,将会产生各种辐射效应,从而导致航天器发生故障。
辐射效应引起集成电路失效的机制有多种。对于触发器、存储器等时序单元而言,辐射环境中的高能粒子轰击电路的敏感节点,会在入射轨迹上点击大量电荷,这些电荷被电路收集,使单元存储状态发生翻转,形成单粒子翻转效应(Single-Event Upset, SEU);对于组合逻辑电路而言,入射粒子点击的电荷被敏感节点收集,产生瞬态电压脉冲,形成单粒子瞬态脉冲(Single-Event Transient, SET),这些瞬态脉冲沿着数据通路向下传播,如果被时序单元采集,最终导致电路状态破环,发展成为单粒子翻转效应。随着集成电路工艺的发展,集成电路的特征尺寸不断突破极限,工作频率不断的增加,纳米工艺高频电路中SET导致的软错误逐渐占据主导,称为集成电路的主要失效模式。
在亚微米体硅CMOS工艺下,集成电路中对入射粒子最敏感的区域通常是反向偏置的PN结,工作在截状态的场效应晶体管的漏电极PN结反偏,漏区和衬底之间存在较强的外加电压。当具有高能量的粒子入射到截止管的漏区时,会在其入射轨迹上和材料作用产生大量的自由电子-空穴对,并破坏漏区与衬底之间的内建电场,使外加电压产生的强电场可以沿着入射轨迹向下延伸,形成漏斗似的形状,这一现象被称之为漏斗效应。在漏斗效应下,半导体晶体管的漏区和衬底近似导通,在外加电压下,由入射粒子产生的大量电子-空穴对大部分被漏区及衬底收集,形成瞬态脉冲电流。单粒子瞬态脉冲可能产生错误的逻辑信号,并使整个系统的功能失常。
针对单粒子瞬态脉冲,现有技术中提出过很多种方法,主要有以下三方面:
1)在单粒子脉冲产生阶段降低电荷的收集,主要是从工艺方面采用特殊的制造工艺,如外延层、三阱工艺、重离子阻挡层、SOI等来抑制单粒子瞬态脉冲。然而这种方法需要特定的工艺线,价格昂贵,一般采用电路设计的方法进行加固。
2)单粒子瞬态脉冲在电路中沿数据通路传播的过程中可以采用一定的电路结构进行滤除,如在单粒子瞬态脉冲传播的关键路径上插入调谐脉冲滤波结构。滤波结构需要能区分脉冲信号和有用的信号宽度,对系统的时钟频率影响较大。
3)在单粒子脉冲被时序单元捕获阶段采取一定的措施使其不被捕获,就不会对电路的结果造成影响,如三模冗余电路的方法。但是,三模冗余电路使面积、功耗增大了三倍。
可见,现有技术中应对单粒子瞬态脉冲的方法存在各种缺陷,还有进一步改进的空间。
实用新型内容
为解决上述技术问题,本实用新型提供了一种抗单粒子瞬态脉冲反相器加固电路,可以对反相器的敏感节点进行加固,提高其抗单粒子脉冲的水平。
为了实现上述目的,本实用新型采用的技术方案是:
一种抗单粒子瞬态脉冲反相器加固电路,其包括第一场效应晶体管、第二场效应晶体管、第三场效应晶体管、第四场效应晶体管、第五场效应晶体管、第六场效应晶体管,第三、第四场效应晶体管的漏极相连,第一、第二场效应晶体管的源极、漏极分别相连并且源极和第三、第四场效应晶体管的漏极相连,第五场效应晶体管的源极和衬底同时接电源,第五场效应晶体管的漏级和第三场效应晶体管的源极相连,第六场效应晶体管的源极和衬底同时接地,第六场效应晶体管的漏极和第四场效应晶体管的源极相连,第一、第二、第三、第四、第五、第六场效应晶体管的栅极相连。
进一步的,所述第一场效应晶体管、第三场效应晶体管、第五场效应晶体管均为P沟道场效应晶体管,第二场效应晶体管、第四场效应晶体管、第六场效应晶体管均为N沟道场效应晶体管。
本实用新型采用上述技术方案的有益效果在于:
1、本实用新型中,当输入端IN输入信号为0(低电平)的时候,第一场效应晶体管、第三场效应晶体管导通,而第二场效应晶体管、第四场效应晶体管则处于截止状态,所以输出端OUT输出信号为1(高电平)。当输入端IN输入信号为1(高电平)的时候,第一场效应晶体管、第三场效应晶体管处于截止状态,第二场效应晶体管、第四场效应晶体管导通,则输出端OUT输出信号为0(低电平)。电路实现了反相器的功能。
2、当输入端IN输入为1,输出端OUT输出为0的时候,本实用新型电路具有抗单粒子瞬态脉冲的功能。具体来说,当高能粒子入射第一场效应晶体管时会沿粒子入射轨迹产生大量电子-空穴对,会对电路产生单粒子效应,即可提升输出端OUT的电平,严重的会使输出端OUT电压变为高电平;而在本电路中,由于存在第三场效应晶体管将第一场效应晶体管的源极与电源隔离并使第一场效应晶体管的源极电平和漏极电平一样为低电平,由于第一场效应晶体管内部电势差为零,所以使产生的自由电子-空穴对绝大部分复合掉,极大的降低了漏极对电荷的收集,减小了电路的单粒子瞬态脉冲,具备很强的抗辐照性能。
3、当输入端IN输入为0,输出端OUT输出为1的时候,本实用新型电路也具有抗单粒子瞬态脉冲的功能。具体来说,当高能粒子入射第二场效应晶体管时会沿粒子入射轨迹产生大量电子-空穴对,会对电路产生单粒子效应,即可降低输出端OUT的电平,严重的会使输出端OUT电压变为低电平;而在本电路中,由于存在第四场效应晶体管将第二场效应晶体管的源极与地隔离并使第二场效应晶体管的源极电平和漏极电平一样为高电平,由于第二场效应晶体管内部电势差为零,所以使产生的自由电子-空穴对绝大部分符合掉,极大的降低了漏极对电荷的收集,减小了电路的单粒子瞬态脉冲,具备很强的抗辐照性能。
附图说明
图1为本实用新型实施例中抗单粒子瞬态脉冲反相器加固电路的电路示意图。
图2为本实用新型实施例中用于说明反相器敏感节点的电路示意图。
图3为本实用新型实施例中用于说明粒子入射反偏PN结产生大量自由电子空穴对并被漏极收集的示意图。
图4为本实用新型实施例中用于说明单粒子入射采用抗单粒子瞬态脉冲反相器加固电路输出端的电路示意图。
图5为本实用新型实施例中用于说明单粒子入射未经加固的反相器的输出端的示意图。
图6为本实用新型实施例中用于说明图4和图5中电路的输入信号。
图7为本实用新型实施例中用于说明图4和图5中没有单粒子入射时电路的输出信号。
图8为本实用新型实施例中用于说明图4中,单粒子入射采用抗单粒子瞬态脉冲反相器电路的输出信号。
图9为本实用新型实施例中用于说明图5中,单粒子入射未经加固的反相器的输出信号。
具体实施方式
为进一步阐明本实用新型的目的、技术方案及有点,以下结合具体实施例,并参照附图,对本实用新型进一步详细说明。
图1为一种抗单粒子瞬态脉冲反相器加固电路的电路示意图,该电路包括第一场效应晶体管P1、第二场效应晶体管N1、第三场效应晶体管P2、第四场效应晶体管N2,第五场效应晶体管P3、第六场效应晶体管N3。第一场效应晶体管P1、第三场效应晶体管P2、第五场效应晶体管P3均为P沟道场效应晶体管,第二场效应晶体管N1、第四场效应晶体管N2、第六场效应晶体管均为N沟道场效应晶体管。第一场效应晶体管P1的栅极、第二场效应晶体管N1的栅极、第三场效应晶体管P2的栅极、第四场效应晶体管N2的栅极、第五场效应晶体管P3的栅极、第六场效应晶体管N3的栅极相连作为输入端IN,第一场效应管P1、第二场效应晶体管N1的漏极相连作为输出端OUT,第三场效应晶体管P2、第四场效应晶体管N2的漏极相连,第一场效应晶体管P1、第二场效应晶体管N1的源极相连并和第三场效应晶体管P2、第四场效应晶体管N2的漏极相连,第五场效应晶体管P3的源极和衬底同时接电源VDD,第五场效应晶体管P3的漏级和第三场效应晶体管P2的源极相连,第六场效应晶体管N3的源极和衬底同时接地GND,第六场效应晶体管N3的漏极和第四场效应晶体管N2的源极相连。
当输入端IN输入信号为0(低电平)的时候,第一场效应晶体管P1、第三场效应晶体管P2导通,而第二场效应晶体管N1、第四场效应晶体管N2则处于截止状态,所以输出端OUT输出信号为1(高电平)。当输入端IN输入信号为1(高电平)的时候,第一场效应晶体管P1、第三场效应晶体管P2处于截止状态,第二场效应晶体管、第四场效应晶体管导通,则输出端OUT输出信号为0(低电平)。电路实现了反相器的功能。此外,本电路还具有抗单粒子瞬态脉冲的功能,当输入端IN输入为1,输出端OUT输出为0的时候,当高能粒子入射第一场效应晶体管P1时会沿粒子入射轨迹产生大量电子-空穴对,会对电路产生单粒子效应,即可提升输出端OUT的电平,严重的会使输出端OUT电压变为高电平。而在此电路中由于存在第三场效应晶体管P2将第一场效应晶体管P1的源极与电源隔离并使第一场效应晶体管P1的源极电平和漏极电平一样为低电平,由于第一场效应晶体管P1内部电势差为零,所以使产生的自由电子-空穴对绝大部分复合掉,极大的降低了漏极对电荷的收集,减小了电路的单粒子瞬态脉冲;当输入端IN输入为0,输出端OUT输出为1的时候,当高能粒子入射第二场效应晶体管N1时会沿粒子入射轨迹产生大量电子-空穴对,会对电路产生单粒子效应,即可降低输出端OUT的电平,严重的会使输出端OUT电压变为低电平。而在此电路中由于存在第四场效应晶体管N2将第二场效应晶体管N1的源极与地隔离,并使第二场效应晶体管N2的源极电平和漏极电平一样为高电平,由于第二场效应晶体管N2内部电势差为零,所以使产生的自由电子-空穴对绝大部分符合掉,极大的降低了漏极对电荷的收集,减小了电路的单粒子瞬态脉冲,具备很强的抗辐照性能。
图2为用于说明反相器敏感节点的电路示意图,该反相器由一个P沟道场效应晶体管P1和一个N沟道场效应晶体管N1构成。当输入端输入为0(低电平)时,P沟道场效应晶体管P1导通,N沟道场效应晶体管N1截止,输出端输出为1(高电平),N沟道场效应晶体管N1的漏极pn结反偏,单粒子入射时产生的大量电荷会被漏极吸收降低输出端的电平。当输入端输入为1(高电平)时,P沟道场效应晶体管P1截止,N沟道场效应晶体管N1导通,输出端输出为0(低电平),P沟道场效应晶体管P1的漏极pn结反偏,单粒子入射时产生的大量电荷会被漏极吸收升高输出端的电平。所以该反相器的敏感节点如图中阴影所示,为P沟道场效应晶体管P1和N沟道场效应晶体管N2的漏极。
图3为用于说明粒子入射反偏PN结产生大量自由电子空穴对并被漏极收集的示意图。当具有高能量的粒子入射到截止管的漏区时,会在其入射轨迹上和材料作用产生大量的自由电子-空穴对,并破坏漏区与衬底之间的内建电场,使外加电压产生的强电场可以沿着入射轨迹向下延伸,形成漏斗似的形状,这一现象被称之为漏斗效应。在漏斗效应下,半导体晶体管的漏区和衬底近似导通,在外加电压下,由入射粒子产生的大量电子-空穴对大部分被漏区及衬底收集,形成瞬态脉冲电流。
图4为用于说明单粒子入射采用抗单粒子瞬态脉冲反相器加固电路输出端的电路示意图。图5为用于说明单粒子入射未经加固的反相器的输出端的示意图。本实施例中所用的所有P沟道场效应晶体管的宽长比均为4.8/0.13,N沟道场效应晶体管宽长比均为2.8/0.35,电源电压为3.3V。
图6为用于说明图4和图5中电路的输入信号。图7为用于说明图4和图5中没有单粒子入射时电路的输出信号。
图8为用于说明图4中,单粒子入射采用抗单粒子瞬态脉冲反相器电路的输出信号。图9为用于说明图5中,单粒子入射未经加固的反相器的输出信号。本实施例中,单粒子在2.0ns时入射,线性传输能量为40MeV-cm2/mg。可以清楚的看到,未经加固的反相器已经明显翻转,而采用抗单粒子瞬态脉冲反相器的电路输出脉冲在电源电压一半以上,并未翻转,因此采用本实用新型的一种抗单粒子瞬态脉冲反相器加固电路,可以大幅度的提高电路抗单粒子瞬态的能力。
以上所述的具体实施例,对本实用新型的目的,技术方案和有益效果进行了进一步详细说明,所应理解的是,以上所述仅为本实用新型的具体实施例而已,并不用于限制本实用新型,凡在本实用新型的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本实用新型的保护范围之内。
Claims (2)
1.一种抗单粒子瞬态脉冲反相器加固电路,其特征在于:包括第一场效应晶体管、第二场效应晶体管、第三场效应晶体管、第四场效应晶体管、第五场效应晶体管、第六场效应晶体管,第三、第四场效应晶体管的漏极相连,第一、第二场效应晶体管的源极、漏极分别相连并且源极和第三、第四场效应晶体管的漏极相连,第五场效应晶体管的源极和衬底同时接电源,第五场效应晶体管的漏级和第三场效应晶体管的源极相连,第六场效应晶体管的源极和衬底同时接地,第六场效应晶体管的漏极和第四场效应晶体管的源极相连,第一、第二、第三、第四、第五、第六场效应晶体管的栅极相连。
2.根据权利要求1所述的一种抗单粒子瞬态脉冲反相器加固电路,其特征在于:所述第一场效应晶体管、第三场效应晶体管、第五场效应晶体管均为P沟道场效应晶体管,第二场效应晶体管、第四场效应晶体管、第六场效应晶体管均为N沟道场效应晶体管。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201922171780.7U CN211018803U (zh) | 2019-12-06 | 2019-12-06 | 一种抗单粒子瞬态脉冲反相器加固电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201922171780.7U CN211018803U (zh) | 2019-12-06 | 2019-12-06 | 一种抗单粒子瞬态脉冲反相器加固电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN211018803U true CN211018803U (zh) | 2020-07-14 |
Family
ID=71481375
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201922171780.7U Active CN211018803U (zh) | 2019-12-06 | 2019-12-06 | 一种抗单粒子瞬态脉冲反相器加固电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN211018803U (zh) |
-
2019
- 2019-12-06 CN CN201922171780.7U patent/CN211018803U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6703858B2 (en) | Logic architecture for single event upset immunity | |
US20070052442A1 (en) | Redundancy circuits hardened against single event upsets | |
US20110102042A1 (en) | Apparatus and method for hardening latches in soi cmos devices | |
CN103633990B (zh) | 一种抗单粒子翻转与瞬态效应延时可调锁存器 | |
JP2006526953A (ja) | 耐放射線回路 | |
CN102723109A (zh) | 一种新型的抗单粒子翻转sram存储单元 | |
CN109450407A (zh) | 基于SMIC 65nm商用工艺的抗SEU和SET的DICE触发器设计方法 | |
US20050156620A1 (en) | Radiation hardening of logic circuitry using a cross enabled, interlocked logic system and method | |
CN102394635A (zh) | 冗余soi电路单元 | |
CN110855286A (zh) | 一种抗单粒子瞬态脉冲反相器加固电路 | |
CN211018803U (zh) | 一种抗单粒子瞬态脉冲反相器加固电路 | |
EP1277283B1 (en) | High speed logic family | |
CN103546145A (zh) | 抗单粒子瞬态脉冲cmos电路 | |
CN210578492U (zh) | 一种cmos集成电路抗单粒子效应加固电路 | |
CN107565952A (zh) | 一种基于c单元和传输门的抗辐射锁存器电路 | |
CN107947780A (zh) | 应用于抗辐照电压转换芯片的双内锁自复位振荡器结构 | |
CN104579275A (zh) | 能够抵抗双节点翻转的触发器结构 | |
JPWO2019235363A1 (ja) | D型フリップフロップ回路 | |
CN108336992B (zh) | 一种具有抗单粒子瞬态效应的缓冲器 | |
CN204272058U (zh) | 能够抵抗单粒子效应和双节点翻转的时域加固触发器 | |
CN204068927U (zh) | 基于保护门的时域加固锁存器 | |
CN110830021A (zh) | 一种cmos集成电路抗单粒子效应加固电路 | |
CN112234954B (zh) | 一种节点反馈的单粒子翻转加固触发器电路结构 | |
CN204334529U (zh) | 能够抵抗双节点翻转的触发器结构 | |
CN105071796A (zh) | 能够抵抗双节点翻转的时域加固锁存器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |