CN114185393A - 加固电流镜电路及抗单粒子瞬态效应的加固方法 - Google Patents

加固电流镜电路及抗单粒子瞬态效应的加固方法 Download PDF

Info

Publication number
CN114185393A
CN114185393A CN202111502387.7A CN202111502387A CN114185393A CN 114185393 A CN114185393 A CN 114185393A CN 202111502387 A CN202111502387 A CN 202111502387A CN 114185393 A CN114185393 A CN 114185393A
Authority
CN
China
Prior art keywords
pmos
transistor
current mirror
circuit
well contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202111502387.7A
Other languages
English (en)
Other versions
CN114185393B (zh
Inventor
郭阳
刘婧恬
梁斌
陈建军
池雅庆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National University of Defense Technology
Original Assignee
National University of Defense Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National University of Defense Technology filed Critical National University of Defense Technology
Priority to CN202111502387.7A priority Critical patent/CN114185393B/zh
Publication of CN114185393A publication Critical patent/CN114185393A/zh
Application granted granted Critical
Publication of CN114185393B publication Critical patent/CN114185393B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/0033—Radiation hardening
    • H03K19/00338—In field effect transistor circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Automation & Control Theory (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Control Of Electrical Variables (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种加固电流镜电路及抗单粒子瞬态效应的加固方法，该电路包括：作为电流镜根节点的PMOS管MR，多个叶节点PMOS管、PMOS开关管以及反相器；所述PMOS管MR的栅极与漏极相连，连接到输入端，同时连接到PMOS开关管的源级；所述PMOS开关管的漏极连接到多个PMOS管的栅极，多个PMOS管的漏极为电流输出端；PMOS管MR和多个PMOS管的衬底和源极都接Vdd；在PMOS管MR旁边放置一个N型掺杂区的N阱接触，所述N阱接触不与电源相连。该方法可以基于上述电路来实现。本发明具有结构简单、操作简便、易实现、加固效果好等优点。

Description

加固电流镜电路及抗单粒子瞬态效应的加固方法
技术领域
本发明主要涉及到电子系统抗辐射技术领域，特指一种加固电流镜电路及抗单粒子瞬态效应的加固方法。
背景技术
应用于航天、航空的电子系统很容易受到辐射效应的影响，从而导致系统失效。辐射环境下工作的电子系统，主要考虑的辐射效应有单粒子效应(SEE，Single-EventEffect)和总剂量效应(TID，Total Ionizing Dose)两种。随着工艺的不断缩减，总剂量效应对芯片的影响在逐渐减小；相反单粒子效应对航天设备中电子器件的影响却日益加剧。相比于数字电路而言，模拟电路对辐射效应更加敏感，且抗单粒子效应加固设计更加困难。因此，高性能模拟电路已成为辐射效应研究的重点和难点。
单粒子效应(SEE，Single-Event Transient)通常是由宇宙射线、太阳粒子事件、超铀材料自然衰变或者是核武器爆炸所产生的高能粒子轰击电路所导致电路功能突变的现象。半导体器件在受到单粒子轰击后，高能粒子的能量沉积会导致粒子的碰撞电离，在浓度梯度和电场的作用下电离出的电荷被收集和输运，导致电路被轰击结点出现电流和电压瞬时突变。
电流镜电路是电子系统设计中最重要的组成部分之一，各种模拟和混合信号系统都需要使用电流镜电路。电流镜为各种子电路系统(如ADC、DAC等)提供精确而稳定的输出电流。由于电流镜对其他电路有重大影响，了解电流镜在辐照环境下的行为并研究其抗单粒子瞬态效应对于工作在极端环境下的电子系统具有重要价值。
如图1所示，传统的电流镜电路通常包括一个电流输入端Iref和若干个电流输出端Iout1到Ioutn。输入电流流经二极管偏置的场效应晶体管MR，MR作为根节点产生偏置电压Vg为各个叶节点晶体管ML1到MLn提供偏置，从而产生输出电流Iout1到Ioutn。
忽略晶体管的沟道长度调制效应，电流镜第n级输出电流为：
Figure BDA0003402261660000021
其中WR和LR为根节点晶体管MR的宽度和长度，WLn和LLn为第n级叶节点晶体管MLn的宽度和长度。Iref为输入参考电流，Ioutn为第n级输出电流。
由此可知，电流镜的根节点晶体管MR是最敏感晶体管，因为它产生偏置电压Vg给所有叶节点晶体管提供偏置。一旦MR受到单粒子轰击，Vg信号扰动，所有的输出电流将受到影响。
目前，电流镜电路抑制单粒子瞬态的加固方法较少。
有从业者J.T.liu等人2020年在SemiconductorScience and Technology上发表的“Current Mirror Featuring DTMOS forAnalog Single-Event TransientMitigationin Space Application”文章中提出了采用动态阈值晶体管(DTMOS)作为SET加固手段。仿真结果表明将部分普通CMOS晶体管换成DTMOS晶体管可以有效抑制单粒子瞬态效应，但会带来额外的PVT扰动和面积开销。
同年该组在IET Circuits,Devices&Systems上发表的“Current Mirror withChargeDissipation Transistor for AnalogSingle-Event Transient MitigationinSpace Application”文章中将电流镜的Vg信号作为检测信号，一旦检测到Vg信号异常将会触发泄放晶体管泄放由单粒子轰击引入的额外电离电荷，从而达到抗单粒子瞬态的目的。但是该方法会增加额外的敏感节点。如果泄放晶体管本身被单粒子轰击到，它将会错误地打开从而对Vg信号产生影响。
发明内容
本发明要解决的技术问题就在于：针对现有技术存在的技术问题，本发明提供一种结构简单、操作简便、易实现、加固效果好的加固电流镜电路及抗单粒子瞬态效应的加固方法。
为解决上述技术问题，本发明采用以下技术方案：
一种加固电流镜电路，其包括：
多个PMOS管、PMOS开关管、反相器及作为电流镜根节点的PMOS管MR；
所述加固电流镜电路具有一个电流输入端和多个电流输出端；一个输入端是参考电流输入端Iref，多个电流输出端是Iout1到Ioutn。所述PMOS管MR的栅极与漏极相连，连接到输入端，同时连接到PMOS开关管的源级；所述PMOS开关管的漏极连接到多个PMOS管的栅极，多个PMOS管的漏极为电流输出端；PMOS管MR和多个PMOS管的衬底和源极都接Vdd；
在PMOS管MR旁边放置一个N型掺杂区的N阱接触，所述N阱接触不与电源相连。
作为本发明电路的进一步改进：所述N阱接触的电压为Vb，在电路未受到单粒子轰击时Vb＝Vdd。
作为本发明电路的进一步改进：所述N阱接触布局在PMOS管MR旁边满足规则文件的最近距离处。
作为本发明电路的进一步改进：所述N阱接触作为触发信号连接到所述反相器的输入端，所述反相器的输出端连接PMOS开关管的栅极。
本发明进一步提供一种抗单粒子瞬态效应的加固方法，为：晶体管MR生长在N阱的P掺杂区内；在N阱中布局有N型掺杂区的第一N阱接触，所述第一N阱接触连接电源Vdd以控制N阱电势；在作为根节点的晶体管MR旁边设置第二N阱接触，所述第二N阱接触不与电源相连。
作为本发明方法的进一步改进：所述第二N阱接触的电压为Vb，在电路未受到单粒子轰击时Vb＝Vdd。
作为本发明方法的进一步改进：所述第二N阱接触作为触发信号直接连接到反相器的输入端，反相器的输出端连接一个PMOS晶体管Psense作为开关管。
作为本发明方法的进一步改进：在电路正常工作中Vb信号保持为高电平，则反相器输出为低电平，PMOS晶体管Psense保持为开态，晶体管MR产生的偏置信号从根节点传播至各叶节点，为各个叶节点晶体管提供偏置电压Vg。
作为本发明方法的进一步改进：在单粒子轰击到根节点晶体管MR时，受轰击晶体管的漏极和体区的PN结将会坍塌，N阱电势将短暂地正偏，使Vb电压短暂跳变为低电平，漏极电压短暂地跳变为高电平；反相器输出为高电平，驱动PMOS晶体管Psense关闭，从而隔离SET轰击MR晶体管产生的扰动。
与现有技术相比，本发明的优点在于：
本发明的加固电流镜电路及抗单粒子瞬态效应的加固方法，利用本发明的电流镜电路就可以实现对电流镜电路的根节点晶体管的加固，根节点晶体管在受到单粒子轰击之后其产生的错误信号无法传播到各个叶节点晶体管，从而使输出电流不发生改变。为了加固在电路上额外增加的反相器和开关晶体管对单粒子不敏感，该技术不会对电路性能产生影响也不会引入其他敏感节点，也不会产生额外的敏感面积。
附图说明
图1是现有技术中未加固电流镜电路(以PMOS管为例)。
图2是本发明电流镜电路在具体应用实例中的电路原理示意图。
图3是本发明电流镜电路在具体应用实例中的版图示意图。
图4是本发明在TCAD仿真软件中建模并模拟单粒子轰击到MR晶体管的漏极得到的Vb信号跳变结果示意图。
图5是本发明在TCAD仿真软件中建模并模拟单粒子轰击到MR晶体管的漏极得到的Vg信号和输出电流变化在加固与未加固电路中的结果示意图。
图6是本发明在具体应用实例中模拟单粒子轰击到反相器电路和Psense晶体管的TCAD模拟结果示意图。
具体实施方式
以下将结合说明书附图和具体实施例对本发明做进一步详细说明。
如图2所示，本发明的加固电流镜电路为抗单粒子瞬态脉冲的电流镜电路，它包括普通电流镜电路、不与电源地相连的N阱接触、反相器电路和PMOS开关晶体管。其中：该电流镜电路具有一个电流输入端和多个电流输出端。一个输入端是参考电流输入端Iref；多个电流输出端是Iout1到Ioutn。
本发明的电流镜电路包括多个PMOS管和一个反相器电路。其中：
一个PMOS管MR作为电流镜的根节点，其栅极与漏极相连，连接到输入端Iref，同时连接到PMOS开关管Psense的源级，PMOS开关管Psense的漏极连接到多个PMOS管ML1到MLn的栅极，多个PMOS管ML1到MLn的漏极为电流输出端Iout1到Ioutn。
PMOS管MR和多个PMOS管ML1到MLn的衬底和源极都接Vdd。
参见图3所示的版图示意图，以PMOS晶体管构成电流镜电路为例，PMOS晶体管生长在N阱的P掺杂区内。在N阱中除了布局正常的N型掺杂区的N阱接触(N阱接触1)，其正常连接电源Vdd控制N阱电势以外，在根节点晶体管MR旁边以满足工艺规则的最近距离放置另一个N型掺杂区的N阱接触(N阱接触2)，其不与电源相连。N阱接触2的电压为Vb，在电路未受到单粒子轰击时Vb＝Vdd。
即，本发明在版图上PMOS管MR旁边以满足规则文件的最近距离布局一个额外的N阱接触(图3中的N阱接触2)，其电势为Vb，作为触发信号连接到反相器的输入端，反相器的输出端连接Psense的栅极。
本发明进一步提供一种抗单粒子瞬态效应的加固方法，由于根节点晶体管MR为最敏感晶体管，因此本发明最为关键的创新就是针对它进行加固设计。本发明的加固方法包括：
晶体管MR(如PMOS晶体管)生长在N阱的P掺杂区内。在N阱中除了布局正常的N型掺杂区的N阱接触(N阱接触1)，其正常连接电源Vdd控制N阱电势以外，在根节点晶体管MR旁边以满足工艺规则的最近距离放置另一个N型掺杂区的N阱接触(N阱接触2)，其不与电源相连。N阱接触2的电压为Vb，在电路未受到单粒子轰击时Vb＝Vdd。
在具体应用实例中，N阱接触2作为触发信号直接连接到反相器的输入端，反相器的输出端连接一个PMOS晶体管Psense作为开关管。在电路正常工作中Vb信号保持为高电平，则反相器输出为低电平，Psense晶体管保持为开态，MR产生的偏置信号能正常从根节点传播至各叶节点，为各个叶节点晶体管提供偏置电压Vg。如果一旦有单粒子轰击到根节点晶体管MR，受轰击晶体管的漏极和体区(对于PMOS晶体管即为N阱区)的PN结将会坍塌，N阱电势将短暂地正偏，从而使Vb电压短暂跳变为低电平，漏极电压短暂地跳变为高电平。反相器输出为高电平，驱动Psense晶体管关闭。因此单粒子轰击引起的MR漏极信号的扰动不能传播到各个输出叶节点，Vg信号保持不变，从而达到抗单粒子瞬态的效果。
由上可知，本发明采用上述设计之后，在粒子轰击到PMOS管MR根节点的过程中，PMOS管MR的体区和漏极的PN结坍塌，体区电势下降，漏极电压抬升。反相器的输入端Vb受到单粒子的影响由高电平跳变为低电平，输出端由低电平跳变为高电平，PMOS开关管Psense由正常的导通状态变为截至状态，使PMOS管MR产生的偏置信号在受到单粒子影响后无法传播到各叶节点，多个PMOS管ML1到MLn的栅极电压Vg保持不变。如此，单粒子轰击到PMOS管MR根节点对输出电流信号产生的影响得到抑制。
如果单粒子轰击反相器电路，反相器的输出端由低电平跳变为高电平，PMOS开关管Psense由正常的导通状态变为截至状态，各叶节点的多个PMOS管ML1到MLn的栅极电势将保持原始状态，输出电流不会改变，电路不会产生单粒子效应。
如果单粒子轰击PMOS开关管Psense，Psense晶体管正常状态即为导通状态，对单粒子轰击不敏感，输出电流不会改变，电路不会产生单粒子效应。
图4为利用图3在TCAD仿真软件中建模并模拟单粒子轰击到MR晶体管的漏极得到的Vb信号跳变结果。
该模拟采用图2和图3所示的电路示意图和版图示意图。在TCAD软件中对本发明的电流镜电路布局并模拟LET＝10MeV·cm2/mg的单粒子在t＝0时刻轰击到MR晶体管的漏极中心。在未受到单粒子轰击时Vb信号保持为高电平，如果一旦有单粒子轰击到根节点晶体管MR，MR的漏极和N阱区的PN结将会坍塌，N阱电势将短暂地正偏，从而使Vb电压短暂跳变为低电平。以电源电压的一半(Vdd＝0.9V，电源电压的一半即为0.45V)作为阈值电压，TCAD仿真结果表明Vb受到LET＝10MeV·cm2/mg的单粒子影响产生的脉冲宽度为1.91ns。该结果表明MR的漏极在受到LET＝10MeV·cm2/mg的单粒子轰击后Psense晶体管将断开1.91ns。
图5(a)为利用图2在TCAD仿真软件中建模并模拟单粒子轰击到MR晶体管的漏极得到的Vg信号在加固与未加固电路中的结果。图中I线为未加固，图中II线为加固。
该模拟采用图2所示的版图和电路示意图。为了方便分析以n＝1为例，即只有一个输出电流。同时为了简单分析使MR和ML1晶体管的宽度和长度均相同，因此输出电流Iout1与输入参考电流Iref相等。在TCAD软件中对本发明的电流镜电路布局并模拟LET＝10MeV·cm2/mg的单粒子在t＝0时刻轰击到MR晶体管的漏极中心。对于加固和未加固电路，在未受到单粒子影响时Vg电压均为0.37V。未加固电流镜电路的Vg信号在MR晶体管在受到单粒子轰击后最高跳变为0.5V，SET脉冲高度为0.13V。利用本发明的加固电流镜电路在MR晶体管受到单粒子轰击后Vg信号最高跳变为0.38V，SET脉冲高度为0.01V。对比加固和未加固电路，利用本发明可以将Vg信号的SET脉冲扰动缩小到2.6％。
图5(b)为利用图2在TCAD仿真软件中建模并模拟单粒子轰击到MR晶体管的漏极得到的输出电流在加固与未加固电路中的结果。图中I线为未加固，图中II线为加固。
该模拟采用图2所示的版图和电路示意图。为了方便分析以n＝1为例，即只有一个输出电流。同时为了简单分析使MR和ML1晶体管的宽度和长度均相同，因此输出电流Iout1与输入参考电流Iref相等。在TCAD软件中对本发明的电流镜电路布局并模拟LET＝10MeV·cm2/mg的单粒子在t＝0时刻轰击到MR晶体管的漏极中心。对于加固和未加固电路，在未受到单粒子影响时输出电流均为110uA。未加固电流镜电路的输出电流在MR晶体管在受到单粒子轰击后最低跳变为56.2uA，SET引起的电流变化为53.8uA。利用本发明的加固电流镜电路在MR晶体管受到单粒子轰击后输出电流最低跳变为106.7uA，SET引起的电流变化为3.3uA。对比加固和未加固电路，利用本发明可以将输出电流的SET脉冲幅度缩小到6.1％。
图6所示为模拟单粒子轰击到反相器电路和Psense晶体管的TCAD模拟结果。图中I线为轰击反相器，图中II线为轰击Psense。
该模拟采用图2所示的版图和电路示意图。为了方便分析以n＝1为例，即只有一个输出电流。同时为了简单分析使MR和ML1晶体管的宽度和长度均相同，因此输出电流Iout1与输入参考电流Iref相等。在电路正常工作状态时Vb信号为高电平，反相器输入为高电平，因此反相器中的PMOS管为截至状态，NMOS管为导通状态。反相器的敏感节点为PMOS管，因此在反相器SET分析中单粒子轰击节点为PMOS管的漏极。在Psense晶体管的SET分析中单粒子轰击节点为Psense管的漏极。重离子采用LET＝10MeV·cm2/mg，轰击时刻为t＝0。
从图5中可以看出，无论是单粒子轰击反相器电路还是单粒子轰击Psense晶体管，输出电流均只产生很小扰动。电路正常工作时输出电流为110uA。单粒子轰击Psense晶体管造成的输出电流变化幅度最大为2.8uA。单粒子轰击反相器电路造成的输出电流变化幅度最大为0.2uA。无论是单粒子轰击到反相器电路还是单粒子轰击到Psense晶体管所造成的输出电流的扰动都不超过自身信号幅度的3％，对电路的影响可以忽略不计。因此为了加固电流镜电路而增加的反相器电路和Psense晶体管均不会贡献敏感面积。
以上仅是本发明的优选实施方式，本发明的保护范围并不仅局限于上述实施例，凡属于本发明思路下的技术方案均属于本发明的保护范围。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理前提下的若干改进和润饰，应视为本发明的保护范围。

Claims (10)

1.一种加固电流镜电路，其特征在于，包括：
多个PMOS管、PMOS开关管、反相器及作为电流镜根节点的PMOS管MR；
所述PMOS管MR的栅极与漏极相连，连接到输入端，同时连接到PMOS开关管的源级；所述PMOS开关管的漏极连接到多个PMOS管的栅极，多个PMOS管的漏极为电流输出端；PMOS管MR和多个PMOS管的衬底和源极都接Vdd；
在PMOS管MR旁边放置一个N型掺杂区的N阱接触，所述N阱接触不与电源相连。
2.根据权利要求1所述的加固电流镜电路，其特征在于，所述N阱接触的电压为Vb，在电路未受到单粒子轰击时Vb＝Vdd。
3.根据权利要求1所述的加固电流镜电路，其特征在于，所述N阱接触布局在PMOS管MR旁边满足规则文件的最近距离处。
4.根据权利要求1所述的加固电流镜电路，其特征在于，所述N阱接触作为触发信号连接到所述反相器的输入端，所述反相器的输出端连接PMOS开关管的栅极。
5.根据权利要求1所述的加固电流镜电路，其特征在于，所述加固电流镜电路具有一个电流输入端和多个电流输出端；一个输入端是参考电流输入端Iref，多个电流输出端是Iout1到Ioutn。
6.一种抗单粒子瞬态效应的加固方法，其特征在于，晶体管MR生长在N阱的P掺杂区内；在N阱中布局有N型掺杂区的第一N阱接触，所述第一N阱接触连接电源Vdd以控制N阱电势；在作为根节点的晶体管MR旁边设置第二N阱接触，所述第二N阱接触不与电源相连。
7.根据权利要求6所述的抗单粒子瞬态效应的加固方法，其特征在于，所述第二N阱接触的电压为Vb，在电路未受到单粒子轰击时Vb＝Vdd。
8.根据权利要求6所述的抗单粒子瞬态效应的加固方法，其特征在于，所述第二N阱接触作为触发信号直接连接到反相器的输入端，反相器的输出端连接一个PMOS晶体管Psense作为开关管。
9.根据权利要求6-8中任意一项所述的抗单粒子瞬态效应的加固方法，其特征在于，在电路正常工作中Vb信号保持为高电平，则反相器输出为低电平，PMOS晶体管Psense保持为开态，晶体管MR产生的偏置信号从根节点传播至各叶节点，为各个叶节点晶体管提供偏置电压Vg。
10.根据权利要求9所述的抗单粒子瞬态效应的加固方法，其特征在于，在单粒子轰击到根节点晶体管MR时，受轰击晶体管的漏极和体区的PN结将会坍塌，N阱电势将短暂地正偏，使Vb电压短暂跳变为低电平，漏极电压短暂地跳变为高电平；反相器输出为高电平，驱动PMOS晶体管Psense关闭，从而隔离单粒子轰击产生的扰动。
CN202111502387.7A 2021-12-09 2021-12-09 加固电流镜电路及抗单粒子瞬态效应的加固方法 Active CN114185393B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111502387.7A CN114185393B (zh) 2021-12-09 2021-12-09 加固电流镜电路及抗单粒子瞬态效应的加固方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111502387.7A CN114185393B (zh) 2021-12-09 2021-12-09 加固电流镜电路及抗单粒子瞬态效应的加固方法

Publications (2)

Publication Number Publication Date
CN114185393A true CN114185393A (zh) 2022-03-15
CN114185393B CN114185393B (zh) 2023-05-26

Family

ID=80604125

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111502387.7A Active CN114185393B (zh) 2021-12-09 2021-12-09 加固电流镜电路及抗单粒子瞬态效应的加固方法

Country Status (1)

Country Link
CN (1) CN114185393B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107342762A (zh) * 2017-05-31 2017-11-10 北京时代民芯科技有限公司 一种抗单粒子瞬态时钟树结构
CN109075752A (zh) * 2016-05-12 2018-12-21 三菱电机株式会社 偏置电流电路、信号处理装置及偏置电流控制方法
CN110855286A (zh) * 2019-12-06 2020-02-28 中国电子科技集团公司第五十四研究所 一种抗单粒子瞬态脉冲反相器加固电路
CN112636744A (zh) * 2020-12-24 2021-04-09 中国人民解放军国防科技大学 一种抗单粒子瞬态的高电平复位电路
CN112956119A (zh) * 2018-09-05 2021-06-11 宜普电源转换公司 基于GaN的可调电流驱动器电路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109075752A (zh) * 2016-05-12 2018-12-21 三菱电机株式会社 偏置电流电路、信号处理装置及偏置电流控制方法
CN107342762A (zh) * 2017-05-31 2017-11-10 北京时代民芯科技有限公司 一种抗单粒子瞬态时钟树结构
CN112956119A (zh) * 2018-09-05 2021-06-11 宜普电源转换公司 基于GaN的可调电流驱动器电路
CN110855286A (zh) * 2019-12-06 2020-02-28 中国电子科技集团公司第五十四研究所 一种抗单粒子瞬态脉冲反相器加固电路
CN112636744A (zh) * 2020-12-24 2021-04-09 中国人民解放军国防科技大学 一种抗单粒子瞬态的高电平复位电路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
LIU JINGTIAN: "Current mirror with charge dissipation transistor for analogue single‐event transient mitigation in space application", 《IET CIRCUIT, DEVICE & SYSTEM》 *

Also Published As

Publication number Publication date
CN114185393B (zh) 2023-05-26

Similar Documents

Publication Publication Date Title
Devaraj et al. Design and Analysis of Modified Pre-Charge Sensing Circuit for STT-MRAM
US4805148A (en) High impendance-coupled CMOS SRAM for improved single event immunity
Gaillard Single event effects: Mechanisms and classification
Kerns et al. The design of radiation-hardened ICs for space: A compendium of approaches
US6278287B1 (en) Isolated well transistor structure for mitigation of single event upsets
US6058041A (en) SEU hardening circuit
US8116120B2 (en) Depletion-mode MOSFET circuit and applications
US8115515B2 (en) Radiation hardened differential output buffer
US6583470B1 (en) Radiation tolerant back biased CMOS VLSI
CN1981379A (zh) 用于静电放电保护的多叠层电源箝位电路
EP2287909A2 (en) Depletion-mode MOSFET circuits and applications
Chabi et al. Design and analysis of radiation hardened sensing circuits for spin transfer torque magnetic memory and logic
US20060221675A1 (en) System and method for hardening MRAM bits
Andreou et al. Single event transients and pulse quenching effects in bandgap reference topologies for space applications
US20060119379A1 (en) Single event upset hardened circuitry without sensitivity to overshoot and/or undershoot conditions
CN114185393B (zh) 加固电流镜电路及抗单粒子瞬态效应的加固方法
Shayan et al. SEU tolerant robust memory cell design
US7411411B1 (en) Methods and systems for hardening a clocked latch against single event effects
Simionovski et al. A bulk built-in current sensor for set detection with dynamic memory cell
Sarkar et al. SEU tolerant SRAM cell
Johnston et al. The effects of space radiation on linear integrated circuits
Li et al. A 10-transistor 65 nm SRAM cell tolerant to single-event upsets
Zhao et al. A Single-event Transient Mitigation Technique for Bandgap Reference Utilizing in Space Application
Liu et al. Current mirror with charge dissipation transistor for analogue single‐event transient mitigation in space application
Messina Design of radiation-tolerant current and voltage reference circuits in a 0.18 μm high-voltage CMOS technology

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant