CN109075752A - 偏置电流电路、信号处理装置及偏置电流控制方法 - Google Patents

偏置电流电路、信号处理装置及偏置电流控制方法 Download PDF

Info

Publication number
CN109075752A
CN109075752A CN201780026812.5A CN201780026812A CN109075752A CN 109075752 A CN109075752 A CN 109075752A CN 201780026812 A CN201780026812 A CN 201780026812A CN 109075752 A CN109075752 A CN 109075752A
Authority
CN
China
Prior art keywords
bias current
field effect
effect transistor
terminal
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780026812.5A
Other languages
English (en)
Other versions
CN109075752B (zh
Inventor
加贺野未来
尾込智和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN109075752A publication Critical patent/CN109075752A/zh
Application granted granted Critical
Publication of CN109075752B publication Critical patent/CN109075752B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only
    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07D—HANDLING OF COINS OR VALUABLE PAPERS, e.g. TESTING, SORTING BY DENOMINATIONS, COUNTING, DISPENSING, CHANGING OR DEPOSITING
    • G07D7/00—Testing specially adapted to determine the identity or genuineness of valuable papers or for segregating those which are unacceptable, e.g. banknotes that are alien to a currency
    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07D—HANDLING OF COINS OR VALUABLE PAPERS, e.g. TESTING, SORTING BY DENOMINATIONS, COUNTING, DISPENSING, CHANGING OR DEPOSITING
    • G07D7/00—Testing specially adapted to determine the identity or genuineness of valuable papers or for segregating those which are unacceptable, e.g. banknotes that are alien to a currency
    • G07D7/004—Testing specially adapted to determine the identity or genuineness of valuable papers or for segregating those which are unacceptable, e.g. banknotes that are alien to a currency using digital security elements, e.g. information coded on a magnetic thread or strip
    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07D—HANDLING OF COINS OR VALUABLE PAPERS, e.g. TESTING, SORTING BY DENOMINATIONS, COUNTING, DISPENSING, CHANGING OR DEPOSITING
    • G07D7/00—Testing specially adapted to determine the identity or genuineness of valuable papers or for segregating those which are unacceptable, e.g. banknotes that are alien to a currency
    • G07D7/04—Testing magnetic properties of the materials thereof, e.g. by detection of magnetic imprint
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/34—DC amplifiers in which all stages are DC-coupled
    • H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/228—A measuring circuit being coupled to the input of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Computer Security & Cryptography (AREA)
  • Amplifiers (AREA)
  • Inspection Of Paper Currency And Valuable Securities (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

偏置电流电路(116)包括：将电流源(201)连接到漏极端子和栅极端子的N型MOSFET(202)；及将偏置电流的输出端子(212、213)连接到漏极端子并将源极端子接地的N型MOSFET(203、204)。偏置电流电路(116)还包括：将漏极端子和源极端子中的任一方及另一方连接到N型MOSFET(202)及N型MOSFET(203、204)的栅极端子的N型MOSFET(205)；及将漏极端子连接到N型MOSFET(203、204)的栅极端子并将源极端子接地的N型MOSFET(206)。将在提供偏置电流时变成低电平、在停止偏置电流时变成高电平的控制信号输入到N型MOSFET(206)的栅极端子，将控制信号的反转信号输入到N型MOSFET(205)的栅极端子。

Description

偏置电流电路、信号处理装置及偏置电流控制方法
技术领域
本发明涉及对电子电路提供或停止偏置电流的偏置电流电路、具有偏置电流控制功能的信号处理装置及偏置电流控制方法。
背景技术
以往，利用将多个传感器元件排成一列而构成的传感器阵列来读取图像的技术正得以灵活运用。例如，用于读取利用磁性墨水印刷于纸上的磁信息的磁传感器装置中，利用将磁阻元件进行桥式连接后得到的电路来读取磁信息，该磁阻元件具有在施加有磁场时电阻值发生变化这一特性。
在检测纸币等的微小磁性图案的磁传感器装置中，由于纸币等中使用的磁性图案的磁化量较为微小，因此，磁阻元件的电阻值的变化较为微小。因此，从桥式连接的磁阻元件的中点取出的传感器输出信号也较为微小。为了获取图案信息，需要在低噪音的状态下以约1000倍的高增益将该传感器输出信号进行放大。
实现高增益、低噪音的放大器的消耗电流较大，由于将这种放大器分别连接到磁阻元件，因此，变成驱动多个放大器，功耗增加。由此，存在如下问题：伴随向装置供电的电源的高容量化而引起高成本化，因装置的发热而引起搭载在装置内部的元器件的寿命降低，因此，需要用于散热的机构等。
对于这些问题，提出有如下技术：仅在读取图像时使放大器为驱动状态，在无需使待机时的电路动作时，停止偏置电流从而抑制功耗(例如专利文献1)。在专利文献1中，说明了通过对电流镜像电路的电流输出端子追加控制电路，可实现偏置电流的输出/停止。
现有技术文献
专利文献
专利文献1：日本专利特开2015-37287号公报
发明内容
发明所要解决的技术问题
专利文献1中记载的偏置电流电路包括第1、第2双极晶体管，第1、第2双极晶体管构成第1差动对。此外，还包括与第1差动对并联连接且将基准电压施加到控制端子的第3双极晶体管、及与第1差动对串联连接且将与基准电压对应的控制电压施加到控制端子的第4双极晶体管，第3、第4双极晶体管构成第2差动对。此外，还包括与第1差动对连接、且基于从第1双极晶体管输出的电流来输出偏置电流的4个MOS晶体管。
该偏置电流电路由多个晶体管构成，且构成为需要输入到各个晶体管的多个基准电压和与该基准电压相匹配的多个控制信号的输入，存在电路规模变大的问题。
本发明是鉴于上述情况而完成的，其目的在于提供一种可通过简易结构且仅利用单一的控制信号来切换偏置电流的供给/停止的偏置电流电路。
解决技术问题的技术方案
为了达到上述目的，本发明的偏置电流电路包括：将电流源连接到漏极端子及栅极端子的第1场效应晶体管；将提供偏置电流的电子电路连接到漏极端子的第2场效应晶体管；连接在第1场效应晶体管的栅极端子与第2场效应晶体管的栅极端子之间的第1开关元件；及连接在第2场效应晶体管的栅极端子与源极端子之间的第2开关元件。对第1开关元件的控制端子输入根据是否提供偏置电流来进行切换的控制信号，对第2开关元件的控制端子输入控制信号的反转信号，基于控制信号，在对电子电路提供偏置电流时，使第1开关元件导通，使第2开关元件不导通，在对电子电路停止偏置电流时，使第1开关元件不导通，使第2开关元件导通。
发明效果
根据本发明，可通过简易结构且仅利用单一的控制信号来切换偏置电流的供给/停止。
附图说明
图1是表示本发明实施方式1的信号处理装置的结构的框图。
图2是详细表示实施方式1的信号处理装置的一部分结构的图。
图3是表示实施方式1的偏置电流电路的结构的图。
图4是表示信号处理装置的动作的流程图。
图5是读取/放大IC的时序图。
图6是表示本发明实施方式2的偏置电流电路的结构的图。
图7是表示本发明实施方式3的信号处理装置的结构的框图。
图8是表示信号处理装置的动作的流程图。
图9是表示信号处理装置的其他结构的框图。
具体实施方式
实施方式1.
在图1中示出本发明实施方式1的信号处理装置1的结构。如图1所示，本实施方式的信号处理装置1包括：包含多个传感器元件的传感器部10；及具有依次读取并放大从各传感器元件输出的传感器信号的功能的读取/放大IC(Integrated Circuit：半导体集成电路)11。
此外，信号处理装置1包括：将从读取/放大IC11输出的输出信号(SIG)进一步放大的放大器12；将从放大器12输出的模拟信号转换成数字信号的AD(Analog-Digital：模数)转换器(ADC)13；及执行从AD转换器13输出的数字信号的信号处理的数字信号处理电路14。
并且，信号处理装置1包括：对利用磁性墨水进行了印刷的纸张存在于预先设定的范围内这一情况进行检测的纸张检测器15；向读取/放大IC11输出控制信号的读取控制电路16及电流供给/停止控制电路17。读取控制电路16基于表示纸张检测器15检测出纸张这一情况的检测信号，将钳位信号(CLA＿C、CLA＿O)、读取开始信号(SI)及时钟信号(CLK)输出到读取/放大IC11。电流供给/停止控制电路17基于来自纸张检测器15的检测信号，将电流控制信号(PWONL)输出到读取/放大IC11。
时钟信号(CLK)还输入到AD转换器13及数字信号处理电路14，读取开始信号(SI)还输入到数字信号处理电路14。
传感器部10包括多个传感器元件。传感器部10所具备的各传感器元件为检测任意信息的任意元件，具有彼此同等的性能。本实施方式中，对各传感器元件由对纸上利用磁性墨水所印刷的磁性信息进行检测并将磁性信息转换成电信息的MR(Magnetro Resistive：磁阻)元件101、102构成的情况进行说明。
图2是详细表示信号处理装置1的一部分结构的图。如图2所示，传感器部10排列有n个将2个MR元件101、102进行桥式连接并将其两端分别连接到MR用电源103和GND104而得到的电路。此处，排列有CH(Channel：信道)1到CH20的20个信道。传感器部10将MR元件101与MR元件102的连接点即中点电压输出到读取/放大IC11。
如图2所示，读取/放大IC11包括：信道放大器111，该信道放大器111输入有从传感器部10输出的、MR元件101、102的中点电压，对中点电压进行放大；及信道开关112，该信道开关112使信道放大器111的输出导通或不导通。信道放大器111和信道开关112的数量与传感器部10的信道数相同，此处，各包括20个。
此外，读取/放大IC11包括：输出放大器113，该输出放大器113对通过仅使20个信道开关112中的1个导通而输出的、1个信道放大器111的输出进行放大；及输出开关114，该输出开关114使输出放大器113的输出导通或不导通。
读取/放大IC11还包括：信道/输出开关控制电路115，该信道/输出开关控制电路115进行信道开关112和输出开关114的导通、不导通的控制；及偏置电流电路116，该偏置电流电路116向信道放大器111和输出放大器113提供或停止偏置电流。
信道/输出开关控制电路115以从读取控制电路16输入的读取开始信号(SI)为触发，按照时钟信号(CLK)的时序依次切换信道开关112。由此，可逐个信道地输出利用信道放大器111对各信道的中点电压进行放大后的放大信号。
并且，信道/输出开关控制电路115基于从读取控制电路16输入的读取开始信号(SI)和时钟信号(CLK)，在信道开关112中的任意个导通而输出放大信号的期间，使输出开关114导通，除此之外时输出设为不导通的控制信号。由此，读取/放大IC11将利用输出放大器113对信道放大器111的输出进一步进行放大后的信号作为输出信号(SIG)来输出。
偏置电流电路116对各信道放大器111及输出放大器113提供或停止偏置电流。图3是表示偏置电流电路116的结构的图。如图3所示，偏置电流电路116包括基准电流源201、及由N型MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor：金属氧化物半导体场效应晶体管)202、203、204(Qa、Qb、Qc)构成的电流镜像电路。
基准电流源201的电流输入到N型MOSFET202(Qa)的漏极端子，N型MOSFET202(Qa)的漏极端子和栅极端子彼此连接，源极端子接地。而且，通过在N型MOSFET202(Qa)的栅极端子与彼此连接的多个N型MOSFET203(Qb)及N形MOSFET204(Qc)的栅极端子之间插入N型MOSFET205(Qd)及N型MOSFET206(Qe)，从而实现电流供给或停止。
具体而言，将N型MOSFET205(Qd)的漏极端子和源极端子中的任一方连接到N型MOSFET202(Qa)的栅极端子，将另一方连接到N型MOSFET203(Qb)及N型MOSFET204(Qc)的栅极端子。而且，将N型MOSFET206(Qe)的漏极端子连接到N型MOSFET203(Qb)及N型MOSFET204(Qc)的栅极端子，将源极端子接地。
由电流供给/停止控制电路17经由输入端子211输入的电流控制信号(PWONL)在电流输出时成为低电平。该电流控制信号(PWONL)经由逆变器207输入到N型MOSFET205(Qd)的栅极端子，且直接输入到N型MOSFET206(Qe)的栅极端子。
N形MOSFET205(Qd)、206(Qe)插入到没有电流镜像的电流流过的部分，因此，可利用由IC(Integrated Circuit：集成电路)制造工艺能制造的最小尺寸的N型MOSFET来构成。此外，在N型MOSFET205(Qd)、206(Qe)中没有电流流过，因此，即使追加这些器件，也不会对偏置电流电路116的动作点产生影响。此外，由于在始终施加有电源电压的状态下切换电流供给和停止，因此，能在短时间内进行切换。
利用图4和图5，说明如以上那样构成的信号处理装置1的动作。图4是表示信号处理装置1的动作的流程图，图5是读取/放大IC11的时序图。
信号处理装置1的动作从读取/放大IC11的偏置电流电路116停止偏置电流的状态起开始。在纸张检测器15没有在预先设定的范围内检测到利用磁性墨水进行了印刷的纸张时，纸张检测信号为低电平(Low)。此时，从电流供给/停止控制电路17输入到读取/放大IC11的偏置电流电路116的输入端子211的偏置电流控制信号(PWONL)为高电平(High)。
偏置电流控制信号(PWONL)为高电平时，图3所示的N型MOSFET205(Qd)截止，N型MOSFET205(Qd)的漏极-源极间不导通。另一方面，偏置电流控制信号(PWONL)为高电平时，N型MOSFET206(Qe)导通，N型MOSFET206(Qe)的漏极-源极间导通，N型MOSFET203、204(Qb、Qc)的栅极端子接地，信道放大器111用偏置电流的输出端子212、输出放大器113用偏置电流的输出端子213的电流被停止。
若纸张检测器15检测在预先设定的范围内存在纸张(步骤S101)，纸张检测信号变成高电平，则电流供给/停止控制电路17使经由输入端子211输入到读取/放大IC11的偏置电流电路116的偏置电流控制信号(PWONL)为低电平。
若偏置电流控制信号(PWONL)变成低电平，则N型MOSFET205(Qd)导通，N型MOSFET205(Qd)的漏极-源极间导通。另一方面，若偏置电流控制信号(PWONL)变成低电平，则N型MOSFET206(Qe)截止，N型MOSFET206(Qe)的漏极-源极间不导通。由此，N型MOSFET202(Qa)的栅极端子与N型MOSFET203(Qb)及N型MOSFET204(Qc)的栅极端子成为导通状态，作为通常的电流镜像电路进行动作。此时，从输出端子212向信道放大器111提供偏置电流，从输出端子213向输出放大器113提供偏置电流(步骤S102)。
在偏置电流控制信号(PWONL)变成低电平的时刻，从读取控制电路16输出的信道放大器111用的钳位信号(CLA＿C)变成高电平。接收到该信号，各信道放大器111所具备的钳位电路根据各自的信道的由MR元件101及MR元件102构成的MR元件桥的中点电压，对信道放大器111的动作点进行修正(步骤S103)。
此外，在偏置电流控制信号(PWONL)变成低电平的时刻，从读取控制电路16输出的输出放大器113用的钳位信号(CLA＿O)变成高电平。接收到该信号，输出放大器113所具备的钳位电路根据预定信道的信道放大器111的输出或为了修正用而安装的基准电阻桥的中点电压，对输出放大器113的动作点进行修正(步骤S103)。
读取控制电路16将在步骤S103中成为高电平的钳位信号(CLA＿C、CLA＿O)设为低电平后，输出高电平为一定长度的脉冲信号，以作为读取开始信号(SI)(步骤S104)。
读取开始信号(SI)按行周期进行脉冲输出，直至读取预先规定的行数。
读取/放大IC11的各信道的信道放大器111对传感器部10的各信道的MR桥的中点电压的去除直流分量后的信号进行放大。信道/输出开关控制电路115首先使输出开关114导通。之后，按逐个信道使信道开关112依次导通、不导通，从1信道到20信道为止，输出由信道放大器111进行放大后的放大信号。由此，输出1行串行状的输出信号(SIG)(步骤S105)。
从读取/放大IC11输出的1行输出信号(SIG)由放大器12进行放大，并由AD转换器13转换成数字信号(步骤S106)。由AD转换器13转换得到的数字信号由数字信号处理电路14暂时进行保存(步骤S107)。
数字信号处理电路14在暂时保存的数据达到规定的行数，判断是否结束规定行数的读取(步骤S108)。在未结束规定行数的读取的情况下(步骤S108：否)，返回至步骤S104。然后，直至判断为结束规定行数的读取为止，重复步骤S104～S108。
在步骤S108中判断为已结束规定行数的读取时(步骤S108：是)，数字信号处理电路14对暂时保存的数据进行信号处理，并作为磁传感器检测数据来输出(步骤S109)。
与信号处理及数据输出平行地，偏置电流电路116停止信道放大器111和输出放大器113的偏置电流(步骤S110)，结束动作。具体而言，在数字信号处理电路14读取规定行数后，在纸张检测器15未在预先设定的范围内检测到纸张的情况下，纸张检测信号变为低电平。接收到该信号，电流供给/停止控制电路17使输入到偏置电流电路116的偏置电流控制信号(PWONL)为高电平。
偏置电流控制信号(PWONL)为高电平时，图3所示的N型MOSFET205(Qd)截止，N型MOSFET205(Qd)的漏极-源极间不导通。另一方面，偏置电流控制信号(PWONL)为高电平时，N型MOSFET206(Qe)导通，N型MOSFET206(Qe)的漏极-源极间导通，N型MOSFET203、204(Qb、Qc)的栅极端子接地，信道放大器111用偏置电流的输出端子212、输出放大器113用偏置电流的输出端子213的电流被停止。
如此，信号处理装置1在纸张检测前及纸张与纸张之间的纸张未检测期间中，由于偏置电流被停止，因此，可成为在信道放大器111、输出放大器113中没有电流流过的状态。
即，在纸张未检测期间中，与传感器部10的各MR桥的中点连接的信道放大器111及其后级的输出放大器113的偏置电流被停止，因此，在以行状配置多个各信道的MR桥的情况下，可降低信号处理装置1的电流，可降低功耗。
此外，偏置电流电路116利用由IC制造工艺能制造的最小尺寸的N型MOSFET来实现电流供给停止功能，因此，偏置电流电路116可由安装面积较小的小型电路来构成。此外，由于利用最小尺寸的MOSFET来实现电流供给停止功能，因此，读取/放大IC11可引入该MOSFET作为结构要素，与包含运算放大器的其他元件一起进行IC芯片化，从而进一步实现小型化。此外，由于在始终施加有电源电压的状态下切换电流供给/停止，因此，能在短时间内切换电流供给/停止。
像以上说明的那样，根据本实施方式，信号处理装置1包括具有将传感器部10的MR元件101、102的中点电压进行放大并输出的功能的读取/放大IC11。读取/放大IC11包含对信道放大器111及输出放大器113提供并停止偏置电流的偏置电流电路116。偏置电流电路116包括：将电流源201连接到漏极端子和栅极端子的N型MOSFET202；及将偏置电流的输出端子212、213连接到漏极端子并将源极端子接地的N型MOSFET203、204。偏置电流电路116还包括：将漏极端子和源极端子中的任一方及另一方连接到N型MOSFET202及N型MOSFET203、204的栅极端子的N型MOSFET205；及将漏极端子连接到N型MOSFET203、204的栅极端子并将源极端子接地的N型MOSFET206。然后，将在向信道放大器111及输出放大器113提供偏置电流时变成低电平、在向信道放大器111及输出放大器113停止偏置电流时变成高电平的控制信号输入到N型MOSFET206的栅极端子，将控制信号的反转信号输入到N型MOSFET205的栅极端子。由此，读取/放大IC11的信道放大器111及输出放大器113的偏置电流电路116可由简易电路构成，仅利用单一的控制信号来切换偏置电流的供给/停止。
实施方式2.
本发明实施方式2的信号处理装置1的整体结构与实施方式1的结构相同。读取/放大IC11中包含的偏置电流电路316的结构与实施方式1不同。读取/放大IC11的其他结构与实施方式1相同。
图6是表示本实施方式的偏置电流电路316的结构的图。下面，对偏置电流电路316的结构进行详细说明。
偏置电流电路316对各信道放大器111及输出放大器113提供或停止偏置电流。如图6所示，偏置电流电路316包括基准电流源301、及由P型MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor：金属氧化物半导体场效应晶体管)302、303、304(Qa、Qb、Qc)构成的电流镜像电路。
基准电流源301的电流输入到P型MOSFET302(Qa)的漏极端子，P型MOSFET302(Qa)的漏极端子和栅极端子彼此连接，源极端子连接到基准电压源310。而且，通过在P型MOSFET302(Qa)的栅极端子与彼此连接的多个P型MOSFET303(Qb)及P形MOSFET304(Qc)的栅极端子之间插入P型MOSFET305(Qd)及P型MOSFET306(Qe)，从而实现电流供给或停止。
具体而言，将P型MOSFET305(Qd)的漏极端子和源极端子中的任一方连接到P型MOSFET302(Qa)的栅极端子，将另一方连接到P型MOSFET303(Qb)及P型MOSFET304(Qc)的栅极端子。而且，将P型MOSFET306(Qe)的漏极端子连接到P型MOSFET303(Qb)及P型MOSFET304(Qc)的栅极端子，将源极端子连接到基准电压源310。此外，将P型MOSFET303(Qb)及P型MOSFET304(Qc)的源极端子连接到基准电压源310。
由电流供给/停止控制电路17输入的控制信号(PWONL)在电流输出时成为低电平。该控制信号(PWONL)直接输入到P型MOSFET305(Qd)的栅极端子，且经由逆变器307输入到P型MOSFET306(Qe)的栅极端子。
P形MOSFET305(Qd)、306(Qe)插入到没有电流镜像电路的电流流过的部分，因此，可利用由IC(Integrated Circuit：集成电路)制造工艺能制造的最小尺寸的P型MOSFET来构成。此外，在P型MOSFET305(Qd)、306(Qe)中没有电流流过，因此，即使追加这些器件，也不会对偏置电流电路316的动作点产生影响。此外，由于在始终施加有电源电压的状态下切换电流供给和停止，因此，能在短时间内进行切换。
包括将像以上那样构成的偏置电流电路316包含在内的读取/放大IC11的信号处理装置1的动作流程仅偏置电流的停止、供给的动作与实施方式1的结构不同，因此，对该动作进行说明。
在纸张检测器15没有在预先设定的范围内检测到利用磁性墨水来进行印刷的纸张时，纸张检测信号为低电平。此时，从电流供给/停止控制电路17的输入端子211输入到读取/放大IC11的偏置电流电路316的偏置电流控制信号(PWONL)为高电平。
偏置电流控制信号(PWONL)为高电平时，图6所示的P型MOSFET305(Qd)截止，P型MOSFET305(Qd)的漏极-源极间不导通。另一方面，偏置电流控制信号(PWONL)为高电平时，P型MOSFET306(Qe)导通，P型MOSFET306(Qe)的漏极-源极间导通，P型MOSFET303、304(Qb、Qc)的栅极端子上拉至Vdd，信道放大器111用偏置电流的输出端子212、输出放大器113用偏置电流的输出端子213的电流被停止。
若纸张检测器15检测到在预先设定的范围内存在纸张(图4的步骤S101)，纸张检测信号变成高电平，则电流供给/停止控制电路17使经由输入端子211输入到读取/放大IC11的偏置电流电路316的偏置电流控制信号(PWONL)为低电平。
若偏置电流控制信号(PWONL)变成低电平，则P型MOSFET305(Qd)导通，P型MOSFET305(Qd)的漏极-源极间导通。另一方面，若偏置电流控制信号(PWONL)变成低电平，则P型MOSFET306(Qe)截止，P型MOSFET306(Qe)的漏极-源极间不导通。由此，P型MOSFET302(Qa)的栅极端子与P型MOSFET303(Qb)及P型MOSFET304(Qc)的栅极端子成为导通状态，作为通常的电流镜像电路进行动作。此时，从输出端子212向信道放大器111提供偏置电流，从输出端子213向输出放大器113提供偏置电流(图4的步骤S102)。
像以上说明的那样，根据本实施方式，向信道放大器111及输出放大器113提供并停止偏置电流的偏置电流电路316包括：将电流源301连接到漏极端子和栅极端子并将源极端子连接到基准电压源310的P型MOSFET302；及将偏置电流的输出端子212、213连接到漏极端子并将源极端子连接到基准电压源310的P型MOSFET303、304。偏置电流电路316还包括：将漏极端子和源极端子中的任一方及另一方连接到P型MOSFET302及P型MOSFET303、304的栅极端子的P型MOSFET305；及将漏极端子连接到P型MOSFET303、304的栅极端子并将源极端子连接到基准电压源310的P型MOSFET306。然后，将在向信道放大器111及输出放大器113提供偏置电流时变成低电平、在向信道放大器111及输出放大器113停止偏置电流时变成高电平的控制信号输入到P型MOSFET305的栅极端子，将控制信号的反转信号输入到P型MOSFET306的栅极端子。由此，读取/放大IC11的信道放大器111及输出放大器113的偏置电流电路316即使在利用P型MOSFET的情况下也可由简易电路构成，能仅利用单一的控制信号来切换偏置电流的供给/停止。
实施方式3.
在图7中示出本发明实施方式3的信号处理装置2的结构。如图7所示，本实施方式的信号处理装置2在纸张检测器15与电流供给/停止控制电路17之间包括睡眠模式控制电路18，这点与实施方式1的信号处理装置1不同。睡眠模式控制电路18以外的结构与实施方式1的结构相同。
睡眠模式控制电路18进行切换信号处理装置2的睡眠模式的开启/关闭的控制。实施方式1中，纸张检测器15检测有无纸张，在检测到有纸张时，向信道放大器111和输出放大器113输出偏置电流。然而，实际上，有时纸张会连续传送，几乎没有到下一纸张的间隔。为了应对这种情况，本实施方式3中，构成为不是在每次未检测出纸张时就停止偏置电流，而是仅在纸张的传送停止了一定时间的情况下将睡眠模式设定为开启，并停止偏置电流。
图8是表示信号处理装置2的动作的流程图。对于与图4的流程图标注相同编号的处理，处理内容与实施方式1相同，因此省略说明。
若纸张检测器15检测出在预先设定的范围内存在纸张(步骤S101)，则睡眠模式控制电路18判定是否处于睡眠模式开启的状态(步骤S201)。在睡眠模式开启的情况下(步骤S201：是)，电流供给/停止控制电路17向读取/放大IC11的偏置电流电路116输出使偏置电流输出的偏置电流控制信号(步骤S102)。然后，睡眠模式控制电路18设为睡眠模式关闭。在步骤S201中睡眠模式关闭的情况下(步骤S201：否)，输出偏置电流，因此，直接进行信道放大器111、输出放大器113的中点电压修正(步骤S103)。
执行步骤S103～S108的处理，在步骤S109中执行信号处理/输出后，也在输出偏置电流的状态下待机一定时间(步骤S202)。在一定时间(例如1分钟)之内没有检测到纸张的情况下(步骤S203：否)，切换为睡眠模式开启，停止偏置电流(步骤S110)。在一定时间之内检测到纸张的情况下(步骤S203：是)，返回至步骤S101，不停止偏置电流，并开始下一纸张的读取。
像以上说明的那样，根据本实施方式，在纸张检测器15在一定时间内未检测到纸张的情况下，睡眠模式控制电路18切换为睡眠模式开启，停止偏置电流，在一定时间以内检测到下一纸张的情况下，在睡眠模式关闭的状态下继续偏置电流的输出。由此，在连续传送纸张这样的情况下，不会进行信道放大器111、输出放大器113的偏置电流的短时间停止，因此，动作变得稳定化。
如此，本发明中，使偏置电流电路由电流镜像电路构成，该电流镜像电路包括：将电流源连接到漏极端子及栅极端子的第1场效应晶体管；及将提供偏置电流的电子电路连接到漏极端子的第2场效应晶体管。在第1场效应晶体管的栅极端子与第2场效应晶体管的栅极端子之间连接第1开关元件，在第2场效应晶体管的栅极端子与源极端子之间连接第2开关元件。而且，对第1开关元件的控制端子输入根据是否提供偏置电流来进行切换的控制信号，对第2开关元件的控制端子输入控制信号的反转信号。基于该控制信号，在对电子电路提供偏置电流时，使第1开关元件导通，使第2开关元件不导通，在对电子电路停止偏置电流时，使第1开关元件不导通，使第2开关元件导通。由此，可通过简易结构仅利用单一的控制信号来切换偏置电流的供给/停止。
另外，本发明在不脱离本发明的广义思想与范围的情况下，可实现各种实施方式和变形。另外，上述实施方式用于对本发明进行说明，而不对本发明的范围进行限定。即，本发明的范围由权利要求的范围来表示，而不由实施方式来表示。并且，在权利要求的范围内及与其同等发明意义的范围内实施的各种变形也视为在本发明的范围内。
例如，在上述实施方式中，信号处理装置1、2构成为利用读取/放大IC11来读取并放大包括20个信道的MR桥的传感器部10的输出，但也可以是其他结构。图9是表示其他结构的信号处理装置3的框图。如图9所示，信号处理装置3也可利用读取/放大IC11来读取并放大任意信道数的多个传感器部10的输出。此外，也可将多个传感器部10分别与多个读取/放大IC11连接，电流供给/停止控制电路17对各读取/放大IC11控制偏置电流的供给、停止。
此外，传感器部10所具备的传感器元件设为检测磁信息的MR元件101、102，但也可以是检测其他任意信息的传感器元件。例如，也可利用受光元件来构成图像传感器部。
此外，设为输入控制信号(PWONL)来切换MOSFET205、206、305、306的导通/不导通，但也可利用其他任意开关元件来代替MOSFET205、206、305、306。例如，也可以是其他类型的场效应晶体管。
此外，构成偏置电流电路116的电流镜像电路由N型MOSFET202～204或P型MOSFET302～304构成，但也可以由其他类型的场效应晶体管构成。
此外，偏置电流电路116提供/停止各信道放大器111和输出放大器113的偏置电流，但也可用于提供/停止其他任意电子电路的偏置电流。
本申请基于2016年5月12日提出申请的日本专利申请特愿2016-096394号。本说明书中援引日本专利申请特愿2016-096394号的说明书、专利权利要求书、及全部附图作为参照。
标号说明
1，2，3信号处理装置、10传感器部、11读取/放大IC、12放大器、13AD转换器、14数字信号处理电路、15纸张检测器、16读取控制电路、17电流供给/停止控制电路、18睡眠模式控制电路、101，102MR元件、103MR用电源、104GND、111信道放大器、112信道开关、113输出放大器、114输出开关、115信道/输出开关控制电路、116，316，416偏置电流电路、201，301电流源、202～206N型MOSFET、207，307逆变器、211输入端子、212，213输出端子、302～306P型MOSFET、310基准电压源。

Claims (10)

1.一种偏置电流电路，其特征在于，包括：
将电流源连接到漏极端子及栅极端子的第1场效应晶体管；
将提供偏置电流的电子电路连接到漏极端子的第2场效应晶体管；
连接在所述第1场效应晶体管的栅极端子与所述第2场效应晶体管的栅极端子之间的第1开关元件；及
连接在所述第2场效应晶体管的栅极端子与源极端子之间的第2开关元件，
对所述第1开关元件的控制端子输入根据是否提供所述偏置电流来进行切换的控制信号，对所述第2开关元件的控制端子输入所述控制信号的反转信号，
基于所述控制信号，在对所述电子电路提供所述偏置电流时，使所述第1开关元件导通，使所述第2开关元件不导通，在对所述电子电路停止所述偏置电流时，使所述第1开关元件不导通，使所述第2开关元件导通。
2.如权利要求1所述的偏置电流电路，其特征在于，
所述第1开关元件为将所述第1场效应晶体管的栅极端子及所述第2场效应晶体管的栅极端子分别连接到漏极端子和源极端子中的任一方及另一方的第3场效应晶体管，
所述第2开关元件为将漏极端子及源极端子分别连接到所述第2场效应晶体管的栅极端子及源极端子的第4场效应晶体管。
3.如权利要求2所述的偏置电流电路，其特征在于，
所述第1场效应晶体管、第2场效应晶体管、第3场效应晶体管及第4场效应晶体管是N型MOSFET(Metal Oxide Semiconductor Field Effect Transistor：金属氧化物半导体场效应晶体管)，
所述第1场效应晶体管、第2场效应晶体管及第4场效应晶体管将源极端子接地，
输入到所述第3场效应晶体管的栅极端子的所述控制信号在提供所述偏置电流时变成高电平，在停止所述偏置电流时变成低电平。
4.如权利要求2所述的偏置电流电路，其特征在于，
所述第1场效应晶体管、第2场效应晶体管、第3场效应晶体管及第4场效应晶体管是P型MOSFET(Metal Oxide Semiconductor Field Effect Transistor：金属氧化物半导体场效应晶体管)，
所述第1场效应晶体管、第2场效应晶体管及第4场效应晶体管将源极端子连接到正的电压源，
输入到所述第3场效应晶体管的栅极端子的所述控制信号在提供所述偏置电流时变成低电平，在停止所述偏置电流时变成高电平。
5.如权利要求1至4的任一项所述的偏置电流电路，其特征在于，
还包括与所述第2场效应晶体管之间将彼此的栅极端子进行连接且将彼此的源极端子进行连接的1个以上的场效应晶体管，
将提供所述偏置电流的其他1个以上的电子电路分别连接到所述1个以上的场效应晶体管的漏极端子。
6.一种信号处理装置，该信号处理装置输出利用放大用的电子电路将传感器信号进行放大后所得的放大信号，其特征在于，
具有权利要求1至5的任一项所述的偏置电流电路，在输出所述放大信号的情况下，该偏置电流电路对所述电子电路提供偏置电流，在不输出所述放大信号的情况下，该偏置电流电路对所述电子电路停止所述偏置电流。
7.如权利要求6所述的信号处理装置，其特征在于，
从多个传感器元件输出有多个所述传感器信号，输出利用多个所述电子电路将各个所述传感器信号进行放大后所得的所述放大信号，
所述偏置电流电路包括多个将彼此的栅极端子进行连接且将彼此的源极端子进行连接的所述第2场效应晶体管，
将多个所述电子电路分别连接到多个所述第2场效应晶体管的漏极端子。
8.如权利要求6或7所述的信号处理装置，其特征在于，还包括：
纸张检测器，该纸张检测器检测有无纸张；及
睡眠模式控制电路，该睡眠模式控制电路在所述纸张检测器在一定时间内未检测到所述纸张时，将睡眠模式从关闭切换为开启，
所述偏置电流电路在所述睡眠模式开启时，停止所述偏置电流。
9.如权利要求6至8的任一项所述的信号处理装置，其特征在于，
所述传感器信号为检测出纸张中所包含的磁信息的信号。
10.一种偏置电流控制方法，该偏置电流控制方法利用了电流镜像电路，所述电流镜像电路包括：将电流源连接到漏极端子及栅极端子的第1场效应晶体管；及将提供偏置电流的电子电路连接到漏极端子的第2场效应晶体管，所述偏置电流控制方法的特征在于，
所述第1场效应晶体管的栅极端子和所述第2场效应晶体管的栅极端子经由第1开关元件进行连接，
所述第2场效应晶体管的栅极端子和源极端子经由第2开关元件进行连接，
所述偏置电流控制方法具有：
偏置电流供给步骤，该偏置电流供给步骤中，使所述第1开关元件导通，使所述第2开关元件不导通，对所述电子电路提供所述偏置电流；及
偏置电流停止步骤，该偏置电流停止步骤中，使所述第1开关元件不导通，使所述第2开关元件导通，对所述电子电路停止所述偏置电流。
CN201780026812.5A 2016-05-12 2017-05-11 偏置电流电路、信号处理装置及偏置电流控制方法 Active CN109075752B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016-096394 2016-05-12
JP2016096394 2016-05-12
PCT/JP2017/017881 WO2017195864A1 (ja) 2016-05-12 2017-05-11 バイアス電流回路、信号処理装置及びバイアス電流制御方法

Publications (2)

Publication Number Publication Date
CN109075752A true CN109075752A (zh) 2018-12-21
CN109075752B CN109075752B (zh) 2022-04-15

Family

ID=60268023

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780026812.5A Active CN109075752B (zh) 2016-05-12 2017-05-11 偏置电流电路、信号处理装置及偏置电流控制方法

Country Status (5)

Country Link
US (1) US10630251B2 (zh)
JP (1) JP6580718B2 (zh)
CN (1) CN109075752B (zh)
DE (1) DE112017002415T5 (zh)
WO (1) WO2017195864A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114185393A (zh) * 2021-12-09 2022-03-15 中国人民解放军国防科技大学 加固电流镜电路及抗单粒子瞬态效应的加固方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021049434A1 (ja) 2019-09-11 2021-03-18 富士電機株式会社 電流生成回路、駆動回路及び電流調整方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1232318A (zh) * 1998-04-14 1999-10-20 日本电气株式会社 半导体集成电路器件
CN1243295A (zh) * 1998-07-28 2000-02-02 富士通株式会社 纸件鉴别装置和该装置的传感器安装结构
JP2002232277A (ja) * 2001-02-01 2002-08-16 Matsushita Electric Ind Co Ltd 電流スイッチ回路
CN103797710A (zh) * 2011-06-17 2014-05-14 三菱电机株式会社 放大器以及信号处理装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08249081A (ja) * 1995-03-09 1996-09-27 Hitachi Ltd 省電力制御方法及び装置
US7242252B2 (en) * 2005-03-29 2007-07-10 Intel Corporation Transistor bias current regulation apparatus, method, and system
WO2012042680A1 (ja) 2010-09-28 2012-04-05 株式会社日本コンラックス 自動販売機の通信システム
JP2015037287A (ja) 2013-08-15 2015-02-23 旭化成エレクトロニクス株式会社 バイアス電流制御回路
US9519304B1 (en) * 2014-07-10 2016-12-13 Ali Tasdighi Far Ultra-low power bias current generation and utilization in current and voltage source and regulator devices
JP6391434B2 (ja) 2014-11-12 2018-09-19 キヤノン株式会社 撮像装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1232318A (zh) * 1998-04-14 1999-10-20 日本电气株式会社 半导体集成电路器件
CN1243295A (zh) * 1998-07-28 2000-02-02 富士通株式会社 纸件鉴别装置和该装置的传感器安装结构
JP2002232277A (ja) * 2001-02-01 2002-08-16 Matsushita Electric Ind Co Ltd 電流スイッチ回路
CN103797710A (zh) * 2011-06-17 2014-05-14 三菱电机株式会社 放大器以及信号处理装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114185393A (zh) * 2021-12-09 2022-03-15 中国人民解放军国防科技大学 加固电流镜电路及抗单粒子瞬态效应的加固方法

Also Published As

Publication number Publication date
JPWO2017195864A1 (ja) 2018-05-24
WO2017195864A1 (ja) 2017-11-16
JP6580718B2 (ja) 2019-09-25
CN109075752B (zh) 2022-04-15
US20200036350A1 (en) 2020-01-30
DE112017002415T5 (de) 2019-01-31
US10630251B2 (en) 2020-04-21

Similar Documents

Publication Publication Date Title
US8447556B2 (en) Circuits and methods for generating a self-test of a magnetic field sensor
KR100701713B1 (ko) 데이터 캐리어 및 전자 부품
US7301353B2 (en) Sensor element for providing a sensor signal, and method for operating a sensor element
US9958512B2 (en) Low-power magnetic resistance switch sensor
US20130106469A1 (en) Control contact driving system
JP5299675B2 (ja) 信号伝送装置
CN109075752A (zh) 偏置电流电路、信号处理装置及偏置电流控制方法
KR100829793B1 (ko) 랜덤 신호 발생기 및 이를 포함하는 난수 발생기
CN104567947B (zh) 磁性传感器电路
CN109428582B (zh) 电平移位器电路、对应的设备和方法
WO2009147770A1 (ja) クロック信号増幅回路
CN106292827B (zh) 一种电压产生装置及半导体芯片
DE50011887D1 (de) Integrierter Schaltkreis zur Erzeugung eines Ansteuersignals für einen Bipolartransistor mit isoliertem Gate (IGBT)
CN114285399A (zh) 单霍尔锁存传感器和电子设备
Hu et al. CMOS hall sensor using dynamic quadrature offset cancellation
CN114660132A (zh) 显示面板及其制作方法、显示装置、以及检测方法
KR20090078312A (ko) 단일 전압 전원 상보형 금속산화물 반도체를 위한 자동 탐지 상보형 금속산화물 반도체 입력 회로
Sung Interaction between magnetoresistor and magnetotransistor in the longitudinal and folded vertical Hall devices
US6255902B1 (en) Switch amplifier circuit
JP3230230B2 (ja) 検出装置
US11841247B2 (en) Sensor device
Li et al. A CMOS magnetic latch with extremely high resolution
US20240106404A1 (en) Circuit for Integrating Currents from High-Density Sensors
EP4277068A1 (en) Protection unit, adc module and system
Mohammed et al. Practical considerations for interfacing operational amplifiers with analog to digital converters in microcontrollers

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant