JPWO2017195864A1 - バイアス電流回路、信号処理装置及びバイアス電流制御方法 - Google Patents

バイアス電流回路、信号処理装置及びバイアス電流制御方法 Download PDF

Info

Publication number
JPWO2017195864A1
JPWO2017195864A1 JP2017564151A JP2017564151A JPWO2017195864A1 JP WO2017195864 A1 JPWO2017195864 A1 JP WO2017195864A1 JP 2017564151 A JP2017564151 A JP 2017564151A JP 2017564151 A JP2017564151 A JP 2017564151A JP WO2017195864 A1 JPWO2017195864 A1 JP WO2017195864A1
Authority
JP
Japan
Prior art keywords
bias current
field effect
terminal
effect transistor
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017564151A
Other languages
English (en)
Other versions
JP6580718B2 (ja
Inventor
未来 加賀野
未来 加賀野
智和 尾込
智和 尾込
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2017195864A1 publication Critical patent/JPWO2017195864A1/ja
Application granted granted Critical
Publication of JP6580718B2 publication Critical patent/JP6580718B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only
    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07D—HANDLING OF COINS OR VALUABLE PAPERS, e.g. TESTING, SORTING BY DENOMINATIONS, COUNTING, DISPENSING, CHANGING OR DEPOSITING
    • G07D7/00—Testing specially adapted to determine the identity or genuineness of valuable papers or for segregating those which are unacceptable, e.g. banknotes that are alien to a currency
    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07D—HANDLING OF COINS OR VALUABLE PAPERS, e.g. TESTING, SORTING BY DENOMINATIONS, COUNTING, DISPENSING, CHANGING OR DEPOSITING
    • G07D7/00—Testing specially adapted to determine the identity or genuineness of valuable papers or for segregating those which are unacceptable, e.g. banknotes that are alien to a currency
    • G07D7/004—Testing specially adapted to determine the identity or genuineness of valuable papers or for segregating those which are unacceptable, e.g. banknotes that are alien to a currency using digital security elements, e.g. information coded on a magnetic thread or strip
    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07D—HANDLING OF COINS OR VALUABLE PAPERS, e.g. TESTING, SORTING BY DENOMINATIONS, COUNTING, DISPENSING, CHANGING OR DEPOSITING
    • G07D7/00—Testing specially adapted to determine the identity or genuineness of valuable papers or for segregating those which are unacceptable, e.g. banknotes that are alien to a currency
    • G07D7/04—Testing magnetic properties of the materials thereof, e.g. by detection of magnetic imprint
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/34—DC amplifiers in which all stages are DC-coupled
    • H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/228—A measuring circuit being coupled to the input of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Computer Security & Cryptography (AREA)
  • Amplifiers (AREA)
  • Inspection Of Paper Currency And Valuable Securities (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

バイアス電流回路（１１６）は、電流源（２０１）をドレイン端子とゲート端子に接続したＮ形ＭＯＳＦＥＴ（２０２）と、バイアス電流の出力端子（２１２，２１３）をドレイン端子に接続しソース端子を接地したＮ形ＭＯＳＦＥＴ（２０３，２０４）と、を備える。さらに、バイアス電流回路（１１６）は、Ｎ形ＭＯＳＦＥＴ（２０２）及びＮ形ＭＯＳＦＥＴ（２０３，２０４）のゲート端子にドレイン端子とソース端子のいずれか一方及び他方を接続するＮ形ＭＯＳＦＥＴ（２０５）と、Ｎ形ＭＯＳＦＥＴ（２０３，２０４）のゲート端子にドレイン端子を接続しソース端子を接地するＮ形ＭＯＳＦＥＴ（２０６）と、を備える。バイアス電流を供給時にＬｏｗとなり、停止時にＨｉｇｈとなる制御信号をＮ形ＭＯＳＦＥＴ（２０６）のゲート端子に入力し、制御信号の反転信号をＮ形ＭＯＳＦＥＴ（２０５）のゲート端子に入力する。

Description

本発明は、電子回路にバイアス電流を供給又は停止するバイアス電流回路、バイアス電流制御機能を有する信号処理装置及びバイアス電流制御方法に関する。
従来より、複数のセンサ素子を一列に並べて構成されたセンサアレイを用いて画像を読み取る技術が活用されている。例えば、紙に磁気インクで印刷した磁気情報を読取るための磁気センサ装置は、磁界を印加したときに抵抗値が変化するという性質を有した磁気抵抗素子をブリッジ接続したものを用いて磁気情報を読み取る。
紙幣等の微小磁性パターンを検出する磁気センサ装置において、紙幣等に使用されている磁性パターンの磁化量は微小であるため、磁気抵抗素子の抵抗値の変化は微小である。このため、ブリッジ接続された磁気抵抗素子の中点から取り出されるセンサ出力信号も微小である。パターン情報を取得するためには、このセンサ出力信号を低雑音の状態で、約１０００倍の高利得で増幅する必要がある。
高利得・低雑音を実現する増幅器は消費電流が大きく、このような増幅器を磁気抵抗素子それぞれについて接続するため、多数の増幅器を駆動することとなり、消費電力が増加する。これにより、装置に電力を供給する電源の高容量化に伴う高コスト化という問題や、装置の発熱により装置内部に搭載される部品の寿命低下を引き起こすため、放熱するための機構等が必要という問題があった。
これらの問題に対し、画像の読取時のみ増幅器を駆動状態とし、待機時の回路を動作させる必要がない時にはバイアス電流を停止して消費電力を抑える技術が提案されている（例えば、特許文献１）。特許文献１では、カレントミラー回路の電流出力端子に制御回路を追加することにより、バイアス電流の出力／停止を実現できると説明している。
特開２０１５−３７２８７号公報
特許文献１に記載のバイアス電流回路は、第１、第２バイポーラトランジスタを備え、第１、第２バイポーラトランジスタが第１差動対を構成する。さらに、第１差動対と並列に接続され基準電圧が制御端子に印加される第３バイポーラトランジスタと、第１差動対と直列に接続され基準電圧に対応した制御電圧が制御端子に印加される第４バイポーラトランジスタと、を備え、第３、第４バイポーラトランジスタが第２差動対を構成する。さらに、第１差動対に接続され、第１バイポーラトランジスタから出力された電流に基づいてバイアス電流を出力する４つのＭＯＳトランジスタを備える。
このバイアス電流回路は、多数のトランジスタにより構成され、更に、各々のトランジスタに入力する複数の基準電圧とその基準電圧に合わせた複数の制御信号の入力が必要な構成であり、回路規模が大きくなるという問題があった。
本発明は、上記事情に鑑みてなされたものであり、簡易な構成で単一の制御信号のみでバイアス電流の供給・停止を切り替えることができるバイアス電流回路を提供することを目的とする。
上記目的を達成するため、本発明のバイアス電流回路は、ドレイン端子及びゲート端子に電流源を接続した第１の電界効果トランジスタと、ドレイン端子にバイアス電流を供給する電子回路を接続した第２の電界効果トランジスタと、第１の電界効果トランジスタのゲート端子と第２の電界効果トランジスタのゲート端子との間に接続される第１のスイッチング素子と、第２の電界効果トランジスタのゲート端子とソース端子との間に接続される第２のスイッチング素子と、を備える。第１のスイッチング素子の制御端子にはバイアス電流を供給するか否かに応じて切り替える制御信号が入力され、第２のスイッチング素子の制御端子には制御信号の反転信号が入力され、制御信号に基づいて、電子回路に対しバイアス電流を供給する際には第１のスイッチング素子を導通にして第２のスイッチング素子を非導通にし、電子回路に対しバイアス電流を停止する際には第１のスイッチング素子を非導通にして第２のスイッチング素子を導通にする。
本発明によれば、簡易な構成で単一の制御信号のみでバイアス電流の供給・停止を切り替えることが可能となる。
本発明の実施の形態１に係る信号処理装置の構成を示すブロック図。 実施の形態１に係る信号処理装置の一部の構成を詳細に示す図。 実施の形態１に係るバイアス電流回路の構成を示す図。 信号処理装置の動作を示すフローチャート。 読出・増幅ＩＣのタイミングチャート。 本発明の実施の形態２に係るバイアス電流回路の構成を示す図。 本発明の実施の形態３に係る信号処理装置の構成を示すブロック図。 信号処理装置の動作を示すフローチャート。 信号処理装置の他の構成を示すブロック図。
実施の形態１．
本発明の実施の形態１に係る信号処理装置１の構成を図１に示す。本実施の形態に係る信号処理装置１は、図１に示すように、複数のセンサ素子を含むセンサ部１０と、各センサ素子から出力されるセンサ信号を順次読み出して増幅する機能を有する読出・増幅ＩＣ（Integrated Circuit：半導体集積回路）１１とを備える。
また、信号処理装置１は、読出・増幅ＩＣ１１から出力される出力信号（ＳＩＧ）を更に増幅する増幅器１２と、増幅器１２から出力されるアナログ信号をディジタル信号に変換するＡＤ（Analog-Digital）コンバータ（ＡＤＣ）１３と、ＡＤコンバータ１３から出力されるディジタル信号の信号処理を実行するディジタル信号処理回路１４と、を備える。
また、信号処理装置１は、磁気インクで印刷された紙葉が予め設定された範囲内に存することを検知する紙葉検知器１５と、読出・増幅ＩＣ１１へ制御信号を出力する読出制御回路１６及び電流供給・停止制御回路１７と、を備える。読出制御回路１６は、紙葉検知器１５が紙葉を検知したことを示す検知信号に基づいてクランプ信号（ＣＬＡ＿Ｃ，ＣＬＡ＿Ｏ）と、読出開始信号（ＳＩ）と、クロック信号（ＣＬＫ）を読出・増幅ＩＣ１１へ出力する。電流供給・停止制御回路１７は、紙葉検知器１５からの検知信号に基づいて電流制御信号（ＰＷＯＮＬ）を読出・増幅ＩＣ１１へ出力する。
クロック信号（ＣＬＫ）は、ＡＤコンバータ１３、ディジタル信号処理回路１４にも入力され、読出開始信号（ＳＩ）は、ディジタル信号処理回路１４にも入力される。
センサ部１０は、複数のセンサ素子を備える。センサ部１０に備えられた各センサ素子は、任意の情報を検出する任意の素子であり、互いに同等の性能を有する。本実施の形態では、各センサ素子が、紙に磁気インクで印刷された磁気情報を検出し、磁気情報を電気情報に変換するＭＲ（Magnetro Resistive：磁気抵抗）素子１０１、１０２から構成される場合について説明する。
図２は、信号処理装置１の一部の構成を詳細に示す図である。センサ部１０は、図２に示すように、２つのＭＲ素子１０１、１０２をブリッジ接続し、その両端をそれぞれＭＲ用電源１０３とＧＮＤ１０４に接続したものをｎ個配列する。ここでは、ＣＨ（Channel：チャネル）１からＣＨ２０までの２０個を配列する。センサ部１０は、ＭＲ素子１０１とＭＲ素子１０２との接続点である中点電圧を読出・増幅ＩＣ１１に出力する。
読出・増幅ＩＣ１１は、図２に示すように、センサ部１０から出力される、ＭＲ素子１０１，１０２の中点電圧が入力され、中点電圧を増幅するチャネルアンプ１１１と、チャネルアンプ１１１の出力を導通又は非導通にするチャネルスイッチ１１２を備える。チャネルアンプ１１１と、チャネルスイッチ１１２は、センサ部１０のチャネル数と同数であり、ここでは各２０個備える。
また、読出・増幅ＩＣ１１は、２０個のチャネルスイッチ１１２のうち１つのみを導通させることにより出力された、１つのチャネルアンプ１１１の出力を増幅する出力アンプ１１３と、出力アンプ１１３の出力を導通又は非導通にする出力スイッチ１１４を備える。
さらに、読出・増幅ＩＣ１１は、チャネルスイッチ１１２と出力スイッチ１１４の導通、非導通の制御を行うチャネル・出力スイッチ制御回路１１５と、チャネルアンプ１１１と出力アンプ１１３にバイアス電流を供給又は停止するバイアス電流回路１１６と、を備える。
チャネル・出力スイッチ制御回路１１５は、読出制御回路１６から入力される読出開始信号（ＳＩ）とトリガとして、クロック信号（ＣＬＫ）のタイミングでチャネルスイッチ１１２を順次切り替えていく。これにより、各チャンネルの中点電圧をチャネルアンプ１１１で増幅した増幅信号を１チャネルずつ出力することができる。
また、チャネル・出力スイッチ制御回路１１５は、読出制御回路１６から入力される読出開始信号（ＳＩ）とクロック信号（ＣＬＫ）に基づいて、チャネルスイッチ１１２のいずれかが導通して増幅信号を出力している間は、出力スイッチ１１４を導通させ、それ以外の時は非導通にする制御信号を出力する。これにより、読出・増幅ＩＣ１１は、チャネルアンプ１１１の出力を出力アンプ１１３でさらに増幅した信号を出力信号（ＳＩＧ）として出力する。
バイアス電流回路１１６は、各チャネルアンプ１１１及び出力アンプ１１３に対して、バイアス電流を供給し又は停止する。図３は、バイアス電流回路１１６の構成を示す図である。バイアス電流回路１１６は、図３に示すように、基準電流源２０１と、Ｎ形ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）２０２，２０３，２０４（Ｑａ，Ｑｂ，Ｑｃ）で構成されるカレントミラー回路を備える。
基準電流源２０１の電流はＮ形ＭＯＳＦＥＴ２０２（Ｑａ）のドレイン端子に入力され、Ｎ形ＭＯＳＦＥＴ２０２（Ｑａ）のドレイン端子とゲート端子が互いに接続され、ソース端子が接地している。そして、Ｎ形ＭＯＳＦＥＴ２０２（Ｑａ）のゲート端子と、互いの接続された複数のＮ形ＭＯＳＦＥＴ２０３（Ｑｂ）及びＮ形ＭＯＳＦＥＴ２０４（Ｑｃ）のゲート端子と、の間に、Ｎ形ＭＯＳＦＥＴ２０５（Ｑｄ）及びＮ形ＭＯＳＦＥＴ２０６（Ｑｅ）を挿入することで電流供給又は停止を実現する。
具体的には、Ｎ形ＭＯＳＦＥＴ２０５（Ｑｄ）のドレイン端子とソース端子のいずれか一方をＮ形ＭＯＳＦＥＴ２０２（Ｑａ）のゲート端子に接続し他方をＮ形ＭＯＳＦＥＴ２０３（Ｑｂ）及びＮ形ＭＯＳＦＥＴ２０４（Ｑｃ）のゲート端子に接続する。そして、Ｎ形ＭＯＳＦＥＴ２０６（Ｑｅ）のドレイン端子をＮ形ＭＯＳＦＥＴ２０３（Ｑｂ）及びＮ形ＭＯＳＦＥＴ２０４（Ｑｃ）のゲート端子に接続しソース端子を接地する。
電流供給・停止制御回路１７より入力端子２１１を介して入力される電流制御信号（ＰＷＯＮＬ）は、電流出力時Ｌｏｗレベルとなる。この電流制御信号（ＰＷＯＮＬ）は、インバータ２０７を介してＮ形ＭＯＳＦＥＴ２０５（Ｑｄ）のゲート端子に入力され、また、直接、Ｎ形ＭＯＳＦＥＴ２０６（Ｑｅ）のゲート端子に入力される。
Ｎ形ＭＯＳＦＥＴ２０５（Ｑｄ），２０６（Ｑｅ）は、カレントミラーの電流が流れない部分に挿入されているため、ＩＣ（Integrated Circuit）製造プロセスにより製造可能な最小サイズのＮ形のＭＯＳＦＥＴで構成可能である。また、Ｎ形ＭＯＳＦＥＴ２０５（Ｑｄ），２０６（Ｑｅ）に電流が流れないため、これらを追加してもバイアス電流回路１１６の動作点に影響を及ぼさない。また、電源電圧が常時印加された状態で電流供給と停止を切り替えるため短時間で切り替え可能である。
以上のように構成された信号処理装置１の動作について、図４と図５を用いて説明する。図４は、信号処理装置１の動作を示すフローチャートであり、図５は、読出・増幅ＩＣ１１のタイミングチャートである。
信号処理装置１の動作は、読出・増幅ＩＣ１１のバイアス電流回路１１６がバイアス電流を停止している状態からスタートする。紙葉検知器１５が、磁気インクで印刷された紙葉を予め設定された範囲内に検知していないとき、紙葉検知信号はＬｏｗである。このとき、電流供給・停止制御回路１７から読出・増幅ＩＣ１１のバイアス電流回路１１６の入力端子２１１に入力するバイアス電流制御信号（ＰＷＯＮＬ）はＨｉｇｈである。
バイアス電流制御信号（ＰＷＯＮＬ）がＨｉｇｈのとき図３に示すＮ形ＭＯＳＦＥＴ２０５（Ｑｄ）がオフしてＮ形ＭＯＳＦＥＴ２０５（Ｑｄ）のドレイン−ソース間が非導通となる。一方、バイアス電流制御信号（ＰＷＯＮＬ）がＨｉｇｈのときＮ形ＭＯＳＦＥＴ２０６（Ｑｅ）がオンしてＮ形ＭＯＳＦＥＴ２０６（Ｑｅ）のドレイン−ソース間が導通し、Ｎ形ＭＯＳＦＥＴ２０３、２０４（Ｑｂ，Ｑｃ）のゲート端子が接地されチャネルアンプ１１１用バイアス電流の出力端子２１２、出力アンプ１１３用バイアス電流の出力端子２１３の電流が停止される。
紙葉検知器１５が予め設定された範囲内に紙葉が存することを検知して（ステップＳ１０１）、紙葉検知信号がＨｉｇｈになると、電流供給・停止制御回路１７は、読出・増幅ＩＣ１１のバイアス電流回路１１６に対して入力端子２１１を介して入力するバイアス電流制御信号（ＰＷＯＮＬ）をＬｏｗにする。
バイアス電流制御信号（ＰＷＯＮＬ）がＬｏｗになると、Ｎ形ＭＯＳＦＥＴ２０５（Ｑｄ）がオンしてＮ形ＭＯＳＦＥＴ２０５（Ｑｄ）のドレイン−ソース間が導通する。一方、バイアス電流制御信号（ＰＷＯＮＬ）がＬｏｗになるとＮ形ＭＯＳＦＥＴ２０６（Ｑｅ）がオフしてＮ形ＭＯＳＦＥＴ２０６（Ｑｅ）のドレイン−ソース間が非導通となる。これにより、Ｎ形ＭＯＳＦＥＴ２０２（Ｑａ）のゲート端子と、Ｎ形ＭＯＳＦＥＴ２０３（Ｑｂ）およびＮ形ＭＯＳＦＥＴ２０４（Ｑｃ）のゲート端子と、が導通状態となり通常のカレントミラー回路として動作する。このとき、チャネルアンプ１１１に出力端子２１２からバイアス電流が供給され、出力アンプ１１３に出力端子２１３からバイアス電流が供給される（ステップＳ１０２）。
バイアス電流制御信号（ＰＷＯＮＬ）がＬｏｗになるタイミングで、読出制御回路１６から出力されるチャネルアンプ１１１用のクランプ信号（ＣＬＡ＿Ｃ）がＨｉｇｈとなる。これを受けて、各チャネルアンプ１１１に備えられたクランプ回路が、それぞれのチャネルのＭＲ素子１０１及びＭＲ素子１０２から構成されるＭＲ素子ブリッジの中点電圧に応じてチャネルアンプ１１１の動作点を補正する（ステップＳ１０３）。
また、バイアス電流制御信号（ＰＷＯＮＬ）がＬｏｗになるタイミングで、読出制御回路１６から出力される出力アンプ１１３用のクランプ信号（ＣＬＡ＿Ｏ）がＨｉｇｈとなる。これを受けて出力アンプ１１３に備えられたクランプ回路が、予め定めたチャネルのチャネルアンプ１１１の出力または補正用に実装された基準抵抗ブリッジの中点電圧に応じて出力アンプ１１３の動作点を補正する（ステップＳ１０３）。
読出制御回路１６は、ステップＳ１０３においてＨｉｇｈにしたクランプ信号（ＣＬＡ＿Ｃ、ＣＬＡ＿Ｏ）をＬｏｗにした後、読出開始信号（ＳＩ）として、Ｈｉｇｈレベルが一定長であるパルス信号を出力する（ステップＳ１０４）。
読出開始信号（ＳＩ）は予め規定したライン数を読み出すまでライン周期ごとにパルス出力をする。
読出・増幅ＩＣ１１の各チャネルのチャネルアンプ１１１は、センサ部１０の各チャネルのＭＲブリッジの中点電圧の直流成分を除いた信号を増幅する。チャネル・出力スイッチ制御回路１１５がまず出力スイッチ１１４を導通させる。その後、１チャネルずつチャネルスイッチ１１２を順に導通、非導通にしてチャネルアンプ１１１で増幅された増幅信号を１チャネルから２０チャネルまで出力する。これにより、１ラインのシリアル状の出力信号（ＳＩＧ）を出力する（ステップＳ１０５）。
読出・増幅ＩＣ１１から出力された１ラインの出力信号（ＳＩＧ）は増幅器１２で増幅されＡＤコンバータ１３でディジタル信号に変換される（ステップＳ１０６）。ＡＤコンバータ１３で変換されたディジタル信号は、ディジタル信号処理回路１４で一時保存される（ステップＳ１０７）。
ディジタル信号処理回路１４は一時保存されたデータが規定のライン数分に達し、規定のライン数の読み出しを終了したか判断する（ステップＳ１０８）。規定のライン数の読み出しを終了していない場合には（ステップＳ１０８：Ｎｏ）、ステップＳ１０４に戻る。そして、規定のライン数の読み出しを終了すると判断するまで、ステップＳ１０４〜Ｓ１０８を繰り返す。
ステップＳ１０８で規定のライン数の読み出しを終了したと判断したとき（ステップＳ１０８：Ｙｅｓ）、ディジタル信号処理回路１４は、一時保存しているデータを信号処理して、磁気センサ検出データとして出力する（ステップＳ１０９）。
信号処理及びデータ出力と平行して、バイアス電流回路１１６がチャネルアンプ１１１と出力アンプ１１３のバイアス電流を停止して（ステップＳ１１０）動作を終了する。具体的には、ディジタル信号処理回路１４が規定のライン数を読み出した後、紙葉検知器１５が紙葉を予め設定された範囲内に検知しなかった場合に、紙葉検知信号はＬｏｗとなる。これを受けて、電流供給・停止制御回路１７はバイアス電流回路１１６に入力するバイアス電流制御信号（ＰＷＯＮＬ）をＨｉｇｈにする。
バイアス電流制御信号（ＰＷＯＮＬ）がＨｉｇｈのとき図３に示すＮ形ＭＯＳＦＥＴ２０５（Ｑｄ）がオフしてＮ形ＭＯＳＦＥＴ２０５（Ｑｄ）のドレイン−ソース間が非導通となる。一方、バイアス電流制御信号（ＰＷＯＮＬ）がＨｉｇｈになるとＮ形ＭＯＳＦＥＴ２０６（Ｑｅ）がオンしてＮ形ＭＯＳＦＥＴ２０６（Ｑｅ）のドレイン−ソース間が導通し、Ｎ形ＭＯＳＦＥＴ２０３、２０４（Ｑｂ，Ｑｃ）のゲート端子が接地されチャネルアンプ１１１用バイアス電流の出力端子２１２、出力アンプ１１３用バイアス電流の出力端子２１３の電流が停止される。
このように、信号処理装置１は、紙葉検知前及び紙葉と紙葉との間の紙葉未検知期間においては、バイアス電流が停止されるため、チャネルアンプ１１１、出力アンプ１１３に電流が流れない状態にできる。
すなわち、紙葉未検知期間においては、センサ部１０の各ＭＲブリッジの中点に接続されるチャネルアンプ１１１及びその後段の出力アンプ１１３のバイアス電流が停止されるので、各チャネルのＭＲブリッジをライン状に複数配置する場合において信号処理装置１の電流を低減することができ、消費電力を低減することが可能となる。
また、バイアス電流回路１１６は、電流供給停止機能をＩＣ製造プロセスにより製造可能な最小サイズのＮ形のＭＯＳＦＥＴで実現しているため、バイアス電流回路１１６は、実装面積の小さい、小型な回路で構成することができる。また、電流供給停止機能を最小サイズのＭＯＳＦＥＴで実現するため、読出・増幅ＩＣ１１は、そのＭＯＳＦＥＴを構成要素として取り込むことが可能であり、オペアンプを含む他の素子と共にＩＣチップ化されることにより、さらに小型化される。また、電源電圧が常時印加された状態で電流供給・停止を切り替えるため、電流供給・停止は短時間で切り替え可能である。
以上説明したように、本実施の形態によれば、信号処理装置１は、センサ部１０のＭＲ素子１０１，１０２の中点電圧を増幅して出力する機能を有する読出・増幅ＩＣ１１を備える。読出・増幅ＩＣ１１は、チャネルアンプ１１１及び出力アンプ１１３にバイアス電流を供給し停止するバイアス電流回路１１６を含む。バイアス電流回路１１６は、電流源２０１をドレイン端子とゲート端子に接続したＮ形ＭＯＳＦＥＴ２０２と、バイアス電流の出力端子２１２，２１３をドレイン端子に接続しソース端子を接地したＮ形ＭＯＳＦＥＴ２０３，２０４と、を備える。さらにバイアス電流回路１１６は、Ｎ形ＭＯＳＦＥＴ２０２及びＮ形ＭＯＳＦＥＴ２０３，２０４のゲート端子にドレイン端子とソース端子のいずれか一方及び他方を接続するＮ形ＭＯＳＦＥＴ２０５と、Ｎ形ＭＯＳＦＥＴ２０３，２０４のゲート端子にドレイン端子を接続しソース端子を接地するＮ形ＭＯＳＦＥＴ２０６と、を備える。そして、チャネルアンプ１１１及び出力アンプ１１３にバイアス電流を供給するときにＬｏｗレベルとなり、停止するときにＨｉｇｈレベルとなる制御信号をＮ形ＭＯＳＦＥＴ２０６のゲート端子に入力し、制御信号の反転信号をＮ形ＭＯＳＦＥＴ２０５のゲート端子に入力することとした。これにより、読出・増幅ＩＣ１１のチャネルアンプ１１１及び出力アンプ１１３のバイアス電流回路１１６は、簡易な回路で構成され、単一の制御信号のみでバイアス電流の供給／停止を切り替えることができる。
実施の形態２．
本発明の実施の形態２における信号処理装置１の全体の構成は実施の形態１の構成と同様である。読出・増幅ＩＣ１１に含まれるバイアス電流回路３１６の構成が実施の形態１と異なる。読出・増幅ＩＣ１１の他の構成は実施の形態１と同様である。
図６は、本実施の形態に係るバイアス電流回路３１６の構成を示す図である。以下、バイアス電流回路３１６の構成について詳細に説明する。
バイアス電流回路３１６は、各チャネルアンプ１１１及び出力アンプ１１３に対して、バイアス電流を供給し又は停止する。バイアス電流回路３１６は、図６に示すように、基準電流源３０１と、Ｐ形ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）３０２，３０３，３０４（Ｑａ，Ｑｂ，Ｑｃ）で構成されるカレントミラー回路を備える。
基準電流源３０１の電流はＰ形ＭＯＳＦＥＴ３０２（Ｑａ）のドレイン端子に入力され、Ｐ形ＭＯＳＦＥＴ３０２（Ｑａ）のドレイン端子とゲート端子が互いに接続され、ソース端子が基準電圧源３１０に接続されている。そして、Ｐ形ＭＯＳＦＥＴ３０２（Ｑａ）のゲート端子と、互いに接続された複数のＰ形ＭＯＳＦＥＴ３０３（Ｑｂ）及びＰ形ＭＯＳＦＥＴ３０４（Ｑｃ）のゲート端子と、の間に、Ｐ形ＭＯＳＦＥＴ３０５（Ｑｄ）及びＰ形ＭＯＳＦＥＴ３０６（Ｑｅ）を挿入することで電流供給又は停止を実現する。
具体的には、Ｐ形ＭＯＳＦＥＴ３０５（Ｑｄ）のドレイン端子とソース端子のいずれか一方をＰ形ＭＯＳＦＥＴ３０２（Ｑａ）のゲート端子に接続し他方をＰ形ＭＯＳＦＥＴ３０３（Ｑｂ）及びＰ形ＭＯＳＦＥＴ３０４（Ｑｃ）のゲート端子に接続する。そして、Ｐ形ＭＯＳＦＥＴ３０６（Ｑｅ）のドレイン端子をＰ形ＭＯＳＦＥＴ３０３（Ｑｂ）及びＰ形ＭＯＳＦＥＴ３０４（Ｑｃ）のゲート端子に接続し、ソース端子を基準電圧源３１０に接続する。また、Ｐ形ＭＯＳＦＥＴ３０３（Ｑｂ）及びＰ形ＭＯＳＦＥＴ３０４（Ｑｃ）のソース端子を基準電圧源３１０に接続する。
電流供給・停止制御回路１７より入力される制御信号（ＰＷＯＮＬ）は、電流出力時Ｌｏｗレベルとなる。この制御信号（ＰＷＯＮＬ）は、直接、Ｐ形ＭＯＳＦＥＴ３０５（Ｑｄ）のゲート端子に入力され、また、インバータ３０７を介してＰ形ＭＯＳＦＥＴ３０６（Ｑｅ）のゲート端子に入力される。
Ｐ形ＭＯＳＦＥＴ３０５（Ｑｄ），３０６（Ｑｅ）は、カレントミラー回路の電流が流れない部分に挿入されているため、ＩＣ（Integrated Circuit）製造プロセスにより製造可能な最小サイズのＰ形のＭＯＳＦＥＴで構成可能である。また、Ｐ形ＭＯＳＦＥＴ３０５（Ｑｄ），３０６（Ｑｅ）に電流が流れないため、これらを追加してもバイアス電流回路３１６の動作点に影響を及ぼさない。また、電源電圧が常時印加された状態で電流供給と停止を切り替えるため短時間で切り替え可能である。
以上のように構成されたバイアス電流回路３１６を含む読出・増幅ＩＣ１１を備える信号処理装置１の動作フローは、実施の形態１の構成とバイアス電流の停止、供給の動作のみが異なるため、当該動作について説明する。
紙葉検知器１５が、磁気インクで印刷された紙葉を予め設定された範囲内に検知していないとき、紙葉検知信号はＬｏｗである。このとき、電流供給・停止制御回路１７の入力端子２１１から読出・増幅ＩＣ１１のバイアス電流回路３１６に入力するバイアス電流制御信号（ＰＷＯＮＬ）はＨｉｇｈである。
バイアス電流制御信号（ＰＷＯＮＬ）がＨｉｇｈのとき図６に示すＰ形ＭＯＳＦＥＴ３０５（Ｑｄ）がオフしてＰ形ＭＯＳＦＥＴ３０５（Ｑｄ）のドレイン−ソース間が非導通となる。一方、バイアス電流制御信号（ＰＷＯＮＬ）がＨｉｇｈのときＰ形ＭＯＳＦＥＴ３０６（Ｑｅ）がオンしてＰ形ＭＯＳＦＥＴ３０６（Ｑｅ）のドレイン−ソース間が導通し、Ｐ形ＭＯＳＦＥＴ３０３、３０４（Ｑｂ，Ｑｃ）のゲート端子がＶｄｄにプルアップされチャネルアンプ１１１用バイアス電流の出力端子２１２、出力アンプ１１３用バイアス電流の出力端子２１３の電流が停止される。
紙葉検知器１５が予め設定された範囲内に紙葉が存することを検知して（図４のステップＳ１０１）、紙葉検知信号がＨｉｇｈになると、電流供給・停止制御回路１７は、読出・増幅ＩＣ１１のバイアス電流回路３１６に対して入力端子２１１を介して入力するバイアス電流制御信号（ＰＷＯＮＬ）をＬｏｗにする。
バイアス電流制御信号（ＰＷＯＮＬ）がＬｏｗになると、Ｐ形ＭＯＳＦＥＴ３０５（Ｑｄ）がオンしてＰ形ＭＯＳＦＥＴ３０５（Ｑｄ）のドレイン−ソース間が導通する。一方、バイアス電流制御信号（ＰＷＯＮＬ）がＬｏｗになるとＰ形ＭＯＳＦＥＴ３０６（Ｑｅ）がオフしてＰ形ＭＯＳＦＥＴ３０６（Ｑｅ）のドレイン−ソース間が非導通となる。これにより、Ｐ形ＭＯＳＦＥＴ３０２（Ｑａ）のゲート端子と、Ｐ形ＭＯＳＦＥＴ３０３（Ｑｂ）およびＰ形ＭＯＳＦＥＴ３０４（Ｑｃ）のゲート端子と、が導通状態となり通常のカレントミラー回路として動作する。このとき、チャネルアンプ１１１に出力端子２１２からバイアス電流が供給され、出力アンプ１１３に出力端子２１３からバイアス電流が供給される（図４のステップＳ１０２）。
以上説明したように、本実施の形態によれば、チャネルアンプ１１１及び出力アンプ１１３にバイアス電流を供給し停止するバイアス電流回路３１６は、電流源３０１をドレイン端子とゲート端子に接続しソース端子を基準電圧源３１０に接続したＰ形ＭＯＳＦＥＴ３０２と、バイアス電流の出力端子２１２，２１３をドレイン端子に接続しソース端子を基準電圧源３１０に接続したＰ形ＭＯＳＦＥＴ３０３，３０４と、を備える。さらにバイアス電流回路３１６は、Ｐ形ＭＯＳＦＥＴ３０２及びＰ形ＭＯＳＦＥＴ３０３，３０４のゲート端子にドレイン端子とソース端子のいずれか一方及び他方を接続するＰ形ＭＯＳＦＥＴ３０５と、Ｐ形ＭＯＳＦＥＴ３０３，３０４のゲート端子にドレイン端子を接続しソース端子を基準電圧源３１０に接続したＰ形ＭＯＳＦＥＴ３０６と、を備える。そして、チャネルアンプ１１１及び出力アンプ１１３にバイアス電流を供給するときにＬｏｗレベルとなり、停止するときにＨｉｇｈレベルとなる制御信号をＰ形ＭＯＳＦＥＴ３０５のゲート端子に入力し、制御信号の反転信号をＰ形ＭＯＳＦＥＴ３０６のゲート端子に入力することとした。これにより、読出・増幅ＩＣ１１のチャネルアンプ１１１及び出力アンプ１１３のバイアス電流回路３１６は、Ｐ形ＭＯＳＦＥＴを用いる場合でも簡易な回路で構成され、単一の制御信号のみでバイアス電流の供給／停止を切り替えることができる。
実施の形態３．
本発明の実施の形態３に係る信号処理装置２の構成を図７に示す。本実施の形態に係る信号処理装置２は、図７に示すように、紙葉検知器１５と電流供給・停止制御回路１７との間に、スリープモード制御回路１８を備える点が実施の形態１の信号処理装置１と異なる。スリープモード制御回路１８以外の構成は実施の形態１の構成と同様である。
スリープモード制御回路１８は、信号処理装置２のスリープモードのオン／オフを切り替える制御を行う。実施の形態１では、紙葉検知器１５が紙葉の有無を検知し、紙葉があることを検知したときに、チャネルアンプ１１１と出力アンプ１１３にバイアス電流を出力するとした。しかし、実際には、紙葉が連続で搬送され、次の紙葉までの間隔がほとんどない場合もある。このような場合に対応するため、本実施の形態３では、紙葉が未検出となる度にバイアス電流を停止するのではなく、一定時間、紙葉の搬送が止まった場合にのみスリープモードをオンに設定して、バイアス電流を停止する構成にした。
図８は信号処理装置２の動作を示すフローチャートである。図４のフローチャートと同じ番号を付した処理については、処理内容が実施の形態１と同様であるため説明を省略する。
紙葉検知器１５が予め設定された範囲内に紙葉が存することを検知すると（ステップＳ１０１）、スリープモード制御回路１８がスリープモードオンの状態にあるかを判定する（ステップＳ２０１）。スリープモードオンの場合は（ステップＳ２０１：Ｙｅｓ）、電流供給・停止制御回路１７が、読出・増幅ＩＣ１１のバイアス電流回路１１６に対してバイアス電流を出力させるバイアス電流制御信号を出力する（ステップＳ１０２）。そして、スリープモード制御回路１８がスリープモードオフにする。ステップＳ２０１でスリープモードオフの場合には（ステップＳ２０１：Ｎｏ）、バイアス電流は出力されているため、そのままチャネルアンプ１１１、出力アンプ１１３の中点電圧補正を行う（ステップＳ１０３）。
ステップＳ１０３〜Ｓ１０８の処理を実行し、ステップＳ１０９で信号処理・出力を実行した後もバイアス電流を出力した状態で一定時間待機する（ステップＳ２０２）。一定時間（例えば１分）の間に紙葉を検知しない場合は（ステップＳ２０３：Ｎｏ）、スリープモードオンに切り替えバイアス電流を停止する（ステップＳ１１０）。一定時間の間に紙葉を検知した場合は（ステップＳ２０３：Ｙｅｓ）、ステップＳ１０１に戻り、バイアス電流を停止せずに次の紙葉の読み取りを開始する。
以上説明したように、本実施の形態によれば、紙葉検知器１５が一定時間紙葉を検知しない場合に、スリープモード制御回路１８がスリープモードオンに切り替えてバイアス電流を停止し、一定時間以内に次の紙葉を検知した場合には、スリープモードオフの状態でバイアス電流の出力を継続することとした。これにより、紙葉が連続搬送されるような場合に、チャネルアンプ１１１、出力アンプ１１３のバイアス電流の短時間停止をすることがないため、動作が安定化する。
このように本発明は、バイアス電流回路をドレイン端子及びゲート端子に電流源を接続した第１の電界効果トランジスタと、ドレイン端子にバイアス電流を供給する電子回路を接続した第２の電界効果トランジスタと、を備えるカレントミラー回路で構成する。第１の電界効果トランジスタのゲート端子と、第２の電界効果トランジスタのゲート端子と、の間に第１のスイッチング素子を接続し、第２の電界効果トランジスタのゲート端子と、ソース端子と、の間に第２のスイッチング素子を接続する。そして、第１のスイッチング素子の制御端子にはバイアス電流を供給するか否かに応じて切り替える制御信号が入力され、第２のスイッチング素子の制御端子には制御信号の反転信号が入力される。この制御信号に基づいて、電子回路に対しバイアス電流を供給する際には第１のスイッチング素子を導通にして第２のスイッチング素子を非導通にし、電子回路に対しバイアス電流を停止する際には第１のスイッチング素子を非導通にして第２のスイッチング素子を導通にすることとした。これにより、簡易な構成で単一の制御信号のみでバイアス電流の供給・停止を切り替えることが可能となる。
なお、本発明は、本発明の広義の精神と範囲を逸脱することなく、様々な実施の形態及び変形が可能とされるものである。また、上述した実施の形態は、この発明を説明するためのものであり、本発明の範囲を限定するものではない。すなわち、本発明の範囲は、実施の形態ではなく、特許請求の範囲によって示される。そして、特許請求の範囲内及びそれと同等の発明の意義の範囲内で施される様々な変形が、この発明の範囲内とみなされる。
例えば、上記実施の形態においては、信号処理装置１，２は２０チャネルのＭＲブリッジを備えるセンサ部１０の出力を読出・増幅ＩＣ１１で読み出し増幅する構成としたが、他の構成でも良い。図９は、他の構成の信号処理装置３を示すブロック図である。信号処理装置３は図９に示すように、任意のチャネル数の複数のセンサ部１０の出力を読出・増幅ＩＣ１１で読み出し増幅するようにしてもよい。また、複数のセンサ部１０に複数の読出・増幅ＩＣ１１をそれぞれ接続し、電流供給・停止制御回路１７がそれぞれの読出・増幅ＩＣ１１に対してバイアス電流の供給、停止を制御するようにしてもよい。
また、センサ部１０に備えられるセンサ素子は、磁気情報を検出するＭＲ素子１０１、１０２としたが、他の任意の情報を検出するセンサ素子であってもよい。例えば、受光素子を用いてイメージセンサ部を構成してもよい。
また、制御信号（ＰＷＯＮＬ）を入力してＭＯＳＦＥＴ２０５、２０６、３０５、３０６の導通・非導通を切り替えるとしたが、ＭＯＳＦＥＴ２０５、２０６、３０５、３０６に代えて他の任意のスイッチング素子を用いてもよい。例えば、他のタイプの電界効果トランジスタでもよい。
また、バイアス電流回路１１６を構成するカレントミラー回路はＮ形ＭＯＳＦＥＴ２０２〜２０４又はＰ形ＭＯＳＦＥＴ３０２〜３０４で構成されるとしたが、他のタイプの電界効果トランジスタで構成してもよい。
また、バイアス電流回路１１６が各チャネルアンプ１１１と出力アンプ１１３のバイアス電流を供給・停止するとしたが、他の任意の電子回路のバイアス電流の供給・停止に用いてもよい。
本出願は、２０１６年５月１２日に出願された、日本国特許出願特願２０１６−０９６３９４号に基づく。本明細書中に日本国特許出願特願２０１６−０９６３９４号の明細書、特許請求の範囲、図面全体を参照として取り込むものとする。
１，2，3 信号処理装置、１０ センサ部、１１ 読出・増幅ＩＣ、１２ 増幅器、１３ ＡＤコンバータ、１４ ディジタル信号処理回路、１５ 紙葉検知器、１６ 読出制御回路、１７ 電流供給・停止制御回路、１８ スリープモード制御回路、１０１，１０２ ＭＲ素子、１０３ ＭＲ用電源、１０４ ＧＮＤ、１１１ チャネルアンプ、１１２ チャネルスイッチ、１１３ 出力アンプ、１１４ 出力スイッチ、１１５ チャネル・出力スイッチ制御回路、１１６，３１６，４１６ バイアス電流回路、２０１，３０１ 電流源、２０２〜２０６ Ｎ形ＭＯＳＦＥＴ、２０７，３０７ インバータ、２１１ 入力端子、２１２，２１３ 出力端子、３０２〜３０６ Ｐ形ＭＯＳＦＥＴ、３１０ 基準電圧源。
上記目的を達成するため、本発明のバイアス電流回路は、ドレイン端子及びゲート端子に電流源を接続した第１の電界効果トランジスタと、ドレイン端子にバイアス電流を供給する電子回路を接続した第２の電界効果トランジスタと、第１の電界効果トランジスタのゲート端子にソース端子を接続し第２の電界効果トランジスタのゲート端子にドレイン端子を接続した第３の電界効果トランジスタと、第２の電界効果トランジスタのゲート端子及びソース端子にそれぞれドレイン端子及びソース端子を接続した第４の電界効果トランジスタと、第２の電界効果トランジスタと、互いのゲート端子を接続し互いのソース端子を接続した、１以上の第５の電界効果トランジスタと、を備える。１以上の第５の電界効果トランジスタのドレイン端子には、バイアス電流を供給する他の１以上の電子回路をそれぞれ接続する。第１、第２、第３、第４及び第５の電界効果トランジスタは、Ｐ形ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）であって、第１、第２、第４及び第５の電界効果トランジスタは、ソース端子に正の電圧源を接続する。第３の電界効果トランジスタのゲート端子にはバイアス電流を供給するか否かに応じて切り替える制御信号が入力され、第４の電界効果トランジスタのゲート端子には制御信号の反転信号が入力され、制御信号は、電子回路に対しバイアス電流を供給する際にＬｏｗレベルとなり、第３の電界効果トランジスタのドレイン端子とソース端子とを導通にして第４の電界効果トランジスタのドレイン端子とソース端子とを非導通にし、電子回路に対しバイアス電流を停止する際にＨｉｇｈレベルとなり、第３の電界効果トランジスタのドレイン端子とソース端子とを非導通にして第４の電界効果トランジスタのドレイン端子とソース端子とを導通にする。
上記目的を達成するため、本発明のバイアス電流回路は、ドレイン端子及びゲート端子に電流源を接続した第１の電界効果トランジスタと、ドレイン端子に、バイアス電流を供給する第１の電子回路を接続した第２の電界効果トランジスタと、第１の電界効果トランジスタのゲート端子にソース端子を接続し第２の電界効果トランジスタのゲート端子にドレイン端子を接続した第３の電界効果トランジスタと、第２の電界効果トランジスタのゲート端子及びソース端子にそれぞれドレイン端子及びソース端子を接続した第４の電界効果トランジスタと、第２の電界効果トランジスタと、互いのゲート端子を接続し互いのソース端子を接続した、複数の第５の電界効果トランジスタと、を備える。複数の第５の電界効果トランジスタのドレイン端子には、バイアス電流を供給する複数の第２の電子回路をそれぞれ接続する。複数の第２の電子回路は、それぞれの第２の電子回路に対応して設けられた複数のスイッチを介して第１の電子回路に接続され、複数のスイッチのうちいずれかを導通にすることで、当該スイッチに対応する第２の電子回路と第１の電子回路とが導通になる。第１、第２、第３、第４及び第５の電界効果トランジスタは、Ｐ形ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）であって、第１、第２、第４及び第５の電界効果トランジスタは、ソース端子に正の電圧源を接続する。第３の電界効果トランジスタのゲート端子にはバイアス電流を供給するか否かに応じて切り替える制御信号が入力され、第４の電界効果トランジスタのゲート端子には制御信号の反転信号が入力され、制御信号は、第１の電子回路及び第２の電子回路に対しバイアス電流を供給する際にＬｏｗレベルとなり、第３の電界効果トランジスタのドレイン端子とソース端子とを導通にして第４の電界効果トランジスタのドレイン端子とソース端子とを非導通にし、第１の電子回路及び第２の電子回路に対しバイアス電流を停止する際にＨｉｇｈレベルとなり、第３の電界効果トランジスタのドレイン端子とソース端子とを非導通にして第４の電界効果トランジスタのドレイン端子とソース端子とを導通にする。これにより、第１の電子回路及び複数の第２の電子回路にバイアス電流を供給若しくは停止する。

Claims (10)

  1. ドレイン端子及びゲート端子に電流源を接続した第１の電界効果トランジスタと、
    ドレイン端子にバイアス電流を供給する電子回路を接続した第２の電界効果トランジスタと、
    前記第１の電界効果トランジスタのゲート端子と、前記第２の電界効果トランジスタのゲート端子と、の間に接続される第１のスイッチング素子と、
    前記第２の電界効果トランジスタのゲート端子と、ソース端子と、の間に接続される第２のスイッチング素子と、を備え、
    前記第１のスイッチング素子の制御端子には前記バイアス電流を供給するか否かに応じて切り替える制御信号が入力され、前記第２のスイッチング素子の制御端子には前記制御信号の反転信号が入力され、
    前記制御信号に基づいて、前記電子回路に対し前記バイアス電流を供給する際には前記第１のスイッチング素子を導通にして前記第２のスイッチング素子を非導通にし、前記電子回路に対し前記バイアス電流を停止する際には前記第１のスイッチング素子を非導通にして前記第２のスイッチング素子を導通にする、
    バイアス電流回路。
  2. 前記第１のスイッチング素子は、前記第１の電界効果トランジスタのゲート端子及び前記第２の電界効果トランジスタのゲート端子を、それぞれドレイン端子とソース端子のいずれか一方及び他方に接続した第３の電界効果トランジスタであり、
    前記第２のスイッチング素子は、前記第２の電界効果トランジスタのゲート端子及びソース端子に、それぞれドレイン端子及びソース端子を接続した第４の電界効果トランジスタである、
    請求項１に記載のバイアス電流回路。
  3. 前記第１、第２、第３及び第４の電界効果トランジスタは、Ｎ形ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）であって、
    前記第１、第２及び第４の電界効果トランジスタは、ソース端子を接地し、
    前記第３の電界効果トランジスタのゲート端子に入力される前記制御信号は、前記バイアス電流を供給する際にＨｉｇｈレベルとなり前記バイアス電流を停止する際にＬｏｗレベルとなる、
    請求項２に記載のバイアス電流回路。
  4. 前記第１、第２、第３及び第４の電界効果トランジスタは、Ｐ形ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）であって、
    前記第１、第２及び第４の電界効果トランジスタは、ソース端子に正の電圧源を接続し、
    前記第３の電界効果トランジスタのゲート端子に入力される前記制御信号は、前記バイアス電流を供給する際にＬｏｗレベルとなり前記バイアス電流を停止する際にＨｉｇｈレベルとなる、
    請求項２に記載のバイアス電流回路。
  5. 前記第２の電界効果トランジスタと、互いのゲート端子を接続し互いのソース端子を接続した、１以上の電界効果トランジスタを更に備え、
    前記１以上の電界効果トランジスタのドレイン端子に、前記バイアス電流を供給する他の１以上の電子回路をそれぞれ接続する、
    請求項１から４のいずれか１項に記載のバイアス電流回路。
  6. センサ信号を増幅用の電子回路で増幅した増幅信号を出力する信号処理装置であって、
    前記増幅信号を出力する場合には前記電子回路に対してバイアス電流を供給し、前記増幅信号を出力しない場合には前記電子回路に対して前記バイアス電流を停止する、請求項１から５のいずれか１項に記載のバイアス電流回路を有する、
    信号処理装置。
  7. 前記センサ信号は複数のセンサ素子から複数出力され、それぞれの前記センサ信号を複数の前記電子回路で増幅した前記増幅信号を出力し、
    前記バイアス電流回路は、互いのゲート端子を接続し互いのソース端子を接続した前記第２の電界効果トランジスタを複数備え、
    複数の前記第２の電界効果トランジスタのドレイン端子に、複数の前記電子回路をそれぞれ接続する、
    請求項６に記載の信号処理装置。
  8. 紙葉の有無を検知する紙葉検知器と、
    前記紙葉検知器が一定時間前記紙葉を検知しないときにスリープモードをオフからオンに切り替えるスリープモード制御回路と、を更に備え、
    前記バイアス電流回路は、前記スリープモードがオンであるときに前記バイアス電流を停止する、
    請求項６又は７に記載の信号処理装置。
  9. 前記センサ信号は、紙葉に含まれる磁気情報を検出した信号である、
    請求項６から８のいずれか１項に記載の信号処理装置。
  10. ドレイン端子及びゲート端子に電流源を接続した第１の電界効果トランジスタと、ドレイン端子にバイアス電流を供給する電子回路を接続した第２の電界効果トランジスタと、を備えたカレントミラー回路を用いたバイアス電流制御方法であって、
    前記第１の電界効果トランジスタのゲート端子と、前記第２の電界効果トランジスタのゲート端子と、が第１のスイッチング素子を介して接続されており、
    前記第２の電界効果トランジスタのゲート端子と、ソース端子と、が第２のスイッチング素子を介して接続されており、
    前記第１のスイッチング素子を導通して前記第２のスイッチング素子を非導通にして前記電子回路に前記バイアス電流を供給するバイアス電流供給ステップと、
    前記第１のスイッチング素子を非導通にして前記第２のスイッチング素子を導通して前記電子回路に前記バイアス電流を停止するバイアス電流停止ステップと、
    を有するバイアス電流制御方法。
JP2017564151A 2016-05-12 2017-05-11 バイアス電流回路、信号処理装置及びバイアス電流制御方法 Active JP6580718B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016096394 2016-05-12
JP2016096394 2016-05-12
PCT/JP2017/017881 WO2017195864A1 (ja) 2016-05-12 2017-05-11 バイアス電流回路、信号処理装置及びバイアス電流制御方法

Publications (2)

Publication Number Publication Date
JPWO2017195864A1 true JPWO2017195864A1 (ja) 2018-05-24
JP6580718B2 JP6580718B2 (ja) 2019-09-25

Family

ID=60268023

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017564151A Active JP6580718B2 (ja) 2016-05-12 2017-05-11 バイアス電流回路、信号処理装置及びバイアス電流制御方法

Country Status (5)

Country Link
US (1) US10630251B2 (ja)
JP (1) JP6580718B2 (ja)
CN (1) CN109075752B (ja)
DE (1) DE112017002415T5 (ja)
WO (1) WO2017195864A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7251640B2 (ja) 2019-09-11 2023-04-04 富士電機株式会社 電流生成回路、駆動回路及び電流調整方法
CN114185393B (zh) * 2021-12-09 2023-05-26 中国人民解放军国防科技大学 加固电流镜电路及抗单粒子瞬态效应的加固方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08249081A (ja) * 1995-03-09 1996-09-27 Hitachi Ltd 省電力制御方法及び装置
JPH11296245A (ja) * 1998-04-14 1999-10-29 Nec Corp 半導体回路
JP2000048237A (ja) * 1998-07-28 2000-02-18 Fujitsu Ltd 紙葉類判別装置および同装置におけるセンサ取付構造
JP2002232277A (ja) * 2001-02-01 2002-08-16 Matsushita Electric Ind Co Ltd 電流スイッチ回路
WO2012042680A1 (ja) * 2010-09-28 2012-04-05 株式会社日本コンラックス 自動販売機の通信システム
WO2012173112A1 (ja) * 2011-06-17 2012-12-20 三菱電機株式会社 増幅器および信号処理装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7242252B2 (en) * 2005-03-29 2007-07-10 Intel Corporation Transistor bias current regulation apparatus, method, and system
JP2015037287A (ja) 2013-08-15 2015-02-23 旭化成エレクトロニクス株式会社 バイアス電流制御回路
US9519304B1 (en) * 2014-07-10 2016-12-13 Ali Tasdighi Far Ultra-low power bias current generation and utilization in current and voltage source and regulator devices
JP6391434B2 (ja) 2014-11-12 2018-09-19 キヤノン株式会社 撮像装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08249081A (ja) * 1995-03-09 1996-09-27 Hitachi Ltd 省電力制御方法及び装置
JPH11296245A (ja) * 1998-04-14 1999-10-29 Nec Corp 半導体回路
JP2000048237A (ja) * 1998-07-28 2000-02-18 Fujitsu Ltd 紙葉類判別装置および同装置におけるセンサ取付構造
JP2002232277A (ja) * 2001-02-01 2002-08-16 Matsushita Electric Ind Co Ltd 電流スイッチ回路
WO2012042680A1 (ja) * 2010-09-28 2012-04-05 株式会社日本コンラックス 自動販売機の通信システム
WO2012173112A1 (ja) * 2011-06-17 2012-12-20 三菱電機株式会社 増幅器および信号処理装置

Also Published As

Publication number Publication date
CN109075752A (zh) 2018-12-21
CN109075752B (zh) 2022-04-15
US20200036350A1 (en) 2020-01-30
DE112017002415T5 (de) 2019-01-31
US10630251B2 (en) 2020-04-21
WO2017195864A1 (ja) 2017-11-16
JP6580718B2 (ja) 2019-09-25

Similar Documents

Publication Publication Date Title
US7570044B2 (en) Signal detecting circuit
JP6683407B2 (ja) ディスプレイパネル及びそのアレイ基板行駆動回路の過電流保護回路
CN111629161B (zh) 比较器及包括该比较器的图像感测装置
JP2019530278A (ja) 高電圧ブートストラップサンプリング回路
US20100127700A1 (en) Magnetic sensor circuit
JP6580718B2 (ja) バイアス電流回路、信号処理装置及びバイアス電流制御方法
WO2012014376A1 (ja) 磁界検知マイコンおよび磁界検知方法
CN109075753B (zh) 半导体集成电路、传感器读取装置及传感器读取方法
CN109959837B (zh) 一种漏电检测电路
JP2002257869A (ja) 電流検出回路
JP4996517B2 (ja) 入力回路及び入力回路を含む半導体集積回路
JP2003163843A (ja) 画像読取信号処理装置
JP2007040771A (ja) ノイズ測定用半導体装置
TW200921115A (en) Circuit for detecting power supply voltage drop
TWI545890B (zh) 電子裝置與其比較器
US20090295369A1 (en) Current sensing circuit
JP2007049448A (ja) 固体撮像装置
US20120013403A1 (en) Amplifier circuit
CN110398623B (zh) 过零检测电路和传感器装置
US20130038388A1 (en) Auto-zero amplifier and sensor module using same
US7605634B2 (en) Subtractor circuit and operational amplifier
TWI812040B (zh) 可精確感測小電流的切換式充電器
US11984891B2 (en) Driving circuit and signal converting circuit
US6633441B1 (en) Method and apparatus for measuring an output signal of a floating transducer
US11073493B2 (en) Sensor device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171208

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171208

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20171208

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20180118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180406

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180515

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180712

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180807

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181105

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20181114

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20190201

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190828

R150 Certificate of patent or registration of utility model

Ref document number: 6580718

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250