JP2007040771A - ノイズ測定用半導体装置 - Google Patents

Abstract

【課題】
従来のノイズ測定装置は、素子の制御、あるいは出力の測定を行うための配線から混入する外来ノイズの影響のために、精度の高い１／ｆノイズ測定を行うことが困難である問題があった。
【解決手段】
本発明にかかるノイズ測定用半導体装置は、素子自体が発生する１／ｆノイズ特性を測定するための半導体装置であって、１／ｆノイズ測定対象となる被測定素子１０２と、被測定素子１０２の制御端子に制御信号を与える制御回路１０３と、被測定素子１０２と制御回路１０３とが同一半導体基板上に形成されるものである。
【選択図】図１

Description

本発明は、ノイズ測定用半導体装置に関し、特に同一半導体基板上に被測定素子と被測定素子の制御回路あるいは出力を増幅する増幅回路を有するノイズ測定用半導体装置に関する。

近年、エレクトロニクス分野においてアナログ回路のデジタル回路化が進んでいるが、素子のアナログ特性の必要性は減るどころか、ますますその重要度を高めている。デジタル化できないアナログ回路が依然存在するからである。また、デジタル回路において動作クロックが高周波になると、配線の遅延から回路ブロックの論理遷移時間と安定時間の差がなくなり、デジタル回路であってもアナログ回路として扱う必要がでてくるためである。そのためデジタル回路に使用される素子のアナログ特性を把握することが非常に重要となっている。

素子のアナログ特性の中で最も把握しなければならない特性の一つとしてノイズ特性がある。素子のノイズ特性は、素子が出力する信号レベルに対するノイズレベルの比によってＳ／Ｎ（Ｓｉｇｎａｌ／Ｎｏｉｓｅ）特性として表される。信号に含まれるノイズが多くなると、信号の品質が劣化し、更に回路を誤動作させる恐れがある。素子のノイズの一つに１／ｆノイズと呼ばれる周波数に反比例して大きくなる性質のノイズがある。１／ｆノイズは、ＭＯＳトランジスタである場合、トランジスタのゲート酸化膜の汚染や結晶欠陥から生じるゲート酸化膜のトラップが、キャリアをランダムに補足、放出することで発生する。このようなノイズは一般的に非常に微小であるため、精度の良いノイズ測定をする必要がある。素子のノイズ特性の測定装置が特許文献１に開示されている。

特許文献１に開示されている従来のノイズ測定装置７００を図７に示す。ノイズ測定装置７００は、半導体基板７０１上に形成されたＭＯＳトランジスタ７０２のノイズ特性を測定するものである。半導体基板７０１は、ＭＯＳトランジスタ７０２のソース、ドレイン、ゲートの各端子に接続される測定用端子を有している。

ＭＯＳトランジスタ７０２のソースは、測定用端子を介して接地電位に接続されている。ＭＯＳトランジスタ７０２のゲートに接続される測定用端子には、電池群７０３で生成され、電池群７０３に接続される抵抗が直列に接続される抵抗群７０４によって分圧された電圧が供給されている。ＭＯＳトランジスタのドレインに接続される測定用端子には、負荷抵抗ＲＬを介して可変直流電圧供給装置７０５が接続されている。また、負荷抵抗ＲＬとドレインの測定用端子との間のノードはノイズ測定器７０６が接続されており、このノイズ測定器でＭＯＳトランジスタ７０２のノイズを測定する。

しかしながら、従来のノイズ測定装置７００によっても、半導体基板７０１の測定用端子に、配線を用いて電圧源及び測定器を接続しなければならない。この配線は、測定系の条件にもよるが、ある程度の長さを必要とする。そのため、この配線を介して外来ノイズが測定系に混入する。

図８に素子のノイズ特性の一例として１／ｆノイズの測定結果のグラフを示す。図８に示すグラフは、周波数に対するノイズ強度を示すものである。また、１／ｆノイズは周波数に反比例して増加する性質を持つノイズである。図８に示すように、１００Ｈｚ付近でノイズ特性にピークとなっている部分が外来ノイズによる影響である。

上記のように、従来のノイズ測定装置は、外来ノイズの影響のために素子自体の１／ｆノイズ特性のみの測定が困難である問題がある。
特開２００３−１４９２８６号

従来のノイズ測定装置は、素子の制御、あるいは出力の測定を行うための配線から混入する外来ノイズの影響のために、精度の高い１／ｆノイズ測定を行うことが困難である問題があった。

本発明にかかるノイズ測定用半導体装置は、素子自体が発生する１／ｆノイズ特性を測定するための半導体装置であって、１／ｆノイズ測定対象となる被測定素子と、前記被測定素子の制御端子に制御信号を与える制御回路と、前記被測定素子の出力を増幅する増幅回路と、前記被測定素子と前記制御回路と前記増幅回路とが同一半導体基板上に形成されるものである。

本発明にかかるノイズ測定用半導体装置によれば、被測定素子の制御回路を被測定素子と同一半導体基板上に形成したことによって、被測定素子と制御回路との距離を極めて短くすることが可能である。これによって、被測定素子の制御端子に外来ノイズの混入を防止することが可能である。また、被測定素子と被測定素子の出力を増幅する増幅回路とを同一半導体基板上に形成することで、被測定素子と増幅回路との距離を極めて短くすることが可能である。これによって、増幅回路の入力への外来ノイズの混入を防止できるため、被測定素子で発生するノイズを選択的に増幅して出力することが可能である。上記のことより、本発明によれば、被測定素子自体の１／ｆノイズ特性を精度良く測定することが可能である。

本発明のノイズ測定用半導体装置によれば、素子の制御、あるいは出力の測定を行うための配線から混入する外来ノイズの影響を低減した、精度の高い１／ｆノイズ測定を行うことが可能である。

実施の形態１
実施の形態１にかかるノイズ測定装置１００を図１に示す。図１に示すように、ノイズ測定装置１００は、ノイズ測定用半導体装置（例えば、半導体基板）１０１を有しており、半導体基板１０１上には、被測定素子であるＭＯＳトランジスタ１０２と制御回路１０３が形成されている。この半導体基板１０１上には、さらにＭＯＳトランジスタ１０２のドレインに接続される端子Ｐｉｎ１、２が形成されている。端子Ｐｉｎ１には負荷抵抗ＲＬを介して可変直流電圧供給装置１０４が接続され、端子Ｐｉｎ２にはノイズ測定器１０５が接続されている。

ＭＯＳトランジスタ１０２はソースが接地電位に接続され、ドレインは端子Ｐｉｎ１及びＰｉｎ２に接続されている。端子Ｐｉｎ１、２はＭＯＳトランジスタ１０２までの距離が短くなるように配置されている。ＭＯＳトランジスタ１０２の制御端子（例えば、ゲート）には制御回路１０３から制御信号（例えば、制御電圧）が供給される。制御回路１０３は、定電圧供給用回路１０６、抵抗群１０７、スイッチ群１０８、デコーダ回路１０９を有している。

定電圧供給用回路１０６は、所定の電圧を出力する回路である。抵抗群１０７は、定電圧供給用回路１０６が出力端子と接地電位との間に抵抗器が直列に接続されおり、各抵抗器との間から定電圧供給用回路１０６が出力する電圧を抵抗分割比に応じて分圧した複数の電圧を出力する。

スイッチ群１０８は、ＭＯＳトランジスタを複数有している。複数のＭＯＳトランジスタはそれぞれのソースが抵抗群１０７の各抵抗器の間の接続点ノードに接続されている。また、複数のＭＯＳトランジスタのゲートは、それぞれデコーダ回路１０９に接続されている。複数のＭＯＳトランジスタのドレインは、１つのノードで接続され、そのノードが制御回路１０３の出力となっており、ＭＯＳトランジスタ１０２のゲートに接続されている。

デコーダ回路１０９は、ビット制御用端子を有しており、そのビット制御用端子から入力される信号によって、スイッチ群１０８のＭＯＳトランジスタをそれぞれ制御する。デコーダ回路１０９によって、スイッチ群の複数のＭＯＳトランジスタのうちいずれか一つのＭＯＳトランジスタを導通状態とすることで、抵抗群１０７が出力する電圧のいずれかの電圧を選択してＭＯＳトランジスタ１０２のゲートに供給する。

可変直流電圧供給装置１０４は、出力する電圧値を変更できる直流電圧源であって、非測定物となるＭＯＳトランジスタ１０２へ電流を供給する。また、負荷抵抗ＲＬは、一端が可変直流電圧供給装置１０４に接続され、他の一端が端子Ｐｉｎ１を介してＭＯＳトランジスタ１０２のドレインに接続されている。ＭＯＳトランジスタ１０２に流れる電流によって、負荷抵抗ＲＬのＭＯＳトランジスタ１０２側の端子には、電流量に応じた電圧が発生する。つまり、負荷抵抗ＲＬによって、ＭＯＳトランジスタ１０２の電流出力を電圧に変換する。ノイズ測定器１０５は、ノイズの電圧レベルを測定する機器であって、例えばノイズアナライザ、スペクトラムアナライザ等の測定器である。

ここで、制御回路１０３の定電圧供給用回路１０６について詳細に説明する。定電圧供給用回路１０６の回路の一例を図２に示す。図２に示す回路は、バンドギャップリファレンス回路であって、増幅器ＡＭＰ１の出力端子が定電圧供給用回路１０６の出力端子となっている。また、定電圧供給用回路１０６は、増幅器ＡＭＰ１の入力電圧を生成する入力部Ｘ、Ｙを有している。

入力部Ｘは、ＮＰＮトランジスタＴｒ１と抵抗Ｒ１とを有している。ＮＰＮトランジスタＴｒ１のエミッタが接地電位に接続され、ベースとコレクタが接続されたダイオード接続となっている。さらに、ＮＰＮトランジスタＴｒ１のコレクタは抵抗Ｒ１を介して増幅器ＡＭＰ１の出力に接続されている。ＮＰＮトランジスタＴｒ１のコレクタと抵抗器Ｒ１との間のノードには電圧Ｖｘが発生し、電圧Ｖｘが増幅器ＡＭＰ１の正転端子に入力される。

入力部Ｙは、ＮＰＮトランジスタＴｒ２と抵抗Ｒ２、Ｒ３とを有している。ＮＰＮトランジスタＴｒ２のエミッタが接地電位に接続され、ベースとコレクタが接続されたダイオード接続となっている。さらに、ＮＰＮトランジスタＴｒ２のコレクタは抵抗Ｒ２に接続され、抵抗Ｒ２は抵抗Ｒ３を介して増幅器ＡＭＰ１の出力に接続されている。抵抗器Ｒ２と抵抗器Ｒ３との間のノードには電圧Ｖｙが発生し、電圧Ｖｙが増幅器ＡＭＰ１の反転端子に入力される。

バンドギャップリファレンス回路は、異なる構成の入力部Ｘ、Ｙであっても、電圧Ｖｘ、Ｖｙが等しくなる出力電圧Ｖｏｕｔを生成する回路である。ここで、ＮＰＮトランジスタＴｒ１、Ｔｒ２は、エミッタサイズの異なるトランジスタであって、抵抗Ｒ１、Ｒ２は抵抗値が同じになるように設定してある。

実施の形態１にかかるノイズ測定装置１００の動作について詳細に説明する。実施の形態１にかかるノイズ測定装置１００は、非測定物であるＭＯＳトランジスタ１０２のゲート電圧をＭＯＳトランジスタ１０２と同一基板上に形成される制御回路１０３で生成する。制御回路１０３は、複数の電圧が生成されており、スイッチ群１０８とデコーダ回路１０９とで複数の電圧のいずれか一つの電圧を選択し、ＭＯＳトランジスタ１０２に供給する。ＭＯＳトランジスタ１０２に供給する電圧は、ＭＯＳトランジスタ１０２の測定条件に基づいて、測定者が選択するものである。

ＭＯＳトランジスタ１０２のゲートに制御回路１０３から所定の電圧が供給されると、ＭＯＳトランジスタ１０２は、所定の電圧に応じた導通状態となり、電流を流す。負荷抵抗ＲＬのＭＯＳトランジスタ１０２側には、ＭＯＳトランジスタ１０２に流れる電流の電流量に基づいた電圧が発生する。また、ＭＯＳトランジスタ１０２に流れる電流は、半導体基板１０１とは分離された可変直流電圧供給装置１０４から供給される。

ここで、ＭＯＳトランジスタ１０２は、ゲート酸化膜の汚染や結晶欠陥から生じるゲート酸化膜のトラップが、キャリアをランダムに補足、放出することで流れる電流量にゆらぎが発生する。この電流量の揺らぎが、負荷抵抗ＲＬで電圧の揺らぎとしてノイズレベルになる。このノイズレベルをノイズ測定器１０５で測定する。

実施の形態１にかかるノイズ測定装置１００によれば、非測定物となるＭＯＳトランジスタ１０２のゲート電圧は、ＭＯＳトランジスタ１０２と同一の半導体基板上に形成される制御回路１０３によって供給される。このことから、ＭＯＳトランジスタ１０２と制御回路１０３との距離を、ＭＯＳトランジスタ１０２と制御回路１０３が分離している場合に比べ、非常に接近させることが可能である。従って、ＭＯＳトランジスタ１０２と制御回路１０３とを接続する配線を介して外来ノイズが混入する可能性をほとんどなくすことが可能である。つまり、ＭＯＳトランジスタ１０２と制御回路１０３とを接続する配線を介して混入する外来ノイズがＭＯＳトランジスタ１０２によって増幅されることはない。このことから、実施の形態１にかかるノイズ測定装置１００によれば、素子自体のノイズが微小な場合であっても、素子のノイズ特性を精度良く測定することが可能である。

混入する外来ノイズは、例えば電源ノイズ（例えば、ハム）などの比較的周波数の低いノイズが多く、本実施の形態は、素子自体の低周波ノイズ（例えば、１／ｆノイズ）特性を測定する場合に有効である。

なお、被測定回路であるトランジスタ１０２の１／ｆノイズの測定にあたっては、定電圧供給用回路１０６、スイッチ群１０８等の測定回路を構成するトランジスタの発生するノイズが測定に影響を与えないようにする必要があるが、これは既知の方法によってノイズを低減することによって達成できる。たとえば、トランジスタがＭＯＳトランジスタである場合には、ゲート長Ｌとゲート幅Ｗの比が一定である場合には、ゲート長Ｌが大きい方が１／ｆノイズを低減できることが知られているので、被測定回路であるトランジスタ１０２に対して、定電圧供給用回路１０６、スイッチ群１０８を構成するトランジスタのゲート長Ｌを大きくすることでノイズを低減することができる。

また、図２に示すように定電圧供給回路１０６のバンドギャップリファレンスとなるＴｒ１、Ｔｒ２がバイポーラトランジスタである場合には、ベース領域とエミッタ領域との接触面積を減らすことにより、ベース領域を流れる総電流量を低減しノイズを減らすことができる。このように、同一の半導体基板上に形成され、被測定物であるＭＯＳトランジスタ１０２の測定系を構成する定電圧供給用回路１０６及びスイッチ群１０８が発生するノイズを測定に影響を及ぼさないレベルまで低減することができる。つまり、測定系が発生するノイズは、被測定物であるＭＯＳトランジスタ１０２が発生するノイズに対して影響を与えない。従って、本実施の形態のノイズ測定装置１００によれば、素子自体が発生するノイズを精度良く測定することが可能である。

実施の形態２
実施の形態２にかかるノイズ測定装置２００を図３に示す。本実施の形態の説明において実施の形態１と同様のものについては同様の符号を付して説明を省略する。図３に示すように、実施の形態２にかかるノイズ測定装置２００は、被測定素子であるＭＯＳトランジスタ２０２と同一の半導体基板２０１上にＭＯＳトランジスタ２０２のノイズを増幅する増幅回路２０３を有している。ノイズ測定器１０５は、増幅回路２０３で増幅されたノイズを半導体基板２０１上の端子Ｐｉｎ２を介して測定する。

本実施の形態では、ＭＯＳトランジスタ２０２のゲート電圧は、実施の形態１と同様の同一の半導体基板２０１上に形成された制御回路、あるいは半導体基板とは分離された電圧源から供給される。また、ＭＯＳトランジスタ２０２のドレインは、端子Ｐｉｎ１を介して負荷抵抗ＲＬの一端に接続され、負荷抵抗ＲＬの他の一端は可変直流電圧供給装置１０４に接続されている。ＭＯＳトランジスタ２０２のソースは接地電位に接続されている。

ＭＯＳトランジスタ２０２のドレインに接続される配線であって、ＭＯＳトランジスタ２０２に隣接した部分に増幅回路２０３の入力端子が接続され、増幅回路２０３を介してノイズ測定器が接続されている。増幅回路２０３の回路の一例を図４に示す。図４に示すように、増幅回路２０３は、カップリングコンデンサＣ１で交流成分のみを増幅器ＡＭＰ２に入力することで、交流信号であるノイズ信号のみを増幅して出力する回路である。ここで、増幅回路２０３とＭＯＳトランジスタ２０２は、それぞれのノイズの影響を分離するために、別々に接地電位を供給することが好ましい。

実施の形態２にかかるノイズ測定装置２００の動作について説明する。実施の形態２にかかるノイズ測定装置２００は、被測定素子であるＭＯＳトランジスタ２０２のゲートに電圧を供給する。これによって、ＭＯＳトランジスタ２０２を導通状態とすることで、ＭＯＳトランジスタ２０２には電圧とノイズが発生する。

この発生したノイズは、増幅回路２０３によって増幅され、増幅したノイズをノイズ測定器１０５で測定する。この場合、ノイズ測定器１０５で得られた結果に対して、増幅回路２０３の電圧増幅率を考慮して結果を補正する必要がある。

また、実施の形態２では、ＭＯＳトランジスタ２０２で発生するノイズを増幅回路２０３を介して出力しているため、増幅回路２０３で発生するノイズの影響を予め測定する必要がある。増幅回路１１１のノイズ測定回路を図５に示す。

図５に示すように、ＭＯＳトランジスタ２０２のノイズ測定時に増幅回路２０３の入力に接続されるＭＯＳトランジスタ２０２に代えて、増幅回路２０３の入力を接地電位に接続することで、増幅回路２０３、負荷抵抗ＲＬ、可変直流電圧供給装置１０４だけのノイズ特性を測定することが可能である。

図５に示すノイズ測定回路で、増幅回路２０３、負荷抵抗ＲＬ、可変直流電圧供給装置１０４だけのノイズ特性を測定し、この結果をＭＯＳトランジスタ２０２のノイズ特性の測定結果に対して効力することで、より精度の高いＭＯＳトランジスタ２０２のノイズ特性を得ることが可能である。

実施の形態２にかかるノイズ測定装置２００によれば、被測定素子であるＭＯＳトランジスタ２０２で発生したノイズを、増幅回路２０３で増幅して出力する。これによって、半導体基板２０１とノイズ測定器１０５とを接続する配線で外来ノイズが混入した場合であっても、外来ノイズに対して、ＭＯＳトランジスタ２０２で発生したノイズのレベルを大きくすることが可能である。つまり、ＭＯＳトランジスタ２０２で発生したノイズへの外来ノイズの影響を低減することが可能である。

また、増幅回路２０３、負荷抵抗ＲＬ、可変直流電圧供給装置１０４だけのノイズ特性を予め測定することが可能であるため、ＭＯＳトランジスタ２０２のノイズ測定の結果に対して、この結果を考慮することでより精度の高いノイズ特性を測定することが可能である。

さらに、実施の形態１と同様に被測定素子であるＭＯＳトランジスタ２０２のゲート電圧を供給する制御回路をＭＯＳトランジスタ２０２と同一の半導体基板上に形成することで、実施の形態１と同様に精度の高いノイズ特性の測定が可能である。

また、同一の半導体基板上に形成され、被測定物であるＭＯＳトランジスタ１０２の測定系を構成する定電圧供給用回路１０６、スイッチ群１０８及び増幅回路２０３は、実施の形態１と同様に既知の方法により発生する１／ｆノイズを測定に影響を及ぼさないレベルまで低減することができる。つまり、測定系が発生するノイズは、被測定物であるＭＯＳトランジスタ１０２が発生するノイズに対して影響を与えない。従って、本実施の形態のノイズ測定装置２００によれば、素子自体が発生するノイズを精度良く測定することが可能である。

実施の形態３
実施の形態３にかかるノイズ測定装置３００を図６に示す。実施の形態２にかかるノイズ測定装置２００が半導体基板２０１上に形成されたＭＯＳトランジスタ２０２のノイズ特性を測定していたのに対して、実施の形態３にかかるノイズ測定装置は、半導体基板３０１上に形成されたバイポーラトランジスタのノイズ特性をする点で異なる。実施の形態１あるいは２と同様のものには同様の符号を付して説明を省略する。

実施の形態３にかかるノイズ測定装置３００は、半導体基板３０１上にトランジスタ３０２が形成されている。つまり、実施の形態２のＭＯＳトランジスタ２０２をＮＰＮトランジスタに置き換えたものである。ＮＰＮトランジスタ３０２のエミッタ、コレクタ、ベースは、それぞれＭＯＳトランジスタ２０２のソース、ドレイン、ゲートに相当する部分である。

また、ＮＰＮトランジスタ３０２のベースには、実施の形態１と同様の同一の半導体基板３０１上に形成された制御回路、あるいは半導体基板とは分離された電圧源から電圧が供給される。ここで、本実施の形態では、ＮＰＮトランジスタを測定しているため、ＮＰＮトランジスタ３０２のベースには、電流によってＮＰＮトランジスタ３０２を制御する制御回路を接続してもよい。

つまり、実施の形態３にかかるノイズ測定装置３００によれば、実施の形態１あるは実施の形態２と同様に精度の高いノイズ特性の測定がバイポーラトランジスタにおいても行うことが可能である。

なお、本発明は上記実施の形態に限られたものではなく、適宜変更することが可能である。例えば、制御回路は、上記実施例に限られたものではなく、適宜ノイズの発生を抑制した電圧源とすることが可能である。また、増幅回路も適宜ノイズの発生を抑制した増幅回路とすることが可能である。また、バンドギャップリファレンス回路のＴｒ１、Ｔｒ２をゲート長Ｌの大きなノイズの発生を抑制したＭＯＳトランジスタにより実現することもできる。

実施の形態１にかかるノイズ測定回路を示す図である。 実施の形態１にかかる定電圧供給用回路を示す図である。 実施の形態２にかかるノイズ測定回路を示す図である。 実施の形態２にかかる増幅回路を示す図である。 実施の形態２にかかる増幅回路のみのノイズ特性を測定する回路を示す図である。 実施の形態３にかかるノイズ測定回路を示す図である。 従来のノイズ測定回路を示す図である。 従来のノイズ測定回路による１／ｆノイズと外来ノイズの関係を示すグラフである。

符号の説明

１００ ノイズ測定装置
１０１ 半導体基板
１０２ トランジスタ
１０３ 制御回路
１０４ 可変直流電圧供給装置
１０５ ノイズ測定器
１０６ 定電圧供給用回路
１０７ 抵抗群
１０８ スイッチ群
１０９ デコーダ回路
１１１ 増幅回路
２００ ノイズ測定装置
２０１ 半導体基板
２０２ トランジスタ
２０３ 増幅回路
３００ ノイズ測定装置
３０１ 半導体基板
３０２ トランジスタ
Ｐｉｎ１ 端子
Ｐｉｎ２ 端子
Ｘ 入力部
Ｙ 入力部

Claims (8)

1. 素子自体が発生する１／ｆノイズ特性を測定するための半導体装置であって、
   １／ｆノイズ測定対象となる被測定素子と、
   前記被測定素子の制御端子に制御信号を与える制御回路と、
   前記被測定素子の出力を増幅する増幅回路と、
   前記被測定素子と前記制御回路と前記増幅回路とが同一半導体基板上に形成されるノイズ測定用半導体装置。
2. 素子自体が発生する１／ｆノイズ特性を測定するための半導体装置であって、
   １／ｆノイズ測定対象となる被測定素子と、
   前記被測定素子の制御端子に制御信号を与える制御回路と、
   前記被測定素子と前記制御回路とが同一半導体基板上に形成されるノイズ測定用半導体装置。
3. 素子自体が発生する１／ｆノイズ特性を測定するための半導体装置であって、
   １／ｆノイズ測定対象となる被測定素子と、
   前記被測定素子の出力を増幅する増幅回路と、
   前記被測定素子と前記増幅回路とが同一半導体基板上に形成されるノイズ測定用半導体装置。
4. 前記制御回路は、定電圧を出力する定電圧供給用回路と、複数の抵抗器が直列に接続され、前記複数の抵抗器のそれぞれのノードの抵抗分割比に基づいて前記定電圧を分割した複数の所定の電圧を出力する抵抗群と、前記複数の抵抗器のそれぞれの接続点ノードと前記被測定素子の制御端子との間に接続される複数のスイッチ素子を有するスイッチ群と、前記複数のスイッチのそれぞれを制御するデコーダ回路とを有することを特徴とする請求項１又は２に記載のノイズ測定用半導体装置。
5. 前記制御回路は、前記被測定素子よりもノイズが少ない半導体素子を用いて構成されていることを特徴とする請求項１又は２、４に記載のノイズ測定用半導体装置。
6. 前記増幅回路は、前記被測定素子よりもノイズが少ない半導体素子を用いて構成されていることを特徴とする請求項１又は３に記載のノイズ測定用半導体装置。
7. 測定対象となる被測定素子に対して同一半導体基板上に形成される制御回路が出力する制御信号によって該被測定素子の制御端子を制御し、
   前記制御に基づいた前記被測定素子の出力結果を前記半導体基板とは分離された測定器にて半導体素子自体が発生する１／ｆノイズ特性を測定する方法。
8. 前記制御回路は、前記被測定素子よりもノイズが少ない半導体素子を用いて構成されていることを特徴とする請求項７に記載の半導体素子自体が発生する１／ｆノイズ特性を測定する方法。
   
   

Images