TWI487277B - 最小化電阻平坦度及改善音訊性能之固定切換ｖｇｓ電路 - Google Patents

Description

最小化電阻平坦度及改善音訊性能之固定切換VGS電路

本發明係關於一種MOSFET開關，以及更特別地係關於一種連接包含高逼真度(fidelity)音訊、其它類比及數位信號之電子信號的MOSFET開關。

MOSFET裝置由於其證實沒有在雙極性電晶體或者其它固態開關中可發現之偏移電壓，並且MOSFET開關之導通電阻(Ron)非常低以及其截止電阻(Roff)非常高，故其為連接電子信號之較佳開關。在現代的裝置中，Ron可為1歐姆以下以及Roff可為若干百萬歐姆。須注意者，在此所使用之「連接(coupling及conples)」均包含直接連接。

在MOSFET開關中，Ron為該裝置之閘極到源極電壓Vgs的函數。由於Ron為Vgs的函數，故若Vgs為常數且其它條件相等，則Ron將理所當然地為常數。

當此開關裝置用於音訊信號時，若Ron隨著輸入信號電壓位準的改變而改變，則跨該開關的轉換信號逼真度會受負面影響。

一種開關音訊逼真度之測量為由該開關所導入之總諧波失真(THD)。THD之一標準測量包含測量約220KHz(其為高界限之標準音訊範圍20Hz到20KHz的第11次諧波)之信號逼真度。

儘管輸入信號電壓變化為Pollitt之美國專利第4093874號之標的，但仍保持MOSFET之Ron為常數。Pollitt探討到不管該輸入信號電壓的改變，藉由(在一設定溫度)保持Vgs常數來保持Ron常數。然而，Pollitt係使用可將該開關導通/切斷之邏輯信號電壓值來決定Vgs電壓位準。但是該邏輯信號電壓位準將在該電源供應電壓(其產生該邏輯信號電壓)隨著負載改變時而改變。該邏輯信號值也可隨著該邏輯信號本身之其它負載而改變。此Vgs的改變將改變Ron，並且也限制該美國專利第4093874號發明之可用的動態範圍。

本發明產生一跨於MOSFET開關之固定Vgs，其中該Vgs係獨立於該輸入信號電壓、電源供應以及任何邏輯信號。具有固定Vgs之MOSFET開關提供一為定值之導通電阻Ron。在先前技術中，隨著該輸入信號電壓的改變而改變的Ron可稱為Rflatness。為了維持音訊逼真度，Rflatness應十分小，或者為零。亦即，當該輸入信號電壓改變時，Ron保持約為定值。

在一實施例中，配置固定參考電壓以提供一固定Vgs。

在例示說明中，一輸入信號電壓Vin，藉由將電壓Vin施加到一準確電阻器上而產生正比於該輸入信號電壓之電流。一參考電壓Vref，藉由將電壓Vref施加到一第二準確電阻器(相同於該第一電阻器)上而產生一正比於該參考電壓之電流。於一第三準確電阻器(相同於該等二個電阻器)中加總該等二個成比例之電流，其中跨於該第三準確電阻器之電壓為Vin+Vref，而其連接至該MOSFET開關之閘極。

由於該MOSFET之源極電壓為Vin，故其在計算跨在該閘極至源極間的電壓時被取消掉。亦即：

Vgs=Vg-Vin=Vin+Vref-Vin=Vref。

將被所屬技術領域中熟悉該項技術者所察知的是，雖然將參照說明實施例、圖式及使用方法開始下列詳細說明，但本發明並非打算侷限於這些實施例以及使用方法。相反地，本發明具較廣泛範圍並打算僅依隨附申請專利範圍來界定。

第1圖係顯示為一開關之N型MOSFET 10，當其導通時，用以將一輸入電壓信號Ain轉送至一輸出端Bout。當Vgs超過可能小於約+1.0V之臨界值時，該開關10導通(on)。在本發明中，該MOSFET 10之閘極對源極電壓Vgs係獨立於輸入信號電壓位準、電源供應以及任何邏輯信號位準。

在第1圖中，Ain係被輸入至一配置有單位或+1增益之op amp(運算放大器)之反相(-)輸入端12。op amp 12之輸出端驅動P型MOSFET 14之閘極，其中該MOSFET 14之汲極係回授至該op amp 12之非反相輸入端。因MOSFET 14提供一第二信號反相(其中MOSFET 14之汲極電流隨著Ain而改變)，故該Ain被輸入至該反相輸入端。因此，當Ain增加時，MOSFET 14之汲極電流增加以及因此op amp 12之非反相(+)輸入端16電壓增加而完成該單位增益操作。

MOSFET 14之源極連接至MOSFET 18之汲極及閘極，以及MOSFET 18之源極連接至該局部電源供應+Vdd。

該op amp 12之輸出端連接至鏡射MOSFET 14之MOSFET 20。MOSFET 20之源極連接至MOSFET 22之汲極，其被配置為MOSFET 18之鏡像(mirror)。在此電路中，MOSFET 14之汲極電流I1流過R1，並且該鏡射電流I1’流過R2。R1與R2可為相同值，並且跨於R1兩端的電壓將等於Ain(由於該op amp 12的關係)，以及I1’將在R2兩端產生相同的電壓Ain。

連接電壓Ain至R2的所有電路係複製電路32中，其中以Vbias代替Ain。在電路32中，Vbias產生一流過R3的電流Ibias以及一流過R2的鏡射電流I’bias。

結果為I1’與I’bias二者流過R2而在R2二端產生Ain+Vbias之電壓。開關10之閘極連接至此Ain+Vbias，並且由於開關10之源極連接Ain，故MOSFET 10之Vgs為：

Vgs=(Ain+Vbias)-Ain；或Vgs=Vbias。

注意，+Vdd與FETs14、18、20及22必須提供可允許MOSFET 22之汲極電壓提升至Ain與Vbias之總和的電壓順從性。

在此實施例中，Vbias係取自於保持定值而獨立於供應電壓及邏輯信號之參考電壓。在一實施例中，Vbias可被設為+1V，其為可導通MOSFET10之電壓位準。以此Vgs，在實際上沒有衰減或時間遲延之方式下，以220KHz峰對峰值約0.175V之類比測試信號通過該導通的開關10。

第2圖係說明本發明之實施例之Ron。在Vgs=+1V下，上面軌跡50代表Ain在0到+2.0V之間時的Ron的圖式。下面軌跡52為針對以約+4V之邏輯信號驅動該閘極之切換操作。水平軸為輸入電壓Ain，以及垂直刻度為歐姆。在先前技術之軌跡52中，由於該Vgs較高，故Ron較小。注意到，如上所述，在該下面軌跡中，當Ain自0V提升至+2V時，Vgs自+4V降至+2V，但在該上面軌跡中，Vgs仍保持固定。

當該輸入從0V改變至+2V時，測量Ron中的改變，則Ron以0.77mΩ 54改變為上面軌跡50，同時先前技術之Ron以+40.7mΩ 56改變為軌跡52。在此實施例中，Rflatness之改善約為98%。

在上述實施例中，N型MOSFET為本發明之一個範例，而在其它實施例中可有助益地應用P型MOSFET。

應了解的是，上述實施例係在此作為範例，而且其許多變化及改變仍為可行的。因此，隨僅由下列隨附申請專利範圍來界定時本發明應被廣泛地檢視。

10．．．N型MOSFET

12．．．運算放大器

14．．．P型MOSFET

16．．．運算放大器之非反相輸入端

18、20、22．．．MOSFET

R1~R3．．．電阻

32．．．電路

50．．．上面軌跡

52．．．下面軌跡

54．．．Ron為0.77mΩ

56．．．Ron為40.7mΩ

第1圖為說明本發明之示意圖；以及

第2圖為Ron對輸入電壓位準之曲線圖。

10．．．N型MOSFET

12．．．運算放大器

14．．．P型MOSFET

18、20、22．．．MOSFET

R1~R3．．．電阻

32．．．電路

Claims (5)

1. 一種切換電路，其定義一導通狀態以及一切斷狀態，當該切換電路導通時，將一輸入節點連接至一輸出節點，該切換電路包含：一MOSFET裝置，具有一閘極，連接至該輸入節點的源極，以及連接至該輸出節點的汲極；其中當該MOSFET裝置導通時，該輸入節點處之輸入電壓信號係經由該MOSFET裝置而被連接至該輸出節點；第一電路，包含：一單位增益放大器，其具有連接該輸入電壓信號之輸入以及提供該輸入電壓信號之輸出；一偏壓電路，包含一單位增益放大器，其具有連接一偏壓信號之輸入以及提供該偏壓信號之輸出；一信號加總電路，其接受該第一電路以及該偏壓電路二者之輸出，以及輸出一等於該第一電路與該偏壓電路之輸出總和的閘極驅動電壓；其中該閘極驅動電壓信號連接至該MOSFET裝置之閘極。
2. 如申請專利範圍第1項之切換電路，其中更包含：一第一電阻器，連接至該第一電路之輸出，該第一電阻器載有一電流I1，其等於被該第一電阻器所分配的輸入電壓信號；一第二電阻器，連接至該偏壓電路之輸出，該第二電阻器載有一電流Ibias，其等於被該第二電阻器所分配的該偏壓信號；一第一電流鏡，輸出I1之鏡射電流；一第二電流鏡，輸出Ibias之鏡射電流；以及其中該信號加總電路包含一第三電阻器，其被配置以接受該第一及第二鏡射電流。
3. 如申請專利範圍第2項之切換電路，其中該第一、該第二及該第三電阻器之值係互相相等。
4. 如申請專利範圍第1項之切換電路，其中該第一電路之單位增益放大器包含：一第一運算放大器，其反相輸入端連接至該輸入電壓信號；一第一MOSFET，其閘極連接至該第一運算放大器輸出端以及其汲極回接至該單位增益放大器輸入端；一第一電阻器，連接至該第一MOSFET汲極，其中一第一電流I1自該第一MOSFET之汲極而流過該第一電阻器；一第二MOSFET，連接至鏡射電流I1以及提供I1’；以及該偏壓電路之單位增益放大器包含：一第二運算放大器，其反相輸入端連接至該偏壓信號；一第三MOSFET，其閘極連接至該第二運算放大器輸出端，以及其汲極回接至該第二單位增益非反相輸入端；一第二電阻器，連接至該第三MOSFET之汲極，其中一偏壓電流Ibias自該第三MOSFET之汲極流過該第二電阻器；一第四MOSFET，連接至鏡射電流Ibias以及提供I’bias；以及其中該信號加總電路包含一第三電阻器，其被配置以接受I1’以及該I’bias，以及將該閘極驅動電壓信號輸出至該MOSFET裝置之閘極。
5. 一種驅動MOSFET開關之閘極的方法，當該MOSFET開關導通時，將一輸入節點連接至一輸出節點，該方法包含下列步驟：單位放大該輸入節點電壓以提供一相等於該輸入節點電壓之單位增益輸出；將該單位增益輸出連接至一第一電阻器以產生一第一電流I1；單位放大一偏壓輸入以提供一相等於該偏壓輸入之偏壓輸出；將該偏壓輸出連接至一第二電阻器以產生一偏壓電流Ibias；鏡射I1及Ibias以分別產生I1’與I’bias；透過一第三電阻器將I1’與I’bias加總以產生一閘極驅動信號；以及將該閘極驅動信號連接至該MOSFET開關之閘極。