CN102265516A - 用来最小化rflatness和改善音频性能的恒定开关vgs电路 - Google Patents

Abstract

公开了一种MOSFET开关(10)，其由提供恒定的栅极到源极间电压Vgs的电路所驱动，Vgs独立于输入电压(A in)、电源和任何逻辑信号。恒定的Vgs源自参考电压(V bias)，使该MOSFET开关偏置，以使得Ron恒定或者Rflatness最小化。与现有技术的Rflatness较大的开关相比，最小化的Rflatness提供了更高保真度的音频信号的传输。

Description

用来最小化RFLATNESS和改善音频性能的恒定开关VGS电路

技术领域

本发明涉及MOSFET开关，尤其是涉及用来连接电子信号的MOSFET开关，电子信号包括高保真度音频、其它模拟以及数字信号。

背景技术

由于MOSFET器件没有在双极型开关以及其它固态开关中的偏移电压，并且MOSFET的导通电阻(Ron)非常低而关断电阻(Roff)非常高，因此MOSFET器件是用来耦合电子信号的优选开关。在现代器件中，Ron可能在1欧姆以下，而Roff可能为若干兆欧姆。注意，这里使用的“耦合”和“耦连”包括直接连接。

在MOSFET开关中，Ron是器件的栅极到源极间电压Vgs的函数。由于Ron是Vgs的函数，在其它条件相同的情况下，如果Vgs恒定，那么Ron按道理将是恒定的。

当这样的开关器件用于音频信号时，如果Ron随着输入信号电压电平的变化而变化，那么经开关传输的信号的保真度就会受不利影响。

开关的音频保真度的一种量度就是由开关所引入的总谐波失真(THD)。THD的一种标准测量包括测量信号在220KH附近的保真度，220KHz是20Hz至20KHz的标准音频范围内的上限的第11次谐波。

尽管输入信号电压变化但是保持MOSFET的Ron恒定是授予Pollitt的美国专利No.4,093,874的目标。Pollitt论述了不管输入信号电压的变化，通过保持Vgs恒定(处于设定温度)来保持Ron恒定。然而，Pollitt利用了导通/关断开关的逻辑信号电压值来确定Vgs的电压电平。但是，当电源电压(其产生逻辑信号电压)随负载变化时，逻辑信号电压电平会发生变化。逻辑信号值还可能随逻辑信号自身的其它负载而变化。Vgs中的这种变化会改变Ron，而且，将限制‘874发明的有用的动态范围。

发明内容

本发明在MOSFET开关上产生恒定的Vgs，其独立于输入信号电压、电源和任何逻辑信号。具有恒定Vgs的MOSFET开关具有恒定的导通电阻Ron。在本领域中，相对于输入信号电压变化的Ron变化被称做Rflatness。为了保持音频保真度，Rflatness应当很小或者为0。也就是说，随着输入信号电压变化，Ron保持基本恒定。

在一个实施例中，恒定的参考电压被设置来提供恒定的Vgs。

示例性地，通过在精密电阻两端施加输入信号电压Vin，输入信号电压Vin产生与输入信号电压成比例的电流。通过向与第一电阻阻值相等的第二精密电阻施加参考电压Vref，参考电压Vref产生与参考电压成比例的电流。这两个成比例的电流在阻值等于另外两个的第三精密电阻中被相加，其中第三精密电阻两端的电压为Vin+Vref，该电压被耦合到MOSFET开关的栅极。

由于MOSFET的源极被连接到Vin，因此，在计算栅极至源极的电压时，Vin被抵消。也就是：

Vgs＝Vg-Vin＝Vin+Vref-Vin＝Vref

本领域技术人员将理解到，尽管下面的详细说明将参照示例性的实施例、附图以及所用的方法来说明，但是，本发明并不局限于所用的实施例和方法。相反地，本发明具有宽泛的范围，并只由所附的权利要求来确定。

附图说明

下面的对本发明的说明将参照附图，其中

图1是对本发明的示意性说明；以及

图2是Ron与输入电压电平的关系曲线图。

具体实施方式

图1示出了一个N型MOSFET 10，该N型MOSFET 10是这样一种开关：当导通时，该开关将输入电压信号Ain传输至输出端Bout。当Vgs超过阈值时，开关10导通，其中该阈值可小于约+1.0V。在本发明中，MOSFET 10的栅极到源极之间的电压Vgs与输入信号电压电平、电源以及任何逻辑信号电平都无关。

在图1中，Ain被输入到设计为单位增益或者+1增益的运放(运算放大器)12的反相(-)输入端。运放12的输出端驱动P型MOSFET 14的栅极，MOSFET14的漏极反馈至运放12的非反相输入端。由于MOSFET 14提供第二信号反相，因此Ain被输入到反相输入端，其中MOSFET 14的漏极跟随Ain。结果是，随着Ain的上升，MOSFET 14的漏极上升，并且因此运放12的非反相(+)输入端16上升，从而完成单位增益操作。

MOSFET 14的源极耦合到MOSFET 18的漏极和栅极，且MOSFET 18的源极连接到本地电源+Vdd。

运放12的输出端连接到与MOSFET 14镜像设置的MOSFET 20。

MOSFET 20的源极耦合到设置为MOSFET 18的镜像的MOSFET 22的漏极。在该电路中，MOSFET 14的漏极电流I1通过R1，且镜像电流I1通过R2。R1和R2可具有相同值，且R1两端的电压将等于Ain(因为运放12)且I1将在R2两端产生相同的Ain。

将Ain耦合到R2的整个电路被复制到电路32中，其中用Vbias替代了Ain。在电路32中，Vbias产生了通过R3的电流Ibias和通过R2的镜像电流I’bias。

结果是，电流I1’和I’bias都通过R2，从而在R2两端产生电压Ain+Vbias。开关10的栅极耦合到该Ain+Vbias，并且由于开关10的源极耦合到Ain，所以MOSFET 10的Vgs为：

Vgs＝(Ain+Vbias)-Ain；或者Vgs＝Vbias

注意，+Vdd和FET 14，18，20和22必须提供允许MOSFET22的漏极上升到Ain和Vbias之和的电压适应性。

在该实施例中，Vbias源自一个参考电压，该参考电压独立于电源电压和逻辑信号且保持恒定。在一个实施例中，Vbias可被设置为+1V，即使得MOSFET10导通的电压电平。利用这样的Vgs，220KHz的、峰-峰值约为0.175V的模拟测试信号可实质上没有衰减或者延时地通过导通的开关10。

图2说明了本发明的实施例的Ron。对于Vgs＝+1V，上部迹线50代表当Ain从0变化到+2.0V的Ron。下部迹线52是以大约+4V的逻辑信号驱动栅极而操作的开关的。水平轴是输入电压Ain，纵轴的标度是欧姆。在现有技术的迹线52中，因为Vgs较高所以Ron较低。注意，如上所述，对于下部迹线，当Ain从0V上升到+2V时，Vgs从+4V降低至+2V，但是对于上部迹线，Vgs保持恒定。

当输入从0V变化到+2V时，测量Ron的变化，对于上部迹线50，Ron变化量为0.77mΩ54，而对于现有技术的迹线52，Ron变化了+40.7mΩ56。该实施例中的Rflatness改善了约98％。

以上示例性的实施例中的N型MOSFET是本发明的一个例子，且在其它实施例中可方便地采用P型。

应当理解，以上说明的实施例在本文是作为示例给出，其许多变形和替代方式都是可能的。因此，本发明的范围应当广泛地视为只由以下所附的权利要求来确定。

Claims (5)

1.一种定义了导通状态和关断状态的开关电路，该开关电路在导通时将输入节点耦合到输出节点，该电路包括：

MOSFET器件，该MOSFET器件具有栅极、被耦合到所述输入节点的源极和被耦合到所述输出节点的漏极；其中，当该MOSFET器件导通时，所述输入节点处的输入电压信号通过该MOSFET器件被耦合到所述输出节点；

第一电路，包括：具有被连接到所述输入电压信号的输入端和提供该输入电压信号的输出端的单位增益放大器；

偏置电路，包括：具有被连接到偏置电压信号的输入端和提供该偏置电压信号的输出端的单位增益放大器；

信号求和电路，所述信号求和电路接收所述第一电路和所述编置电路二者的输出，并输出栅极驱动电压，该栅极驱动电压等于所述第一电路的输出和所述偏置电路的输出之和；其中该栅极驱动电压的信号被耦合到所述MOSFET器件的栅极。

2.如权利要求1所述的开关电路，还包括：

连接到所述第一电路的输出端的第一电阻，所述第一电阻传送电流I1，所述电流I1等于所述输入电压信号除以所述第一电阻；

连接到所述偏置电路的输出端的第二电阻，所述第二电阻传送电流Ibias，所述电流Ibias等于所述偏置电压信号除以所述第二电阻；

第一电流镜，输出I1的镜像电流；

第二电流镜，输出Ibias的镜像电流；并且，其中所述信号求和电路包括设置为接受所述第一镜像电流和第二镜像电流的第三电阻。

3.如权利要求2所述的开关电路，其中所述第一电阻、第二电阻和第三电阻的电阻值彼此相等。

4.如权利要求1所述的开关电路，其中所述第一电路的所述单位增益放大器包括：

第一运算放大器，所述第一运算放大器的反相输入端连接到所述输入电压信号；

第一MOSFET，所述第一MOSFET的栅极耦合到所述第一运算放大器的输出端，并且所述第一MOSFET的漏极回连到所述单位增益放大器的非反相输入端；

第一电阻，连接到所述第一MOSFET的漏极，其中第一电流I1从所述第一MOSFET的漏极流经所述第一电阻；

第二MOSFET，被耦合以对第一电流I1进行镜像并提供I1’；

并且所述偏置电路的单位增益放大器包括：

第二运算放大器，所述第二运算放大器的反相输入端连接到所述偏置电压信号；

第三MOSFET，所述第三MOSFET的栅极耦合到所述第二运算放大器的输出端，并且所述第三MOSFET的漏极回连到所述第二单位增益放大器的非反相输入端；

第二电阻，连接到所述第三MOSFET的漏极，其中偏置电流Ibias从所述第三MOSFET的漏极流经所述第二电阻；

第四MOSFET，被耦合以对电流Ibias进行镜像并提供I’bias；以及其中所述信号求和电路包括第三电阻，所述第三电阻被配置为接受I1’和I’bias并且向所述MOSFET器件的栅极输出所述栅极驱动电压信号。

5.一种驱动MOSFET开关的栅极的方法，所述MOSFET开关在导通时将输入节点电压耦合到输出节点，所述方法包括步骤：

单位放大所述输入节点电压，以提供等于所述输入节点电压的单位增益输出；

将所述单位增益输出耦合到第一电阻以产生第一电流I1；

单位放大偏置电压输入，以提供等于所述偏置电压输入的偏置输出；

将所述偏置输出耦合到第二电阻以产生偏置电流Ibias；

分别对第一电流I1和偏置电流Ibias进行镜像以产生I1’和I’bias；

通过第三电阻将I1’和I’bias相加，以产生栅极驱动信号；以及

将所述栅极驱动信号耦合到所述MOSFET开关的栅极。

Images