CN114006605B - 单边沿延时电路 - Google Patents

单边沿延时电路 Download PDF

Info

Publication number
CN114006605B
CN114006605B CN202111655682.6A CN202111655682A CN114006605B CN 114006605 B CN114006605 B CN 114006605B CN 202111655682 A CN202111655682 A CN 202111655682A CN 114006605 B CN114006605 B CN 114006605B
Authority
CN
China
Prior art keywords
switch
edge delay
signal
input
detection feedback
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111655682.6A
Other languages
English (en)
Other versions
CN114006605A (zh
Inventor
胡术云
熊龙
涂家华
毕磊
毕超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fengji Technology Shenzhen Co ltd
Original Assignee
Fengji Technology Shenzhen Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fengji Technology Shenzhen Co ltd filed Critical Fengji Technology Shenzhen Co ltd
Priority to CN202111655682.6A priority Critical patent/CN114006605B/zh
Publication of CN114006605A publication Critical patent/CN114006605A/zh
Application granted granted Critical
Publication of CN114006605B publication Critical patent/CN114006605B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/0015—Layout of the delay element
    • H03K2005/00195—Layout of the delay element using FET's

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Pulse Circuits (AREA)

Abstract

本发明属于集成电路技术领域，公开了一种单边沿延时电路，所述单边沿延时电路包括单边沿延时单元和检测反馈单元；单边沿延时单元，用于根据输入信号向检测反馈单元输出第一输出信号；检测反馈单元，用于根据第一输出信号输出第二输出信号；单边沿延时单元，还用于在输入信号出现单边沿时，缓慢改变第一输出信号的电平，从而产生延时，改变包括降低和升高；检测反馈单元，还用于在第一输出信号的电平达到翻转电压时，将第二输出信号的电平翻转，同时向单边沿延时单元输出复位信号，以使第一输出信号的电平复位。通过增加反馈电路，实现快速复位的功能，从而减少不必要的延时，该电路设计简单，具有很高的应用价值。

Description

单边沿延时电路
技术领域
发明涉及集成电路技术领域，尤其涉及一种单边沿延时电路。
背景技术
在当前各种电路设计中，由于时序要求或为了避免电路内部结点处于高阻态，需要明确的时序确定，往往会用到延时电路，延时电路又分为传统双边延时电路、同等上升下降时间的双边延时电路和传统单边沿延时电路等。
传统的单边上升沿或下降沿延时电路利用在输出回路中RC网络的放电实现，单边沿延时周期与RC的乘积成正比。在实现单边沿延时时，若需实现较大的延时，为避免电阻R的取值太大，电容C的容值一般较大。因此其非目标沿延时会受到电容C与开关阻抗形成的RC网络的影响从而进一步增大，对时序造成恶劣的影响。
上述内容仅用于辅助理解本发明的技术方案，并不代表承认上述内容是现有技术。
发明内容
本发明的主要目的在于提供一种单边沿延时电路，旨在解决现有技术中如何避免产生不必要的延时的技术问题。
为实现上述目的，本发明提供一种单边沿延时电路及方法，所述单边沿延时电路包括单边沿延时单元和检测反馈单元，其中，所述单边沿延时单元的信号输入端与信号输入接口连接，所述单边沿延时单元的信号输出端与所述检测反馈单元的输入端连接，所述检测反馈单元的反馈输出端与所述单边沿延时单元的反馈输入端连接；
所述单边沿延时单元，用于根据输入信号向所述检测反馈单元输出第一输出信号；
所述检测反馈单元，用于根据所述第一输出信号输出第二输出信号；
所述单边沿延时单元，还用于在所述输入信号出现单边沿时，缓慢改变第一输出信号的电平，从而产生延时，所述改变包括降低和升高；
所述检测反馈单元，还用于在所述第一输出信号的电平达到翻转电压时，将所述第二输出信号的电平翻转，同时向所述单边沿延时单元输出复位信号，以使所述第一输出信号的电平复位。
可选地，所述单边沿延时单元包括上升沿延时单元；
所述上升沿延时单元，用于在所述输入信号出现上升沿时，缓慢降低第一输出信号的电平，从而产生上升沿延时。
可选地，所述上升沿延时单元包括第一至第四开关、第一电阻及第一电容；其中，所述第一开关及第四开关的第一端与外部电源连接，所述第一开关的第二端与所述第二开关的第一端连接，所述第二开关的第一端还与所述检测反馈单元的信号输入端连接，所述第二开关的第二端与所述第一电阻的第一端、第四开关的第二端及第一电容的第一端连接，所述第一电阻的第二端与所述第三开关的第一端连接，所述第三开关的第一端还与所述检测反馈单元的信号输入端连接，所述第三开关的第二端与所述第一电容的第二端接地；
所述第一至第四开关的控制端与所述信号输入接口连接，并受所述输入信号控制。
可选地，所述第一开关，用于在所述输入信号为低电平时闭合；
所述第二开关，用于在所述输入信号为高电平时闭合；
所述第三开关，用于在所述输入信号为高电平时闭合；
所述第四开关，用于在所述输入信号为低电平时闭合；
所述第四开关，还用于为所述第一电容提供充电所需的电压。
可选地，所述检测反馈单元包括第五开关及第一反相器，所述第一反相器的输入端与所述第二开关的第一端及所述第五开关的第一端连接，所述第五开关的控制端与所述第一反相器的输出端连接，所述第五开关的第二端与所述第三开关的第一端连接；
所述第五开关，用于在所述第二输出信号为高电平时闭合，从而向所述上升沿延时单元输出复位信号。
可选地，所述单边沿延时单元包括下降沿延时单元；
所述下降沿延时单元，用于在所述输入信号出现下降沿时，缓慢升高第一输出信号的电平，从而产生下降沿延时。
可选地，所述下降沿延时单元包括第六至第九开关、第二电阻及第二电容；其中，所述第六开关和所述第二电容的第一端与外部电源连接，所述第六开关的第二端和所述第二电阻的第一端相连，所述第六开关的第二端还与所述检测反馈单元连接，所述第七开关的第一端与所述第二电阻的第二端、所述第二电容的第二端以及所述第九开关的第一端连接，所述第七开关的第二端与所述第八开关的第一端连接，所述第七开关的第二端还与所述检测反馈单元连接，所述第八开关的第二端与所述第九开关的第二端接地；
所述第六至第九开关的控制端与所述输入信号输入端连接，并受所述输入信号控制。
可选地，所述第六开关，用于在所述输入信号为低电平时闭合；
所述第七开关，用于在所述输入信号为低电平时闭合；
所述第八开关，用于在所述输入信号为高电平时闭合；
所述第九开关，用于在所述输入信号为高电平时闭合；
所述第九开关，还用于为所述第二电容提供充电所需的电压。
可选地，所述检测反馈单元包括第五开关及第一反相器，所述检测反馈单元包括第十开关及第二反相器，所述第二反相器的输入端与所述第七开关的第一端及所述第十开关的第一端连接，所述第十开关的控制端与所述第二反相器的输出端连接，所述第十开关的第二端与所述第八开关的第一端连接；
所述检测反馈单元包括第十开关及第二反相器，所述第二反相器的输入端与所述第七开关的第一端及所述第十开关的第一端连接，所述第十开关的控制端与所述第二反相器的输出端连接，所述第十开关的第二端与所述第八开关的第一端连接。
为实现上述目的，本发明还提供一种双边沿延时电路，所述双边延时电路包括若干如上所述的单边沿延时电路。
本发明提出一种单边沿延时电路，所述单边沿延时电路包括单边沿延时单元和检测反馈单元，其中，所述单边沿延时单元的信号输入端与信号输入接口连接，所述单边沿延时单元的信号输出端与所述检测反馈单元的输入端连接，所述检测反馈单元的反馈输出端与所述单边沿延时单元的反馈输入端连接；所述单边沿延时单元，用于根据输入信号向所述检测反馈单元输出第一输出信号；所述检测反馈单元，用于根据所述第一输出信号输出第二输出信号；所述单边沿延时单元，还用于在所述输入信号出现单边沿时，缓慢改变第一输出信号的电平，从而产生延时，所述改变包括降低和升高；所述检测反馈单元，还用于在所述第一输出信号的电平达到翻转电压时，将所述第二输出信号的电平翻转，同时向所述单边沿延时单元输出复位信号，以使所述第一输出信号的电平复位。通过增加反馈电路，实现快速复位的功能，从而减少不必要的延时。
附图说明
图1为本发明单边沿延时电路第一实施例的模块结构示意图；
图2为传统的单边上升沿延时电路的电路结构示意图；
图3为传统的单边上升沿延时电路的信号波形示意图；
图4为本发明单边沿延时电路第二实施例的模块结构示意图；
图5为本发明单边沿延时电路第二实施例的上升沿延时单元的结构示意图；
图6为本发明单边沿延时电路第二实施例的检测反馈单元的结构示意图；
图7为本发明单边沿延时电路第二实施例的上升沿延时单元的电路结构示意图；
图8为本发明单边沿延时电路第二实施例的检测反馈单元的电路结构示意图；
图9为本发明单边沿延时电路第二实施例的信号波形示意图；
图10为传统的单边下降沿延时电路的电路结构示意图；
图11为传统的单边下降沿延时电路的信号波形示意图；
图12为本发明单边沿延时电路第三实施例的模块结构示意图；
图13为本发明单边沿延时电路第三实施例的下降沿延时单元的结构示意图；
图14为本发明单边沿延时电路第三实施例的检测反馈单元的结构示意图；
图15为本发明单边沿延时电路第三实施例的下降沿延时单元的电路结构示意图；
图16为本发明单边沿延时电路第三实施例的检测反馈单元的电路结构示意图；
图17为本发明单边沿延时电路第三实施例的信号波形示意图。
附图标号说明：
标号 名称 标号 名称
00 信号输入接口 VDD 外部电源
10 单边沿延时单元 GND 地
11 上升沿延时单元 PM0 PMOS管
12 下降沿延时单元 V1~V3 第一至第三节点
20 检测反馈单元 INV1、INV2 第一、第二反相器
R1、R2 第一、第二电阻 NM0 NMOS管
C1、C2 第一、第二电容 INV0 反相器
R0 电阻 C0 电容
S1~S10 第一至第十开关 D1~D10 第一至第十场效应管
本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明，本发明实施例中所有方向性指示（诸如上、下、左、右、前、后......）仅用于解释在某一特定姿态（如附图所示）下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。
另外，在本发明中涉及“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本发明要求的保护范围之内。
本发明提供一种单边沿延时电路，参考图1，图1为本发明单边沿延时电路第一实施例的模块结构示意图；所述单边沿延时电路包括单边沿延时单元10和检测反馈单元20，其中，所述单边沿延时单元10的信号输入端与信号输入接口00连接，所述单边沿延时单元10的信号输出端与所述检测反馈单元20的输入端连接，所述检测反馈单元20的反馈输出端与所述单边沿延时单元10的反馈输入端连接；
可以理解的是，所述信号输入接口00用于接入输入信号。
所述单边沿延时单元10，用于根据输入信号向所述检测反馈单元20输出第一输出信号。
可以理解的是，单边沿延时单元10可以根据具体的单边沿类型，设计为上升沿延时单元及下降沿延时单元，分别应用于产生上升沿延时或下降沿延时的场景。
需要说明的是，输入信号（参考VIN）为一持续的电压信号，上单边沿延时单元10输出第一输出信号的过程也是连续的，即第一输出信号为持续输出的电压信号。
所述检测反馈单元20，用于根据所述第一输出信号输出第二输出信号。
所述单边沿延时单元10，还用于在所述输入信号出现单边沿时，缓慢改变第一输出信号的电平，从而产生延时，所述改变包括降低和升高。
可以理解的是，单边沿延时单元10至少包括开关元件、阻性元件及容性元件，该开关元件可以根据输入信号（参考VIN）的电平状态进行导通和关断，从而通过阻性元件及容性元件改变第一输出信号的电平。
所述检测反馈单元20，还用于在所述第一输出信号的电平达到翻转电压时，将所述第二输出信号的电平翻转，同时向所述单边沿延时单元10输出复位信号，以使所述第一输出信号的电平复位。
所述检测反馈单元20，还用于在所述第一输出信号的电平达到翻转电压时，将所述第二输出信号（参考VOUT）的电平翻转，同时向所述单边沿延时单元10输出复位信号，以使所述第一输出信号的电平复位。
可以理解的是，检测反馈单元20至少包括检测元件及开关元件，该检测元件可以在第一输出信号的电平达到翻转电压时将第二输出信号（参考VOUT）的电平翻转，该开关元件可以向单边沿延时单元10输出复位信号。
本实施例通过增加反馈电路，实现快速复位的功能，从而减少不必要的延时，同时电路设计简单，具有很高的应用价值。
参考图2为传统的单边上升沿延时电路的电路结构示意图；信号输入端（参考VIN）接PMOS管PM0和及NMOS管NM0的栅极，PMOS管PM0的源极接外部电源VDD，PMOS管PM0的漏极接反相器INV的输入端以及电阻R0和电容C0的第一端，NMOS管NM0的源极与电容C0的第二端接地GND，NMOS管NM0的漏极接电阻R0的第二端，反相器INV的输出端输出电路的整体输出信号（参考VOUT）。
当输入信号由低到高时，PMOS管PM0断开，NMOS管NM0打开，电容C0上积累的电荷由电阻R0和NMOS管NM0通路向地GND传输，电阻R0第一端即反相器INV的输入端点电压缓慢下降，直至下降至反相器INV的翻转点后，反相器INV的输出VOUT由低变化至高，所实现的上升沿延时的数值与RC的乘积成正比。
参考图3，图3为传统的单边上升沿延时电路的信号波形示意图；其中Trising表示上升沿延时，Tfalling表示下降沿延时，当输入信号VIN由高到低时，PMOS管PM0打开，NMOS管NM0断开，电容C0经由PMOS管PM0回路从外部电源VDD处抽取电流进行快速充电，由于NMOS管PM0存在一定的导通电阻，该充电时间相对未加入RC网络时有一定程度的增加，当电容C0的第一端及反相器INV的输入端电压达到反相器INV的翻转点时，反相器INV的输出VOUT由高变低。
传统的单边上升沿延时电路利用在输出回路中RC网络的放电实现，单边沿延时周期与RC的乘积成正比。在实现单边上升沿延时时，若需实现较大的延时，为避免电阻R0的阻值R的取值太大，电容C0的容值C一般较大。因此其下降沿延时会受到电容C0与电阻R0形成的RC网络的影响从而进一步增大，对时序造成恶劣的影响。
参考图4，图4为本发明单边沿延时电路第二实施例的模块结构示意图；所述单边沿延时单元10包括上升沿延时单元；
所述上升沿延时单元，用于在所述输入信号出现上升沿时，缓慢降低第一输出信号的电平，从而产生上升沿延时。
参考图5，图5为本发明单边沿延时电路第二实施例的上升沿延时单元的结构示意图所述上升沿延时单元11包括第一至第四开关S1~S4、第一电阻R1及第一电容C1；其中，所述第一开关S1及第四开关S4的第一端与外部电源VDD连接，所述第一开关S1的第二端与所述第二开关S2的第一端连接，所述第二开关S2的第一端还与所述检测反馈单元20的信号输入端连接，所述第二开关S2的第二端与所述第一电阻R1的第一端、第四开关S4的第二端及第一电容C1的第一端连接，所述第一电阻R1的第二端与所述第三开关S3的第一端连接，所述第三开关S3的第一端还与所述检测反馈单元20的信号输入端连接，所述第三开关S3的第二端与所述第一电容C1的第二端接地GND。
所述第一至第四开关S1~S4的控制端与所述信号输入接口00连接，并受所述输入信号（参考VIN）控制。
可以理解的是，为了方便表述，可以将第一开关S1及第二开关S2之间的节点记为第一节点V1，将第一电阻R1与第一电容C1之间的节点记为第二节点V2，将第三开关S3与第一电阻R1之间的节点记为第三节点V3。
需要说明的是，所述第一电阻R1和所述第一电容C1通过其放电来产生上升沿延时。
进一步地，所述第一开关S1，用于在所述输入信号（参考VIN）为低电平时闭合；
所述第二开关S2，用于在所述输入信号（参考VIN）为高电平时闭合。
所述第三开关S3，用于在所述输入信号（参考VIN）为高电平时闭合。
所述第四开关S4，用于在所述输入信号（参考VIN）为低电平时闭合。
需要说明的是，所述第一至第四开关S1~S4可以通过闭合和开启来对输入信号（参考VIN）进行处理转换。
所述第四开关S4，还用于为所述第一电容C1提供充电所需的电压。
需要说明的是，上升沿延时单元11可由其他具有相似功能的电路实现，本实施例并不对此作出限制。
可以理解的是，单边上升沿延时单元11内部的第一至第四开关S1~S4可用MOS管、三极管等受控开关型器件实现，第一电阻R1和第一电容C1可选择用MOS管等具有电阻与电容特性的器件实现，本实施例并不对此作出限制。
参考图6，图6为本发明单边沿延时电路第二实施例的检测反馈单元的结构示意图；所述检测反馈单元20包括第五开关S5及第一反相器INV1，所述第一反相器INV1的输入端与所述第二开关S2的第一端及所述第五开关S5的第一端连接，所述第五开关S5的控制端与所述第一反相器INV1的输出端连接，所述第五开关S5的第二端与所述第三开关S3的第一端连接。
进一步地，所述第五开关S5，用于在所述第二输出信号（参考VOUT）为高电平时闭合，从而向所述上升沿延时单元11输出复位信号。
可以理解的是，第一反相器INV1与第五开关S5具有检测反馈并快速改变上升沿延时单元11输出点电位的功能，该功能也可由其他诸如比较器等具有相似功能的检测反馈电路实现，本实施例并不对此作出限制。
需要说明的是，第五开关S5为上升沿延时单元11快速复位至地的反馈开关，第一反相器INV1将第一输出信号的相位翻转180°。
参考图7，图7为本发明单边沿延时电路第二实施例的上升沿延时单元的电路结构示意图；所述第一至第四开关S1~S4包括对应的第一至第四场效应管D1~D4，所述第一及第四场效应管D1、D4为P沟道场效应管，所述第二及第三场效应管D2、D3为N沟道场效应管。
所述第一至第四场效应管D1~D4的栅极与所述信号输入接口00连接，所述第一及第四场效应管D1、D4的源极与所述外部电源VDD连接，所述第一场效应管D1的漏极与所述第二场效应管D2的漏极连接，所述第二场效应管D2的源极与所述第四场效应管D4的漏极及所述第一电阻R1的第一端连接，所述第三场效应管D3的漏极与所述第一电阻R1的第二端连接，所述第三场效应管D3的源极接地GND，所述第四场效应管D4的漏极与所述第一电容C1的第一端连接。
第一电阻R1和第一电容C1通过放电产生上升沿延时；第一场效应管D1和第三场效应管D3为输入管，根据输入信号（参考VIN）的变化而闭合或断开，将第二场效应管D2的漏极与第一场效应管D1的漏极间的节点记为第一节点V1，第二场效应管D2用于将由第一电阻R1及第一电容C1组成的RC网络隔离，减小第一节点V1的阻抗，避免由于第一场效应管D1的导通电阻和第一电容C1的RC网络导致的下降沿延时增加；第四场效应管D4的作用是为第一电容C1提供充电所需的高电平。
参考图8，图8为本发明单边沿延时电路第二实施例的检测反馈单元的电路结构示意图；所述第五开关S5包括第五场效应管D5，所述第五场效应管D5为N沟道场效应管，所述第五场效应管D5的栅极与所述第一反相器INV1的输出端连接，所述第五场效应管D5的源极与所述第三场效应管D3的漏极连接，所述第五场效应管D5的漏极与所述第二场效应管D2的漏极连接。
在本实施例中，当输入由高至低时，上升沿延时单元11中的第一场效应管D1闭合，第四场效应管D4闭合，第二场效应管D2断开，第三场效应管D3断开，检测反馈单元20中的第五场效应管D5断开，此时第二节点V2由于第四场效应管D4的导通，快速上拉至外部电源VDD的电压，并对第一电容C1进行充电，同时第一节点V1的电压由于断开的第二场效应管D2隔离，且该节点的寄生电容较小，其电压快速被充电至外部电源VDD的电压，实际充电时间可忽略不计，故上升沿延时单元11的第一输出信号输入至检测反馈单元20，当第一节点V1电压达到反相器INV的翻转点电压后，输出第二输出信号（参考VOUT）的电压由高快速翻转至低。
进一步地，当输入由低至高时，第一场效应管D1断开，第四场效应管D4断开，第二场效应管D2闭合，第三场效应管D3闭合，第五场效应管D5闭合，此时第一节点V1电压与第二节点V2电压一致，第一电容C1上存储的电荷通过第一电阻R1和第三场效应管D3回路进行放电，放电时间如下：
Figure 271339DEST_PATH_IMAGE001
其中，K为常数，其值与翻转电压与电源电压的比值有关。
当上升沿延时单元11的输出第一节点V1电压逐步降低至检测反馈单元20中反相器INV的翻转电压时，此时整体第二输出信号（参考VOUT）由低逐渐翻转至高，检测反馈单元20中的第五场效应管D5闭合，第一节点V1电压被点三节点电压快速复位至低电位，同时第二输出信号（参考VOUT）加速升高至外部电源VDD的电压，此时单边上升沿延时为：
Figure 297064DEST_PATH_IMAGE002
图9为本发明单边沿延时电路第二实施例的信号波形示意图，其中Trising表示上升沿延时，观察可知，在得到所需的上升沿延时时，并未增加下降沿延时，同时在第一节点V1放电的过程，当其达到反相器INV的翻转电压时，RC网络被快速复位，第一输出信号的电压复位至低电位。
进一步地，基于本实施例，还可以提供一种单边下降沿延时电路，所述单边下降沿电路包括：第三反相器、第四反相器及本实施例的单边沿延时电路，所述第三反相器的输入端与信号输入接口连接，所述第三反相器的输出端与所述单边沿延时电路的输入端连接，所述第四反相器的输入端与所述单边沿延时电路的输出端连接。
本实施例通过在产生上升沿延时的电路中增加反馈电路，实现快速复位的功能，从而减少不必要的延时。
参考图10，图10为传统的单边下降沿延时电路的电路结构示意图；输入信号（参考VIN）接PMOS管PM0和NMOS管NM0的栅极，PMOS管PM0的源极接外部电源VDD和第一电容C1的第一端，PMOS管PM0的漏端接第一电阻R1的第一端，第一电阻R1的第二端接反相器INV的输入端、NMOS管NM0的漏端和第一电容C1的第一端，NMOS管NM0的源端接地GND，反相器INV的输出端为电路的整体输出信号VOUT。
参考图11，图11为传统的单边下降沿延时电路的信号波形示意图；其中Trising表示上升沿延时，Tfalling表示下降沿延时，当输入信号VIN由低到高时，PMOS管PM0断开，NMOS管NM0打开，电容C0经NMOS管NM0与地GND的通路进行充电，由于NMOS管NM0存在一定的导通电阻，该放电时间相对未加入RC网络时有一定程度的增加，当电容C0的第二端及反相器INV的输入端电压由VDD降低达到反相器INV的翻转点时，反相器INV的输出VOUT由低变高。
当输入信号（参考VIN）由高到低时，PMOS管PM0断开，NMOS管NM0断开，电容C0经由PMOS管PM0和电阻R0回路向外部电源VDD处进行放电，电阻R0第一端即反相器INV的输入端点电压由GND缓慢上升，直至上升至反相器INV的翻转点后，INV的输出VOUT由高变化至低，所实现的上升沿延时的数值与RC的乘积成正比。
可以理解的是，传统的单边下降沿延时电路在得到所需的下降沿延时的同时，上升沿延时也有所增加，对电路的时序造成了一定的危害。同时，RC网络的放电速度在周期的后半部分越来越慢，导致下降沿时间具有了不确定性。
参考图12，图12为本发明单边沿延时电路第三实施例的模块结构示意图；所述单边沿延时单元包括下降沿延时单元；
所述下降沿延时单元，用于在所述输入信号出现下降沿时，缓慢升高第一输出信号的电平，从而产生下降沿延时。
图13为本发明单边沿延时电路第三实施例的下降沿延时单元的结构示意图；所述下降沿延时单元12包括第六至第九开关S6~S9、第二电阻R2及第二电容C2；其中，所述第六开关S6和所述第二电容C2的第一端与外部电源VDD连接，所述第六开关S6的第二端和所述第二电阻R2的第一端相连，所述第六开关S6的第二端还与所述检测反馈单元20连接，所述第七开关S7的第一端与所述第一电阻的第二端、所述第二电容C2的第二端以及所述第九开关S9的第一端连接，所述第七开关S7的第二端与所述第八开关S8的第一端连接，所述第七开关S7的第二端还与所述检测反馈单元20连接，所述第八开关S8的第二端与第九开关S9的第二端连接并地GND；
所述第六至第九开关S6~S9的控制端与所述输入信号（参考VIN）输入端连接，并受所述输入信号（参考VIN）控制。
可以理解的是，为了方便表述，可以将第八开关S8及第七开关S7之间的节点记为第一节点V1，将第二电阻R2与第二电容C2之间的节点记为第二节点V2，将第六开关S6与第二电阻R2之间的节点记为第三节点V3。
需要说明的是，所述第二电阻R2和所述第二电容C2通过其放电来产生下降沿延时。
进一步地，所述第六开关S6，用于在所述输入信号（参考VIN）为低电平时闭合；
所述第七开关S7，用于在所述输入信号（参考VIN）为低电平时闭合；
所述第八开关S8，用于在所述输入信号（参考VIN）为高电平时闭合；
所述第九开关S9，用于在所述输入信号（参考VIN）为高电平时闭合；
所述第九开关S9，还用于为所述第二电容C2提供充电所需的电压。
需要说明的是，所述第六至第九开关S6~S9可以通过闭合和开启来对输入信号（参考VIN）进行处理转换。
所述第九开关S9，还用于为所述第二电容C2提供充电所需的电压。
需要说明的是，下降沿延时单元12可由其他具有相似功能的电路实现，本实施例并不对此做出限制。
可以理解的是，单边下降沿延时单元12内部的第六至第九开关S6~S9可用MOS管、三极管等受控开关型器件实现，第二电阻R2和第二电容C2可选择用MOS管等具有电阻与电容特性的器件实现，本实施例并不对此做出限制。
参考图5，图14为本发明单边沿延时电路第三实施例的检测反馈单元的结构示意图；所述检测反馈单元20包括第十开关S10及第二第二反相器INV2，所述第二第二反相器INV2的输入端与所述第七开关S7的第一端及所述第十开关S10的第一端连接，所述第十开关S10的控制端与所述第二第二反相器INV2的输出端连接，所述第十开关S10的第二端与所述第八开关S8的第一端连接。
进一步地，所述第十开关S10，用于在所述第二输出信号（参考VOUT）为低电平时闭合，从而向所述下降沿延时单元12输出复位信号。
可以理解的是，第二第二反相器INV2与第十开关S10具有检测反馈并快速改变下降沿延时单元12输出点电位的功能，该功能也可由其他诸如比较器等具有相似功能的检测反馈电路实现，本实施例并不对此做出限制。
需要说明的是，第十开关S10为下降沿延时单元12快速复位至地的反馈开关，第二反相器INV2将第一输出信号的相位翻转180°。
参考图15，图15为本发明单边沿延时电路第三实施例的下降沿延时单元的电路结构示意图；所述第六至第九开关S6~S9包括对应的第六至第九场效应管D6~D9，所述第六及第七场效应管D6、D7为P沟道场效应管，所述第八及第九场效应管D8、D9为N沟道场效应管；
所述第六至第九场效应管D6~D9的栅极与所述信号输入接口00连接，所述第八及第九场效应管D8、D9的源极接地GND，所述第八场效应管D8的漏极与所述第七场效应管D7的漏极连接，所述第七场效应管D7的源极与所述第九场效应管D9的漏极及所述第二电阻R2的第二端连接，所述第六场效应管D6的漏极与所述第二电阻R2的第二端连接，所述第六场效应管D6的源极与所述外部电源VDD连接，所述第六场效应管D6的漏极与所述第二电容C2的第一端连接，所述第二电容C2的第二端与所述第一电阻的第一端连接。
在本实施例中第二电阻R2和第二电容C2通过放电产生下降沿延时；第六场效应管D6和第八场效应管D8为输入管，根据输入信号（参考VIN）的变化而闭合或断开，第一节点V1为第八场效应管D8的漏极和第七场效应管D7的漏极的连接点；第七场效应管D7用于将RC网络隔离，减小第一节点V1的阻抗，避免由于电场效应管的导通电阻和第二电容C2的RC网络导致的上升沿延时增加；第九场效应管D9的作用是为第二电容C2提供充电所需的地电位。
图16为本发明单边沿延时电路第三实施例的检测反馈单元的电路结构示意图；所述第十开关S10包括第十场效应管D10，所述第十场效应管D10为N沟道场效应管，所述第十场效应管D10的栅极与所述第二第二反相器INV2的输出端连接，所述第十场效应管D10的源极与所述第六场效应管D6的漏极连接，所述第十场效应管D10的漏极与所述第七场效应管D7的漏极连接。
在本实施例中，当输入由低至高时，下降沿延时单元12中的第六场效应管D6断开，第七场效应管D7断开，第八场效应管D8闭合，第九场效应管D9闭合，检测反馈单元20中的第十场效应管D10断开，此时第二节点V2由于第九场效应管D9的导通，第二电容C2开始快速充电，直至第一节点V1电位为地GND，实际充电时间可忽略不计，同时第一节点V1的电压由于断开的第七场效应管D7的隔离，且该节点的寄生电容较小，其电压由外部电源VDD快速拉低至地GND，故第一输出信号输入至检测反馈单元20，当第一节点V1的电压达到第二反相器INV2的翻转点电压后，第二输出信号（参考VOUT）电压由低快速翻转至高。
进一步地，当输入由高至低时，下降沿延时单元12中的第六场效应管D6闭合，第七场效应管D7闭合，第八场效应管D8断开，第九场效应管D9断开，检测反馈单元20中的第十场效应管D10闭合，此时第一节点V1的电压与第二节点V2的电压（输入为高时，电压稳定值为地GND）一致，第二电容C2通过第二电阻R2和第六场效应管D6回路进行放电，放电时间如下：
Figure 501780DEST_PATH_IMAGE001
其中，K为常数，其值与翻转电压与电源电压的比值有关。
当下降沿延时单元12的输出第一节点V1电压逐步上升至检测反馈单元20中第二反相器INV2的翻转电压时，此时第二输出信号（参考VOUT）由高逐渐翻转至低，检测反馈单元20中的第十场效应管D10闭合，第一节点V1电压被第三节点V3点电压快速复位至外部电源VDD的电压，同时第二输出信号（参考VOUT）加速降低至地GND，此时单边沿延时约为：
Figure 638363DEST_PATH_IMAGE002
参考图17，图17为本发明单边沿延时电路第三实施例的信号波形示意图，其中Tfalling表示下降沿延时，观察可知，在得到所需的下降沿延时时，并未增加上升沿延时，同时在第一节点V1放电的过程，当其达到第二反相器INV2的翻转电压时，RC网络被快速复位，第一输出信号的电压复位至高电位。
进一步地，基于本实施例，还可以提供一种单边上升沿延时电路，所述单边上升沿延时电路包括：第五反相器、第六反相器及本实施例的单边沿延时电路，所述第五反相器的输入端与信号输入接口连接，所述第五反相器的输出端与所述单边沿延时电路的输入端连接，所述第六反相器的输入端与所述单边沿延时电路的输出端连接。
本实施例通过在产生下降沿延时的电路中增加反馈电路，实现快速复位的功能，从而减少不必要的延时。
为实现上述目的，本发明提供一种双边沿延时电路，其特征在于，所述双边延时电路包括若干如权利要求1至9中任一项所述的单边沿延时电路。
需要说明的是，所述双边延时电路至少包括第二实施例中的单边下降沿延时电路及第三实施例中的单边上升沿延时电路。
在具体实施中，可以将所述单边下降沿延时电路及所述单边上升沿延时电路串联，从而实现双边沿延时。
本实施例通过串联两个单边沿延时，在实现双边沿延时的同时减少不必要的延时。
上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到上述实施例方法可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件，但很多情况下前者是更佳的实施方式。
以上仅为本发明的优选实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (10)

1.一种单边沿延时电路，其特征在于，所述单边沿延时电路包括单边沿延时单元和检测反馈单元，其中，所述单边沿延时单元的信号输入端与信号输入接口连接，所述单边沿延时单元的信号输出端与所述检测反馈单元的输入端连接，所述检测反馈单元的反馈输出端与所述单边沿延时单元的反馈输入端连接；
所述单边沿延时单元，用于根据输入信号向所述检测反馈单元输出第一输出信号；
所述检测反馈单元，用于根据所述第一输出信号输出第二输出信号；
所述单边沿延时单元，还用于在所述输入信号出现单边沿时，缓慢改变第一输出信号的电平，从而产生延时，所述改变包括降低和升高；
所述检测反馈单元，还用于在所述第一输出信号的电平达到翻转电压时，将所述第二输出信号的电平翻转，同时向所述单边沿延时单元输出复位信号，以使所述第一输出信号的电平复位。
2.如权利要求1所述的单边沿延时电路，其特征在于，所述单边沿延时单元包括上升沿延时单元；
所述上升沿延时单元，用于在所述输入信号出现上升沿时，缓慢降低第一输出信号的电平，从而产生上升沿延时。
3.如权利要求2所述的单边沿延时电路，其特征在于，所述上升沿延时单元包括第一至第四开关、第一电阻及第一电容；其中，所述第一开关及第四开关的第一端与外部电源连接，所述第一开关的第二端与所述第二开关的第一端连接，所述第二开关的第一端还与所述检测反馈单元的信号输入端连接，所述第二开关的第二端与所述第一电阻的第一端、第四开关的第二端及第一电容的第一端连接，所述第一电阻的第二端与所述第三开关的第一端连接，所述第三开关的第一端还与所述检测反馈单元的信号输入端连接，所述第三开关的第二端与所述第一电容的第二端接地；
所述第一至第四开关的控制端与所述信号输入接口连接，并受所述输入信号控制。
4.如权利要求3所述的单边沿延时电路，其特征在于，所述第一开关，用于在所述输入信号为低电平时闭合；
所述第二开关，用于在所述输入信号为高电平时闭合；
所述第三开关，用于在所述输入信号为高电平时闭合；
所述第四开关，用于在所述输入信号为低电平时闭合；
所述第四开关，还用于为所述第一电容提供充电所需的电压。
5.如权利要求4所述的单边沿延时电路，其特征在于，所述检测反馈单元包括第五开关及第一反相器，所述第一反相器的输入端与所述第二开关的第一端及所述第五开关的第一端连接，所述第五开关的控制端与所述第一反相器的输出端连接，所述第五开关的第二端与所述第三开关的第一端连接；
所述第五开关，用于在所述第二输出信号为高电平时闭合，从而向所述上升沿延时单元输出复位信号。
6.如权利要求1所述的单边沿延时电路，其特征在于，所述单边沿延时单元包括下降沿延时单元；
所述下降沿延时单元，用于在所述输入信号出现下降沿时，缓慢升高第一输出信号的电平，从而产生下降沿延时。
7.如权利要求6所述的单边沿延时电路，其特征在于，所述下降沿延时单元包括第六至第九开关、第二电阻及第二电容；其中，所述第六开关和所述第二电容的第一端与外部电源连接，所述第六开关的第二端和所述第二电阻的第一端相连，所述第六开关的第二端还与所述检测反馈单元连接，所述第七开关的第一端与所述第二电阻的第二端、所述第二电容的第二端以及所述第九开关的第一端连接，所述第七开关的第二端与所述第八开关的第一端连接，所述第七开关的第二端还与所述检测反馈单元连接，所述第八开关的第二端与所述第九开关的第二端接地；
所述第六至第九开关的控制端与所述输入信号输入端连接，并受所述输入信号控制。
8.如权利要求7所述的单边沿延时电路，其特征在于，所述第六开关，用于在所述输入信号为低电平时闭合；
所述第七开关，用于在所述输入信号为低电平时闭合；
所述第八开关，用于在所述输入信号为高电平时闭合；
所述第九开关，用于在所述输入信号为高电平时闭合；
所述第九开关，还用于为所述第二电容提供充电所需的电压。
9.如权利要求8所述的单边沿延时电路，其特征在于，所述检测反馈单元包括第十开关及第二反相器，所述第二反相器的输入端与所述第七开关的第一端及所述第十开关的第一端连接，所述第十开关的控制端与所述第二反相器的输出端连接，所述第十开关的第二端与所述第八开关的第一端连接；
所述检测反馈单元包括第十开关及第二反相器，所述第二反相器的输入端与所述第七开关的第一端及所述第十开关的第一端连接，所述第十开关的控制端与所述第二反相器的输出端连接，所述第十开关的第二端与所述第八开关的第一端连接。
10.一种双边沿延时电路，其特征在于，所述双边沿延时电路包括若干如权利要求1至9中任一项所述的单边沿延时电路。
CN202111655682.6A 2021-12-31 2021-12-31 单边沿延时电路 Active CN114006605B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111655682.6A CN114006605B (zh) 2021-12-31 2021-12-31 单边沿延时电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111655682.6A CN114006605B (zh) 2021-12-31 2021-12-31 单边沿延时电路

Publications (2)

Publication Number Publication Date
CN114006605A CN114006605A (zh) 2022-02-01
CN114006605B true CN114006605B (zh) 2022-05-10

Family

ID=79932388

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111655682.6A Active CN114006605B (zh) 2021-12-31 2021-12-31 单边沿延时电路

Country Status (1)

Country Link
CN (1) CN114006605B (zh)

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1360758A (zh) * 1999-05-12 2002-07-24 艾利森电话股份有限公司 具有低谐波含量的共射共基信号驱动器
CN1625054A (zh) * 2003-12-04 2005-06-08 国际商业机器公司 双边可编程延迟单元和提供这种单元的编程的方法
CN101924539A (zh) * 2010-07-01 2010-12-22 中国航天科技集团公司第九研究院第七七一研究所 低边到高边的信号传输电路
CN102130666A (zh) * 2011-05-03 2011-07-20 四川和芯微电子股份有限公司 占空比调节电路及方法
KR20130011173A (ko) * 2011-07-20 2013-01-30 엘지디스플레이 주식회사 인터페이스 구동회로 및 이를 포함하는 평판표시장치
CN103368536A (zh) * 2013-07-24 2013-10-23 苏州加古尔微电子科技有限公司 基于mos管的信号延迟电路
CN104300940A (zh) * 2014-10-01 2015-01-21 黑龙江大学 利用电路三要素理论的主从跟随器型单边沿k值触发器的构建方法及其电路
CN104380606A (zh) * 2012-06-14 2015-02-25 阿海珐有限公司 用于借助首要时钟信号监测次要时钟信号的时钟故障的数字探测电路
CN104601152A (zh) * 2015-02-15 2015-05-06 珠海市一微半导体有限公司 一种上电复位、掉电复位电路
CN106130518A (zh) * 2016-06-12 2016-11-16 豪威科技(上海)有限公司 延时电路
CN108055020A (zh) * 2017-12-15 2018-05-18 天津津航计算技术研究所 一种低抖动、快速锁定的cmos时钟占空比调整电路
CN108667440A (zh) * 2017-03-28 2018-10-16 峰岹科技（深圳）有限公司 一种施密特触发器电路
WO2021135102A1 (zh) * 2019-12-30 2021-07-08 杭州嘉楠耘智信息科技有限公司 时钟产生电路及应用其的锁存器和计算设备

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6661271B1 (en) * 2002-05-30 2003-12-09 Lsi Logic Corporation Multi-phase edge rate control for SCSI LVD
US7205810B1 (en) * 2005-09-29 2007-04-17 Sun Microsystems, Inc. Skew tolerant phase shift driver with controlled reset pulse width
US8638153B2 (en) * 2012-03-29 2014-01-28 Qualcomm Incorporated Pulse clock generation logic with built-in level shifter and programmable rising edge and pulse width

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1360758A (zh) * 1999-05-12 2002-07-24 艾利森电话股份有限公司 具有低谐波含量的共射共基信号驱动器
CN1625054A (zh) * 2003-12-04 2005-06-08 国际商业机器公司 双边可编程延迟单元和提供这种单元的编程的方法
CN101924539A (zh) * 2010-07-01 2010-12-22 中国航天科技集团公司第九研究院第七七一研究所 低边到高边的信号传输电路
CN102130666A (zh) * 2011-05-03 2011-07-20 四川和芯微电子股份有限公司 占空比调节电路及方法
KR20130011173A (ko) * 2011-07-20 2013-01-30 엘지디스플레이 주식회사 인터페이스 구동회로 및 이를 포함하는 평판표시장치
CN104380606A (zh) * 2012-06-14 2015-02-25 阿海珐有限公司 用于借助首要时钟信号监测次要时钟信号的时钟故障的数字探测电路
CN103368536A (zh) * 2013-07-24 2013-10-23 苏州加古尔微电子科技有限公司 基于mos管的信号延迟电路
CN104300940A (zh) * 2014-10-01 2015-01-21 黑龙江大学 利用电路三要素理论的主从跟随器型单边沿k值触发器的构建方法及其电路
CN104601152A (zh) * 2015-02-15 2015-05-06 珠海市一微半导体有限公司 一种上电复位、掉电复位电路
CN106130518A (zh) * 2016-06-12 2016-11-16 豪威科技(上海)有限公司 延时电路
CN108667440A (zh) * 2017-03-28 2018-10-16 峰岹科技（深圳）有限公司 一种施密特触发器电路
CN108055020A (zh) * 2017-12-15 2018-05-18 天津津航计算技术研究所 一种低抖动、快速锁定的cmos时钟占空比调整电路
WO2021135102A1 (zh) * 2019-12-30 2021-07-08 杭州嘉楠耘智信息科技有限公司 时钟产生电路及应用其的锁存器和计算设备

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
Energy-Optimal Sampling of Edge-Based Feedback Systems;Vishnu Narayanan Moothedath 等;《2021 IEEE International Conference on Communications Workshops (ICC Workshops)》;20210709;1-5 *
Retinal Synaptic Pathways Underlying the Response of the Rabbit Local Edge Detector;Thomas L. Russell 等;《Journal of Neurophysiology》;20100501;第103卷(第5期);2757-2769 *
基于时钟控制技术的低功耗三值D触发器设计;耿亮 等;《济南大学学报(自然科学版)》;20150505;第30卷(第1期);47-49 *
大功率IGBT光纤驱动电路的故障保护与复位;李旭 等;《电力电子技术》;20101120;第44卷(第11期);13-16 *
高性能电流型CMOS显性脉冲触发器设计;张立彬 等;《浙江大学学报(理学版)》;20130715;第40卷(第4期);428-432+436 *

Also Published As

Publication number Publication date
CN114006605A (zh) 2022-02-01

Similar Documents

Publication Publication Date Title
KR101293845B1 (ko) 지연 회로
EP3167548A1 (en) Relaxation oscillator with current and voltage offset cancellation
CN107852162B (zh) 一种高速锁存器和方法
US8324955B2 (en) Level shifter design
CN103762986A (zh) 采样保持开关电路
US9306553B2 (en) Voltage level shifter with a low-latency voltage boost circuit
CN107317568B (zh) 消除比较器失调电压的振荡器
JP3702159B2 (ja) 半導体集積回路装置
CN111756363A (zh) 用于降低电平移位器的输出偏斜和转换延迟的设备和方法
CN109525222B (zh) 一种单相时钟双边沿d触发器
CN114006605B (zh) 单边沿延时电路
JP4774287B2 (ja) 出力回路
CN115622548A (zh) 一种高边nmos浮地驱动电路
CN111682865B (zh) 张弛振荡器及片上芯片
CN107896099B (zh) 一种上电复位电路
KR910001952B1 (ko) 키 회로
CN111224644A (zh) 一种低功耗的d触发器
CN111614352B (zh) 能够改善时钟准确性的电路
Gupta et al. Bipolar voltage level shifter
JP3134335U (ja) 遅延回路
TWI851362B (zh) 振盪電路及使用其的電路系統
US20230336176A1 (en) Level shifter circuit, corresponding device and method
CN112532231B (zh) Tspc触发器、时序逻辑电路和射频电路
RU2771447C1 (ru) Элемент входного регистра
CN107579725B (zh) 半周期延时电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant