CN1360758A - 具有低谐波含量的共射共基信号驱动器 - Google Patents

Abstract

本发明公开了一种用于减少数字信号驱动器电路中的谐波含量的方法和装置。在具有两个或多个相互共射共基连接的MOS器件的电路中,施加于输入节点的数字输入信号产生相应的数字输出信号。使用和两个或多个共射共基连接的MOS器件的制造相关的一个或几个寄生电容控制和输出信号相关的一个或多个边沿转换的转换速率。每个所述两个或多个共射共基连接的M0S器件还具有和固定电位连接的栅极,使得所述谐波含量最小。可以对每个栅极施加控制信号,使得阻断在源极和漏极之间的漏电流通路。通过使用有源器件或无源器件限制在栅极和固定电位之间的电导,可以进一步控制谐波。

Description

具有低谐波含量的共射共基信号驱动器

相关申请

本申请涉及1999，5，12申请的申请号为60/133886名称为“具有低谐波含量的共射共基(cascode)信号驱动器”的美国临时专利申请，并要求该专利申请的优先权，并且所述专利申请的内容在此作为参考。

发明背景

本发明涉及一种电路设计，更具体地说，涉及用于减少高度集成的混合模式电路中的谐波干扰的方法和装置。

现代电信设备要求增加集成度，以便到达好的成本效果比，并适应不断减小的封装。具体地说，数字系统和模拟系统的元件被越来越多地集成在同一个半导体晶片上。对于低成本的用户无线终端，例如蜂窝电话，朝向集成具有数字信号处理元件的射频电路的趋势产生一些问题，这些问题按照常规利用分离或者隔离模拟部分和数字部分来解决。

对于高度集成的系统，必须解决数字电路和模拟电路的电磁兼容性(EMC)的问题，才能可靠地工作。具体地说，数字电路的开关噪声的谐波分量可以具有可与对模拟电路部分有影响的射频信号的大小相比。由数字电路产生的谐波干扰可引起接收机的性能变劣，或者使传输的信号的频谱罩被破坏。

在开关电流中的突变可以产生大的高次谐波。通过使用基本的富氏分析，可以看出，例如，在数字开关电路中产生的信号的边沿越陡，其产生的谐波的频谱越宽。开关电流的大小越大，相关的谐波的能量越大，因而增加在相邻的RF电路中的带内噪声能量的可能性。

在标准的驱动器中最急剧的电流变化出现在当一个器件例如n沟道器件因其栅源电压超过其门限电压而导通时。简单的晶体管模型假定，在门限以下没有电流流过，在实际的器件中，流过一个小的电流。然而，门限以上和门限以下的电流之间的差是显著的。由于这种器件导通的速度，可以产生不希望的高次谐波，导致耦合进入RF部分的噪声，并减少在模拟部分和数字部分之间的EMC。

数字电路和模拟电路之间的EMC按照常规一直使用多种已知的方法解决。用于设计小功率的数字电路的标准方法试图减少平均开关电流，借以减少其产生的谐波电流的绝对值。降低数字电路的电源电压，试图减少边沿上升速率、和数字信号相关的电流和电荷，进一步减少由其产生的开关噪声的谐波含量。屏蔽或滤波方法试图减少从数字部分耦合到模拟部分的衬底噪声(例如见Makie-Fukuda eta1.95K.Makie-Fukuda，S.Maeda，T.Tsukada & T.Matsuuura，“Substrate noise reduction using active guard band filtersin mixed-signal integrated circuits，”Symposium on VLSICircuit，Kuoto，8-10 June，pp，33-34，1995)。

噪声可以由在电路元件之间的小的参考电压的差而被进一步加重。虽然这些电压可以通过仔细控制参考电压电平而减小，然而它们可以通过公共阻抗耦合进入不平衡的信号通路，并进而通过共模转换进入平衡通路。寄生电容的定期充电和放电也可以引起小的但是显著的电流在衬底内流动。

射频电路通过例如双轨技术，平衡的信号通路使较多的噪声有弹性(noise resilient)。(例如见A.Graeme，J，Applixations ofOperational Amplifiers-Third Generation Techniques，McGraw-Hill，1973，pgs 53-57.)。这种方法当以较大的精度应用时，在范围、延迟或功率消耗方面代价增加，并且对于解决和减少噪声相关的问题，并不总能提供满意的结果。

存在用于减少谐波干扰的一些方法可以提供不同结果。例如，Tamaka的美国专利US 5514992公开了一种低失真的共射共基放大器电路。在Tamaka的专利中，当应用具有很少几个的分量的限定很好的频谱的模拟信号时，借助于和输入器件相关的共射共基器件具有的较高的跨导可以减少失真。不过，当对所述电路应用具有大量的限定不好的频谱分量的数字开关信号时，Tamaka不能解决输出信号的频谱质量问题。

减少不希望的谐波的另一种方法公开于Imamura的日本专利JP63/074323。Imamura的专利公开了一种具有交流反馈的共射共基电流源，其中所述电流源的的输出电导是频率相关的，例如，输出信号的一些谐波分量比另一些衰减得更多，从而提供稳定的电流输出。然而，Imamura没有公开基于数字开关输入信号减少输出信号的谐波的方法。

还有另一种用于避免这种突变的开关电流的不利影响的一般方法是利用类似于双极逻辑型例如ECL等的合成逻辑型在门限值以上的一个电流值下连续地操作开关器件。但是，这种方法伴随着副作用，包括增加静态功率消耗，因为这种器件永远不会完全截止。

因此，本领域技术人员应当理解，需要一种方法和装置，用于减少和数字开关信号相关的谐波分量，因而改善混合模式的集成电路的模拟部分和数字部分之间的EMC，而没有试图解决这个问题的常规的方法所产生的副作用。

发明概述

因此，本发明的目的在于提供一种能够减少和数字开关信号相关的高次谐波而不显著减少开关速度的方法和装置。

本发明的另一个目的在于，提供一种从开关电路设计中消除无源元件而只使用MOS元件的方法和装置。

本发明的另一个目的在于提供一种用于提供一种信号驱动器的方法和装置，所述信号驱动器可以与现有的驱动器电路是节点兼容的，因此不需要修改现有的电路设计工具。

按照本发明的一个方面，上述的和其它的目的在一种使用第一和第二MOS开关驱动负载以便减少开关电压波形中的谐波的方法和装置中所实现。按照本发明的所述第一和第二MOS开关可以是被耦合在一起的N沟道开关和P沟道开关。每个N沟道开关和每个P沟道开关可以进一步包括两个共射共基连接的器件，使得通过负载的电流的改变速率不像用于数字开关的常规方法那样急剧。

按照本发明的另一个方面，第一和第二MOS开关可驱动一个具有不同的时序要求的负载以便在前信号沿和后信号沿进行转换。例如，对于要求施加的开关信号具有快的后沿的负载，按照本发明的驱动器可以使用负责产生信号的上升沿的第一和第二MOS开关中的一个的共射共基连接，并且反之亦然。共射共基开关在提供较慢的信号沿转换时，可以产生较少的谐波。这种单边驱动器能够减少功率消耗和硅片面积。

按照本发明的另一个方面，控制信号可以施加于一个或两个共射共基开关二者上，以便在空载期间禁止相关的共射共基开关。这种控制信号能够减少待机电流。

按照本发明的另一个方面，通过控制输出节点、共射共基节点和栅极节点之间的电容耦合，并控制输出节点、共射共基节点、栅极节点和电源平面之间的电导，可以改善性能。

附图说明

通过阅读下面结合附图进行的详细说明，可以理解本发明的目的和优点，其中：

图1A是表示按照本发明的一个方面的具有示例性的共射共基连接器件和寄生电容的一种示例性的N型和P型MOS开关的示意图；

图1B是表示按照本发明的一个方面的另一种结构的具有示例性的共射共基连接器件和寄生电容的一种示例性的N型和P型MOS开关的示意图；

图1C是表示按照本发明的一个方面的具有示例性的寄生电容的一种示例性的n型衬底和p型MOS沟道的示意图，

图2A是表示按照本发明产生的一种示例性的电压波形的曲线；

图2B是表示和按照本发明产生的在图2A中所示的示例性的电压波形相关的示例性的频谱的曲线；

图3是表示按照本发明的另一个方面的具有示例性的共射共基器件的一种示例性的N型MOS开关的示意图；

图4是表示按照本发明的另一个方面的具有示例性的共射共基器件的一种示例性的P型MOS开关的示意图；以及

图5是表示按照本发明的另一个方面的具有示例性的共射共基器件和控制信号的一种示例性的N型和P型MOS开关的示意图。

详细说明

下面结合附图说明本发明的各个特征，在附图中相同的元件用相同的标号表示。

在下面的说明中，将参看各种器件、单元等。应当理解，这些器件、单元等可以用许多已知技术中的任何技术来实现，包括利用被存储在计算机可读存储介质(例如各种类型的磁存储介质和光存储介质)中的用于控制通用处理器的一组合适的程序指令来实现，以及利用专门设计的专用硬件元件来实现。所有这些实施例及其组合，都将包括在下面的附图和说明的范围内。

由图1A可见，其中示出了按照本发明的一种示例性的驱动器100，所述驱动器使用共射共基器件P1 110，P2 120，N1 130，和N2140。驱动器100的操作可以一般性地说明如下：当在输入节点180上的电压电平为低时，可相应地对N1 130的栅极节点132和N2 140的栅极节点142施加低电平，因而N1 130和N2 140被偏置成为截止或非导通状态。施加于输入节点180的低信号可被相应地施加于P1110的栅极节点112和P2 120的栅极节点122，因而把P1 110和P2120偏置为导通状态。因而，在输出节点172出现的信号电平是和被连接于电源线114一致的高状态。寄生电容CN160可被充电到相应于N2140的门限电压的电压值。寄生电容CP150将被充电到电源线114的电压值。CP150和CN160的电容值可以结合为设计参数，以便控制在相应的共射共基器件中发生转换的速度。输出节点171和共射共基节点151以及161到共射共基器件P2 120和N1 130的栅极节点122、132的电容耦合与对电源线114、115的有限的电导一起可以进一步改善性能，如图1B所示，其中具有电容CN2 162，CP2 152和输出电容173。

当在输入节点180上的电压电平因而也是施加于N2的栅极节点142的电压电平变正并且达到N2 140的门限电压时，N2 140导通，并开始使CN160放电。CN160的放电以及节点161还有N2 140的漏极节点141以及N1 130的源极节点133的电压电平的相应的下降，用于使N1 130导通，这又使负载电容170放电。因而，借助于控制寄生电容，可以控制信号输出特性。

如图1C所示，寄生电容是半导体制造的副产品。示例性的n衬底181可以在隔离扩散处理中使用掩模183被扩散，或者进行本领域公知的处理，从而形成p区182。两个p区182可以通过被称为过渡电容或寄生电容Cp180的阻挡层和n衬底181相连。关于更详细的说明，可参见Microelectronics Jacob Millman，Mcgraw Hill1979，pp95-96。重要的是注意到，因为过渡电容是制造的副产品，因而可以被控制，从而提供按照本发明的优点。

现在参看图2A和图2B，因为在CN160上的电荷在驱动器100的电路分析中可以表示为一个附加的状态变量，在谐波频谱中引入额外的高频衰减。如图2B所示，寄生电容对负载电容的比率影响频谱衰减200的断点250的位置。寄生电容CP150与/或CN160的较高的值在各个共射共基节点151与/或161减慢相关电压的变化，因而减少了带来高次谐波的较大的衰减的输出电流电平的变化速度，从如图2B所示。共射共基器件P1 110，P2 120和N1 130，N2 140的相对宽度，与输入连接的器件(未示出)相比可以更大地影响输出节点170的谐波频谱。

按照硬件、动态功率消耗等，驱动器100主要适用于由于相对大的额外消耗导致的相对大的负载。因而，按照本发明的驱动器100尤其适用于驱动例如离片负载。此外，在电源线114上与驱动器100的操作相关的电流脉冲的谐波频谱比和负载170相关的电流脉冲的谐波频谱小得多，例如，因为CN160在导通期间饱和，其漏极电流只是与漏极电压发生弱的联系。因此，驱动器100还适用于这样的场合，其中用于开关噪声的主传送机构是电容耦合与输出节点171及其相关的电路网络联系的。

按照本发明的另一个实施例，如图3和图4所示，可以设想一种单边型的驱动器100，例如，其中只有nFET支路，例如图3的N1 130和N2 140，或者只有pFET支路，例如图4的P1 110和P2 120，使用共射共基连接。这种实施例在下面的情形是有用的，其中对于在节点171输出的信号的一个边沿的转换的转换时间要求比另一个严格得多。例如，为了减少对于下降沿转换具有相对严格的时序要求的在节点171的信号输出的上升沿的谐波，pFET支路，例如图4中的P1 110和P2 120可被共射共基连接，并按照联系图1所述的方式操作。与此相反，可以用更常规的方式(没有详细示出)配置nFET支路400，以便满足更严格的下降沿时序要求。因而，在更严格的上升沿定时要求下，nFET支路，例如图3中的N1 130和N2 140可以共射共基连接到以更传统方式连接的pFET支路300上，以便提供减少的谐波含量的下降沿，从而对上升沿提供改进的定时。

按照本发明的另一个实施例，共射共基连接的开关P1 110，P2 120和N1 130，N2 140不论是配置成单操作或双共射共基操作，如上面任何一个实施例所述，都可以和图5所示的控制信号相连。在所延长的空载期间，控制信号512和522会分别使共射共基器件510和520关掉。这种操作能够帮助减少在低门限过程中的待机电流。

本发明已经参照不同的实施例进行了说明。不过，对于本领域技术人员，显然可以用和上述的优选实施例不同的特定形式实施本发明。这不脱离本发明的构思。例如，可能需要提供输出节点和共射共基节点对共射共基器件的栅极节点的电容耦合，同时结合对电源网络的有限的电导，以改善性能。这可以这样来实现，例如，使用与图1A中的栅极131相连的MOSFET或电阻来放大寄生电容的影响，从而进一步限制电荷变化的速率。优选实施例仅仅是说明性的，不以任何方式构成限制。本发明的范围由所附权利要求给出，而不由上面的说明给出，并且所有的改变和改型都被包括在本发明的权利要求的范围内。

Claims (18)

1.一种用于减少在数字信号驱动器电路中的谐波含量的方法，所述数字信号驱动器电路具有施加于和所述驱动器电路相关的输入节点的数字输入信号，并在和所述驱动器电路相关的输出节点产生相应的输出信号，所述方法包括以下步骤：

以相互共射共基连接、和与所述输入节点以及所述输出节点共射共基连接的方式，连接两个或多个MOS器件；以及

使用和所述两个或多个共射共基连接的MOS器件相关的一个或多个寄生电容来控制和所述输出信号相关的一个或多个边沿转换的转换速率，使得所述谐波含量最小。

2.如权利要求1所述的方法，其中所述两个或多个共射共基连接的MOS器件的每一个还包括栅极；并且其中所述方法还包括将所述栅极的至少一个和一固定电位相连，从而使所述谐波含量最小的步骤。

3.如权利要求2所述的方法，其中所述两个或多个共射共基连接的MOS器件的每一个还包括源极和漏极；并且其中所述方法还包括对所述每个栅极施加控制信号，使得切断在所述相应的每个源极和每个漏极之间的漏电流的通路的步骤。

4.如权利要求3所述的方法，还包括限制从至少一个所述的栅极到所述固定电位的电导的步骤。

5.如权利要求4所述的方法，其中所述限制步骤还包括使用有源器件限制所述电导的步骤。

6.如权利要求5所述的方法，其中所述限制步骤还包括使用无源器件限制所述电导的步骤。

7.一种用于使谐波含量最小的数字信号驱动器电路，所述电路具有用于接收数字输入信号的输入节点和用于输出相应的数字输出信号的输出节点，所述电路包括：

两个或多个MOS器件，其相互共射共基连接，并与所述输入节点以及所述输出节点共射共基连接，以及

一个或多个寄生电容，其和所述两个或多个共射共基连接的MOS器件相关，用于控制和所述输出信号相关的一个或多个边沿转换的转换速率，使得所述谐波含量最小。

8.如权利要求7所述的电路，其中所述两个或多个共射共基连接的MOS器件的每一个还包括栅极；并且其中所述栅极的至少一个和一个固定电位耦合，从而使所述谐波含量最小。

9.如权利要求8所述的电路，其中每个所述两个或多个共射共基连接的MOS器件还包括源极和漏极；并且其中控制信号还施加于所述每个栅极，以切断在所述相应的每个所述源极和每个所述漏极之间的漏电流的通路。

10.如权利要求9所述的电路，还包括在所述的栅极和所述固定电位之间的一个预定的电导。

11.如权利要求10所述的电路，其中所述预定电导使用有源器件提供。

12.如权利要求11所述的电路，其中所述限制步骤还包括使用无源器件限制所述电导的步骤。

13.一种数字信号驱动器电路，包括：

用于接收输入电压的输入节点；

用于输出相应的数字输出信号的输出节点；以及

至少两个金属氧化物半导体(MOS)器件，它们彼此共射共基连接，并被连接在所述输入节点和所述输出节点之间，以根据所述接收的输入电压向所述输出节点提供电流。

14.如权利要求13所述的电路，还包括：

至少一个寄生电容，其和所述至少两个共射共基连接的MOS器件相关，用于控制和所述输出信号相关的一个或多个边沿转换的转换速率，使得所述谐波含量最小。

15.如权利要求13所述的电路，还包括：

用于在空载期间使所述至少两个MOS器件关掉的装置。

16.如权利要求13所述的电路，其中所述至少两个共射共基连接的MOS器件包括两个共射共基连接的作为一个开关工作的N型MOS器件。

17.如权利要求13所述的电路，其中所述至少两个共射共基连接的MOS器件包括两个共射共基连接的作为一个开关工作的P型MOS器件。

18.如权利要求13所述的电路，其中所述至少两个共射共基连接的MOS器件包括共射共基连接的作为一个开关工作的两个P型MOS器件和两个N型MOS器件。

Images