CN1136656C - 电子模拟开关 - Google Patents

电子模拟开关 Download PDF

Info

Publication number
CN1136656C
CN1136656C CNB988073315A CN98807331A CN1136656C CN 1136656 C CN1136656 C CN 1136656C CN B988073315 A CNB988073315 A CN B988073315A CN 98807331 A CN98807331 A CN 98807331A CN 1136656 C CN1136656 C CN 1136656C
Authority
CN
China
Prior art keywords
transistor
trap
mos transistor
conducting channel
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB988073315A
Other languages
English (en)
Other versions
CN1264508A (zh
Inventor
Dj
D·J·米勒斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Telefonaktiebolaget LM Ericsson AB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefonaktiebolaget LM Ericsson AB filed Critical Telefonaktiebolaget LM Ericsson AB
Publication of CN1264508A publication Critical patent/CN1264508A/zh
Application granted granted Critical
Publication of CN1136656C publication Critical patent/CN1136656C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H03K17/6872—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor using complementary field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor

Abstract

一种形成于半导体衬底上的模拟开关，包括：输入和输出端口(204，205)；第一增强型MOS晶体管(201)，形成在衬底材料的隔离阱中，其栅极(G)被连接以接收控制信号(207)，其导电沟道的一端(S)及其阱(W)连接输入端口(204)。第二增强型MOS晶体管(202)，形成在衬底(50)中的隔离阱中，其导电沟道的一端(S)及其阱连接输入端口(204)，其栅极(G)连接第一晶体管(201)导电沟道(D)的另一端。第三增强型MOS晶体管(203)，形成在衬底中的隔离阱中，其栅极(G)被连接以接收所述控制信号的补码(208)，其导电沟道(D，S)连接在输出端口(205)和第二晶体管(202)导电沟道的另一端(D)之间，其阱(W)连接开关的电源线(0V)之一。控制装置(210)，连接到第二晶体管(202)的栅极(G)，用于保持第二晶体管(202)与第一晶体管(201)处于相反状态。

Description

电子模拟开关
技术领域
本发明涉及电子模拟开关，尤其涉及使用MOS晶体管的模拟开关。
背景技术
包括金属氧化物半导体(MOS)晶体管的模拟开关通常包括有p-沟道和n-沟道MOS晶体管。n-沟道晶体管通常具有连接到器件负电源线的本体。但是，当NMOS器件的源极比负电源更负时，NMOS器件的源极和本体之间的PN结二极管将正向偏置。这样电流就从负电源流入连接模拟开关的节点。该电流流动损害了期望的开关高关断电阻。
例如，Horowitz和Hill在2nd Ed.Cambridge University Press的“电子技术(The Art of Electronics)”的142和143页上图3.36中描述并示出了典型的CMOS晶体管开关。PMOS晶体管与NMOS晶体管并联连接，所述晶体管接收逻辑相反的控制信号。这种布置用来确保开关的导通电阻足够低。但是，如以上所提及的，当输入降到0v以下时，由于该降落造成NMOS晶体管中PN结的正向偏置，因此损害了关断电阻。
一件公开号为WO97/24807的国际专利申请公开了一种模拟开关，所述模拟开关包括两个MOS晶体管；第一个晶体管连接在输入端口和第二个晶体管栅极之间。第一晶体管充当比较器，并且当正常范围以外的电压加到输入上时导通。
发明内容
本发明目的是在开关处于断开状态时提高模拟开关的最大允许工作电压。
根据本发明，提供一种形成于半导体衬底上的模拟开关，包括：第一和第二电源端口，分别用于连接到第一和第二电源线，第一电源线相对于第二电源线为正；输入端口和输出端口；第一增强型MOS晶体管，形成在衬底材料的隔离阱中，其栅极被连接以接收控制信号，其导电沟道的一端及其阱连接输入端口；第二增强型MOS晶体管，形成在衬底中的隔离阱中，其导电沟道的一端及其阱连接输入端口，其栅极连接第一晶体管导电沟道的另一端；第三增强型MOS晶体管，形成在衬底中的隔离阱中，其栅极被连接以接收所述控制信号的补码信号，其导电沟道的两端连接在输出端口和第二晶体管导电沟道的另一端之间，其阱连接开关的第一或第二电源端口；以及控制装置，连接到第二晶体管的栅极，用于保持第二晶体管与第一晶体管处于相反状态，控制装置包括增强型MOS晶体管，该增强型晶体管的栅极被连接以接收控制信号，该增强型晶体管的导电沟道的两端连接在所述一个电源端口和第二晶体管的栅极之间。
在上述的开关中，每个MOS晶体管的导电沟道材料类型与衬底相同，并形成在与衬底材料类型相反的半导体材料的阱中。
其中，衬底材料是n-型半导体材料，阱材料是p-型半导体材料，晶体管是NMOS晶体管，第三晶体管的阱连接开关的第二电源端口。
或者其中，衬底材料是p-型半导体材料，阱材料是n-型半导体材料，晶体管是PMOS晶体管，第三晶体管的阱连接开关的第一电源端口。
每个晶体管形成于电绝缘的氧化物材料隔离的沟槽中。
其中，每个MOS晶体管是NMOS器件，第三MOS晶体管的阱连接开关的第二电源端口。或者每个MOS晶体管是PMOS器件，第三MOS晶体管的阱连接开关的第一电源端口。
在上述开关中，所述控制装置包括用于使第二MOS晶体管导通的器件。其中，所述增强型晶体管是PMOS晶体管，所述晶体管的导电沟道连接到开关的第一电源端口。或者，所述增强型晶体管是NMOS晶体管，所述晶体管的导电沟道连接到开关的第二电源端口。
所述控制装置可以包括开关电阻。
附图说明
图1示出了常规模拟开关的电路图；
图2示出了本发明第一实施例的总体电路图；
图3示出了图2实施例的修改例；
图4示出了图3实施例修改例的电路图；以及
图5示意性地示出了在本发明实施例中使用的MOS晶体管结构。
具体实施方式
图1所示常规的模拟MOS晶体管开关100包括NMOS晶体管101和PMOS晶体管102。开关具有输入端口104和输出端口105。当开关处于接通状态时，被开关的信号连接到输入端口104，并发送到输出端口105。NMOS晶体管101的栅极G连接控制信号输入107，PMOS晶体管102的栅极G连接控制信号输入108。
NMOS晶体管本体连接设备的负电源线，同时PMOS晶体管本体连接正电源线。在图1所示例子中，这些电源线分别为0v和5v。
当控制输入107为低(即0v)且控制输入108为高(即5v)时，开关为断开状态，所以在输入和输出端口104和105之间不输送电流。
但是，如果输入端口104处的信号降到NMOS晶体管衬底所连接的电压(0v)以下时，则NMOS晶体管101的本体和源极之间形成的PN结二极管变成正向偏置。这样，电流能从负电源流入输入节点。这种电流的流动损害了期望的开关高关断电阻。
图2示出了本发明的第一实施例200，它包括第一、第二和第三NMOS晶体管201、202和203。第一NMOS晶体管201的栅极G连接控制输入207。第一MOS晶体管的源极S和阱W都连接到器件的输入端口204。因此晶体管201以增强模式工作。
第二和第三MOS晶体管202和203以其在器件输入端口204和输出端口205之间串联的导电沟道相连接。即，晶体管202的源极S连接输入端口，晶体管202的漏极D连接晶体管203的源极S，晶体管203的漏极口连接输出端口205。第二MOS晶体管202的栅极G连接第一MOS晶体管201的漏极D和控制器件210。
第三晶体管203的栅极G连接第二控制输入208，第二控制输入208接收加到第一控制输入207上的信号的补码信号，该器件的阱W连接开关的负电源线。
控制器件210连接第二晶体管202的栅极G并促使晶体管202切换到接通状态，与第一MOS晶体管201相反。
为了使开关处于断开状态，将高(5V)控制信号加到控制输入207，低(0V)控制信号加到控制信号208。高控制信号使晶体管201导通，导致晶体管202的栅极G下拉至输入端口204的电压电平。这样，晶体管202的栅源电压Vgs被保持在0v，确保晶体管202保持在截止状态。
第三晶体管203的栅极G在该截止状态下保持在0v，确保第三晶体管203也保持在截止状态。
控制器件210起到当开关为接通时确保第二MOS晶体管成功地变成导通的作用。器件可以设有PMOS晶体管、开关电阻、由MOS或双极型器件构成的非开关电阻或电流源。
为了接通开关，在控制输入207上加低(0v)信号，在控制输入208上加高(5v)信号。这些信号使第一晶体管201截止，从而允许器件210将第二晶体管置为导通。第三晶体管也被置为导通，因此开关处于接通状态。
与图1所示的前述电路不同，即使控制输入204上的电压低于负电源电压高达晶体管201的阈值电压，晶体管201和202的源极和本体之间的PN结在截止状态下保持非偏置。结果，泄漏电流不能在开关的输入和输出端口204和205之间流动。
这样，加到输入端口204上的截止状态负电压范围在前述电路设计上得到很大改善。可能的最大负电压则主要基于各个晶体管的阱W和漏极D之间反向偏置的PN结的反向击穿电压，并受到晶体管201阈值的限制。
可以理解，尽管图2仅示出了NMOS器件，但体现本发明电路的晶体管可以是PMOS器件。
图3示出了图2电路的修改例，其中器件210由PMOS晶体管211构成。反相器212连接在控制输入207和第三晶体管203的栅极之间，以便为晶体管提供加到输入207上的控制信号的补码信号。
此外，第二PMOS晶体管213与第二和第三NMOS晶体管202和203并联连接，并被连接以接收控制信号214。如图1所示的常规电路，PMOS晶体管213用于减小开关的导通电阻，并通过低输入控制信号接通开关。
图3电路具有图2电路的全部优点，尤其是与现有技术设备相比，当开关处于断开位置时输入端口204允许的最大负电压得到了改善。
PMOS晶体管211接收来自控制输入207的控制信号，使得当第一NMOS晶体管201导通时，PMOS晶体管211截止，反之亦然。该PMOS晶体管211确保第二NMOS晶体管202在开关被接通时进入导通状态。如果没有设置PMOS晶体管211或其他器件，则当晶体管201截止时，第二NMOS晶体管的栅极电压将浮置，导致整个开关状态不确定。
图4示出了图3设计的改进图，其中在第一NMOS晶体管201与输入端口204的源极S和阱W连接之间包括附加二极管215。
二极管215用于在通过二极管正向压降值接通开关时增加加到端口204上的负电压幅值。具体地说，当开关接通时，阻塞不需要的电流直至加到端口204的负电压等于晶体管201阈值电压和二极管215正向压降的电压和，否则该不需要的电流从输入端口204流过器件201的沟道。
在这种设计中，第二MOS晶体管202的栅源阈值电压Vt必须大于二极管的正向压降，使得当晶体管201导通时，它能保持晶体管202处于截止状态。
可以理解，对本发明实施例的描述具体参考了特定类型的MOS晶体管，但用相反类型的MOS晶体管来代替所述晶体管也是容易的。
例如，第三MOS晶体管可以是PMOS晶体管，在这种情况下，该晶体管的阱连接器件的正电源线。
用多个并联或串联器件代替所述电路中的每个晶体管也是容易理解的。
或者，第二和/或第三晶体管可以由多个器件代替，这些器件的沟道彼此串联连接且栅极是公用的。连接这些串联器件的阱彼此是公用的。
第一MOS晶体管可以由多个器件代替，这些器件的沟道串联连接且栅极是公用的。阱可以是公用的并连接到输入端口，也可以与每个连接到最接近输入端口的沟道末端的阱分隔开。
图2、3和4所述的本发明实施例可以有效利用沟槽隔离特性。
在沟槽隔离中，MOS器件可以放在隔开的电阻隔离的沟槽中。图5示出了一个这种MOS器件的示意图。
在衬底50上形成器件，其阱52通过氧化层51与衬底材料隔离。衬底材料为p-型或n-型，阱材料也可以是其中一种材料类型(n-型用于PMOS晶体管，p-型用于NMOS晶体管)。在器件的漏极和源极连接54和55之间形成导电沟道53。用栅极端子56以常规方式控制导通。
或者，通过形成与衬底半导体材料类型相反的半导体材料的阱使MOS晶体管与衬底材料“结隔离”。

Claims (11)

1.一种形成于半导体衬底(50)上的模拟开关，包括：
第一和第二电源端口，分别用于连接到第一和第二电源线，第一电源线相对于第二电源线为正；
输入端口(204)和输出端口(205)；
第一增强型MOS晶体管(201)，形成在衬底材料的隔离阱中，其栅极(G)被连接以接收控制信号(207)，其导电沟道的一端(S)及其阱连接输入端口(204)；
第二增强型MOS晶体管(202)，形成在衬底(50)中的隔离阱中，其导电沟道的一端(S)及其阱连接输入端口(204)，其栅极(G)连接第一晶体管(201)导电沟道的另一端(D)；
第三增强型MOS晶体管(203)，形成在衬底(50)中的隔离阱中，其栅极(G)被连接以接收所述控制信号的补码信号(208)，其导电沟道的两端连接在输出端口(205)和第二晶体管(202)导电沟道的另一端(D)之间，其阱连接开关的第一或第二电源端口；以及
控制装置(210)，连接到第二晶体管(202)的栅极(G)，用于保持第二晶体管(202)与第一晶体管(201)处于相反状态，控制装置包括增强型MOS晶体管(211)，该增强型晶体管(211)的栅极(G)被连接以接收控制信号，该增强型晶体管(211)的导电沟道的两端连接在所述一个电源端口和第二晶体管(202)的栅极之间。
2.根据权利要求1所述的模拟开关，其中，每个MOS晶体管(201，202，203)的导电沟道材料类型与衬底(50)相同，并形成在与衬底材料类型相反的半导体材料的阱中。
3.根据权利要求2所述的模拟开关，其中，衬底材料(50)是n-型半导体材料，阱材料是p-型半导体材料，晶体管(201，202，203)是NMOS晶体管，第三晶体管的阱连接开关的第二电源端口。
4.根据权利要求2所述的模拟开关，其中，衬底材料(50)是p-型半导体材料，阱材料是n-型半导体材料，晶体管(201，202，203)是PMOS晶体管，第三晶体管(203)的阱(W)连接开关的第一电源端口。
5.根据权利要求1所述的模拟开关，其中，每个晶体管(201，202，203)形成于电绝缘的氧化物材料隔离的沟槽中。
6.根据权利要求5所述的模拟开关，其中，每个MOS晶体管(201，202，203)是NMOS器件，第三MOS晶体管的阱(W)连接开关的第二电源端口。
7.根据权利要求5所述的模拟开关，其中，每个MOS晶体管(201，202，203)是PMOS器件，第三MOS晶体管(203)的阱(W)连接开关的第一电源端口。
8.根据权利要求1-7中任一项所述的模拟开关，其中，所述控制装置(210)包括用于使第二MOS晶体管导通的器件。
9.根据权利要求1或2所述的模拟开关，其中，所述增强型晶体管是PMOS晶体管，所述晶体管的导电沟道连接到开关的第一电源端口。
10.根据权利要求1或2所述的模拟开关，其中，所述增强型晶体管是NMOS晶体管，所述晶体管的导电沟道连接到开关的第二电源端口。
11.根据权利要求1或2所述的模拟开关，其中，所述控制装置(210)包括开关电阻。
CNB988073315A 1997-07-16 1998-07-13 电子模拟开关 Expired - Fee Related CN1136656C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB9714986.8 1997-07-16
GB9714986A GB2327544B (en) 1997-07-16 1997-07-16 Electronic analogue switch

Publications (2)

Publication Number Publication Date
CN1264508A CN1264508A (zh) 2000-08-23
CN1136656C true CN1136656C (zh) 2004-01-28

Family

ID=10815949

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB988073315A Expired - Fee Related CN1136656C (zh) 1997-07-16 1998-07-13 电子模拟开关

Country Status (12)

Country Link
US (1) US6046622A (zh)
EP (1) EP0995269B1 (zh)
JP (1) JP4149129B2 (zh)
KR (1) KR20010015560A (zh)
CN (1) CN1136656C (zh)
AU (1) AU8542298A (zh)
CA (1) CA2296403A1 (zh)
DE (1) DE69803073T2 (zh)
ES (1) ES2165692T3 (zh)
GB (1) GB2327544B (zh)
HK (1) HK1018135A1 (zh)
WO (1) WO1999004493A1 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6404267B1 (en) * 1999-07-21 2002-06-11 Cooper Industries High side MOSFET drive
DE19934297C1 (de) 1999-07-21 2000-10-05 Siemens Ag Integrierte Halbleiterschaltung mit erhöhter Betriebsspannung für programmierbare Elemente (z.B. zur Konfigurierung)
EP1199801A1 (en) * 2000-10-19 2002-04-24 STMicroelectronics S.r.l. Circuit for current injection control in analog switches
DE10133470C2 (de) * 2001-07-10 2003-05-28 Element One Multimedia Ohg Vorrichtung zur Bewegung eines Bildschirms und einer Tastatur von einer Ruhe- in eine Gebrauchslage
TWI310632B (en) * 2002-01-17 2009-06-01 Semiconductor Energy Lab Electric circuit
KR100485130B1 (ko) * 2002-10-17 2005-04-25 재단법인서울대학교산학협력재단 트랜지스터의 스위칭방법 및 이를 이용한 스위칭회로
JP4754193B2 (ja) * 2003-09-08 2011-08-24 ゼネラル・エレクトリック・カンパニイ 超音波トランスデューサ・アレイの高電圧スイッチングのための方法及び装置
JP3983220B2 (ja) * 2003-12-24 2007-09-26 沖電気工業株式会社 アナログスイッチ
ATE405990T1 (de) * 2004-01-19 2008-09-15 Nxp Bv Mos-schaltnetzwerk
EP1739834A1 (en) 2005-06-29 2007-01-03 Svenska Grindmatriser AB An analogue switch, a switch system and a method for use therewith
KR100880378B1 (ko) * 2007-02-22 2009-01-23 삼성전자주식회사 트랜스미션 게이트 스위치, 그것을 이용하는 시스템 및그것의 데이터 입출력 방법
US8344789B2 (en) * 2010-01-20 2013-01-01 Intersil Americas Inc. Analog switch with internal device body control
US9245886B2 (en) * 2013-07-12 2016-01-26 Xilinx, Inc. Switch supporting voltages greater than supply
KR101901693B1 (ko) * 2013-12-27 2018-09-27 삼성전기 주식회사 스위칭 회로 및 이를 포함하는 고주파 스위치
CN111431514B (zh) * 2020-06-11 2020-09-29 深圳市鼎阳科技股份有限公司 一种宽带缓冲模拟开关电路和集成电路
TWI774083B (zh) * 2020-10-13 2022-08-11 瑞昱半導體股份有限公司 開關電路
CN113783563B (zh) * 2021-11-01 2022-06-28 成都市安比科技有限公司 一种负电压低漏电流开关电路

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5813027A (ja) * 1981-07-17 1983-01-25 Toshiba Corp アナログスイッチ装置
JPS5813030A (ja) * 1981-07-17 1983-01-25 Toshiba Corp アナログスイッチ装置
DE3360366D1 (en) * 1982-02-26 1985-08-14 Toshiba Kk Mos switch circuit
US4513212A (en) * 1982-07-22 1985-04-23 Electronics Pty. Ltd. Automatic P-well clamping for CMOS integrated circuit
JPS6020394A (ja) * 1983-07-14 1985-02-01 Ricoh Co Ltd 電源切換回路
JPS6154711A (ja) * 1984-08-27 1986-03-19 Yokogawa Hokushin Electric Corp アナログスイツチ
US4857984A (en) * 1984-12-26 1989-08-15 Hughes Aircraft Company Three-terminal MOS integrated circuit switch
JPS6398214A (ja) * 1986-10-15 1988-04-28 Hitachi Ltd アナログスイツチ
JPH01157614A (ja) * 1987-12-14 1989-06-20 Mitsubishi Electric Corp 入出力切換ｃｍｏｓアナログスイツチ
JPH01317022A (ja) * 1988-06-16 1989-12-21 Toshiba Corp 電源切り換え回路
JP2642465B2 (ja) * 1989-01-17 1997-08-20 株式会社東芝 アナログ信号入力回路
KR940009696B1 (ko) * 1991-10-08 1994-10-15 현대전자산업주식회사 열 캐리어 방지 회로
JPH0746108A (ja) * 1993-07-28 1995-02-14 Oki Electric Ind Co Ltd Ｃｍｏｓアナログスイッチ
US5442218A (en) * 1993-09-30 1995-08-15 At&T Global Information Solutions Company CMOS power fet driver including multiple power MOSFET transistors connected in parallel, each carrying an equivalent portion of the total driver current
US5666082A (en) * 1995-12-29 1997-09-09 Maxin Integrated Products, Inc. Fault protection using parallel output CMOS devices for integrated circuit analog switches

Also Published As

Publication number Publication date
GB2327544A (en) 1999-01-27
CA2296403A1 (en) 1999-01-28
DE69803073D1 (de) 2002-01-31
DE69803073T2 (de) 2002-06-20
HK1018135A1 (en) 1999-12-10
ES2165692T3 (es) 2002-03-16
US6046622A (en) 2000-04-04
GB2327544B (en) 2001-02-07
CN1264508A (zh) 2000-08-23
AU8542298A (en) 1999-02-10
EP0995269A1 (en) 2000-04-26
JP2001510951A (ja) 2001-08-07
EP0995269B1 (en) 2001-12-19
GB9714986D0 (en) 1997-09-24
JP4149129B2 (ja) 2008-09-10
WO1999004493A1 (en) 1999-01-28
KR20010015560A (ko) 2001-02-26

Similar Documents

Publication Publication Date Title
CN1136656C (zh) 电子模拟开关
CN1145260C (zh) 在低电源电压时也必定能操作的电平移动器电路
KR100207338B1 (ko) 드라이버 회로
KR930000968B1 (ko) 반도체 집적회로
CN105939151B (zh) 电子电路
CN1702860A (zh) 静电保护电路及使用它的半导体集成电路器件
US4794441A (en) Semiconductor switch circuit
CN1701510A (zh) 半导体开关
CN1258132A (zh) 具有用于模拟开关的背栅电压控制器的半导体器件
CN1750264A (zh) 半导体器件
CN112636606A (zh) 为低电压至高电压应用提供双向功率流和功率调节的系统
CN1156980C (zh) 用于绝缘体上硅结构多米诺电路中双极性消除的方法与装置
CN1202734A (zh) 静电泄放保护电路
CN1130021C (zh) 输出电路
CN102761327A (zh) 传输门
DE112013001888B4 (de) Hochspannungstreiber
US4857984A (en) Three-terminal MOS integrated circuit switch
CN214588849U (zh) 一种碳化硅基高压光继电器
CN113875140B (zh) 驱动器电路和开关系统
US5939899A (en) MOSFET substrate current logic
CN1501561A (zh) 快速触发的静电保护电路及其方法
KR0158782B1 (ko) 비아이엠오에스형 전류 스위치 장치
JPH04364784A (ja) Ｍｏｓ型半導体素子駆動回路
RU74533U1 (ru) Полупроводниковое устройство ключевого типа
CN1595795A (zh) 半导体集成电路器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: INFINEON TECHNOLOGIES AG

Free format text: FORMER OWNER: ELLISON TELEPHONE CO., LTD.

Effective date: 20040827

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20040827

Address after: Munich, Germany

Patentee after: Infennian Technologies AG

Address before: Stockholm

Patentee before: Ericsson Telephone AB

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040128

Termination date: 20160713

CF01 Termination of patent right due to non-payment of annual fee