JPS6398214A - アナログスイツチ - Google Patents
アナログスイツチInfo
- Publication number
- JPS6398214A JPS6398214A JP24290386A JP24290386A JPS6398214A JP S6398214 A JPS6398214 A JP S6398214A JP 24290386 A JP24290386 A JP 24290386A JP 24290386 A JP24290386 A JP 24290386A JP S6398214 A JPS6398214 A JP S6398214A
- Authority
- JP
- Japan
- Prior art keywords
- analog switch
- nmoss
- potential
- nmos
- series
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 238000005513 bias potential Methods 0.000 claims 2
- 230000015556 catabolic process Effects 0.000 abstract description 4
- 230000000694 effects Effects 0.000 description 4
- 238000013459 approach Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 206010011224 Cough Diseases 0.000 description 1
- 206010011469 Crying Diseases 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はＣＭＯＳアナログスイッチに係り、伝達信号電
圧の大きなアナログ信号の開閉に好適なアナログスイッ
チに関する。
圧の大きなアナログ信号の開閉に好適なアナログスイッ
チに関する。
従来、ＣＭＯＳアナログスイッチについては。
モトローラの１プリクーシ腸ンノートにおいて簡単に解
説されて匹る。
説されて匹る。
第４図にＣＭＯＳアナログスイッチの基本回路構成を示
す。
す。
Ｐ Ｍ ＯＳ １ ノ’Ｊ −トｆｆ５［制御＜８号Ｇ
１７：）” ｖａｓ、ＮＭＯ８２Ｏ制御信号Ｇ２がｖＤ
Ｄの場合、アナログスイッチはオン状態となる。一方、
反対にＧ１カｖＤＤ、Ｇ２がｖ８Ｂの場合はオン状態と
なる。
１７：）” ｖａｓ、ＮＭＯ８２Ｏ制御信号Ｇ２がｖＤ
Ｄの場合、アナログスイッチはオン状態となる。一方、
反対にＧ１カｖＤＤ、Ｇ２がｖ８Ｂの場合はオン状態と
なる。
従って、アナログスイッチがオン状態時において、入力
信号電位はＰＭＯ８１０基板電位（ｖＤＤ）に対し低電
位であり、ＮＭＯＥｉ２の基板電位（ｖＥｊＢ）に対し
ては高電位となる。すなわち、入力電圧がｖＬ）Ｄに近
づけばＰＭＯＩ３１は低抵抗となり又、入力電圧がｖａ
ｓに近づけばＮＭＯＳ ２は低抵抗となる。一方、入力
信号電位がｖＤＤとｖＥＪ６の中開領域では、オン抵抗
はＰＭＯ８１とＮＭＯＥｉ２の並列抵抗喧となる。
信号電位はＰＭＯ８１０基板電位（ｖＤＤ）に対し低電
位であり、ＮＭＯＥｉ２の基板電位（ｖＥｊＢ）に対し
ては高電位となる。すなわち、入力電圧がｖＬ）Ｄに近
づけばＰＭＯＩ３１は低抵抗となり又、入力電圧がｖａ
ｓに近づけばＮＭＯＳ ２は低抵抗となる。一方、入力
信号電位がｖＤＤとｖＥＪ６の中開領域では、オン抵抗
はＰＭＯ８１とＮＭＯＥｉ２の並列抵抗喧となる。
第５図は上記の基本ＣＭＯＳアナログスイッチを高性能
化するものであり、ＮＭＯＢ２の基板バイアスをＰＭＯ
Ｅ１５とＮＭｏ８４により制御してオン抵抗を低くした
ものである。
化するものであり、ＮＭＯＢ２の基板バイアスをＰＭＯ
Ｅ１５とＮＭｏ８４により制御してオン抵抗を低くした
ものである。
ＰＭＯ８１，３％ＮＭＯ８４のゲートＩｆｉｌＪ御信号
０１カＶ８．、 Ｎ Ｍ ＯＢ ２ ノ制御信号ａ２カ
ＶＤＤノ場合、アナログスイッチはオン状態となる。一
方、反対にＧ１がｖＤＤ、Ｇ２がｖ１３．の場合はオフ
状態となる。
０１カＶ８．、 Ｎ Ｍ ＯＢ ２ ノ制御信号ａ２カ
ＶＤＤノ場合、アナログスイッチはオン状態となる。一
方、反対にＧ１がｖＤＤ、Ｇ２がｖ１３．の場合はオフ
状態となる。
従って、アナログスイッチがオン状態時（ＮＭｏ８４の
みオフ）において、ＮＭｏ８２の基板電位は入力信号′
電位と同一レベルとなる。すなわちＮＭｏ８２の基板′
シ位をｄＪ御することにより、基板に対する入力電圧範
囲の変化の影響をバランスさせてオン抵抗１ｉ！を一定
にする。
みオフ）において、ＮＭｏ８２の基板電位は入力信号′
電位と同一レベルとなる。すなわちＮＭｏ８２の基板′
シ位をｄＪ御することにより、基板に対する入力電圧範
囲の変化の影響をバランスさせてオン抵抗１ｉ！を一定
にする。
上記従来技術はプロセス性能の一つであるＮＭＯ８のソ
ース／ドレイン間の耐圧によって入力電圧範囲が制限さ
れる問題があった。
ース／ドレイン間の耐圧によって入力電圧範囲が制限さ
れる問題があった。
本発明はプロセス性能の問題を回路溝底上で解決し、Ｃ
ＭＯＳアナログスイッチに入力される電圧範囲を広くす
ることにある。
ＭＯＳアナログスイッチに入力される電圧範囲を広くす
ることにある。
上記目的はプロセスによって一義的に決まるＮＭＯ８の
ソースとドレインとの間の耐圧（ＢＶＤ８）の問題を二
つのＮＭＯ８を直列接続し、そのＮＭＯ６の基板電位を
制御することにより達成される。
ソースとドレインとの間の耐圧（ＢＶＤ８）の問題を二
つのＮＭＯ８を直列接続し、そのＮＭＯ６の基板電位を
制御することにより達成される。
第２図を用いて以下説明する。
ＮＭＯＩ３のソースとドレイン間の耐圧が低いため、Ｎ
ＭＯＩ３２とＮＭｏ８５を直列に接続して配設する。Ｃ
ＭＯＳアナログスイッチがオフ状態では、各トランジス
タは全てオフとなる。従って、例えば入力信号として１
２Ｖが印加しても出力端子にはその′１圧が伝達されな
い。この状態で出力端子にｖｏが加わってもＮＭＯ８が
オフ状態でありドレイン電流が流れずＮＭＯ８が降伏す
るという問題は生じない。
ＭＯＩ３２とＮＭｏ８５を直列に接続して配設する。Ｃ
ＭＯＳアナログスイッチがオフ状態では、各トランジス
タは全てオフとなる。従って、例えば入力信号として１
２Ｖが印加しても出力端子にはその′１圧が伝達されな
い。この状態で出力端子にｖｏが加わってもＮＭＯ８が
オフ状態でありドレイン電流が流れずＮＭＯ８が降伏す
るという問題は生じない。
通常動作時において、アナログスイッチがオン状態では
出力電圧はスイッチのオン抵抗による電圧降下分を入力
電圧より差引すた鷹となり、ＮＭｏ５２，５のドレイン
とソース間には大きな電位差は生じない。
出力電圧はスイッチのオン抵抗による電圧降下分を入力
電圧より差引すた鷹となり、ＮＭｏ５２，５のドレイン
とソース間には大きな電位差は生じない。
一方、仮に出力端子がＧＮＤにン■−トした場合、ＮＭ
ｏ８２．５にドレイン電流が流れる。しかし、二つのＮ
Ｍｏ８２，５をは列に接続とれているため、一つのＮＭ
Ｏ８のドレインとソース間には分圧され７？、ｉ！王が
付与するため、従来の耐圧の問題を軽減でき、ダイナミ
ックノンジを広くとることができる。
ｏ８２．５にドレイン電流が流れる。しかし、二つのＮ
Ｍｏ８２，５をは列に接続とれているため、一つのＮＭ
Ｏ８のドレインとソース間には分圧され７？、ｉ！王が
付与するため、従来の耐圧の問題を軽減でき、ダイナミ
ックノンジを広くとることができる。
以下、本発明の一実施例を第１図により説明するＯ
第１図は本発明の回路構成を示す。
ＰＭＯ８１と直列に接続されたＮＭＯＩ（２，５とを並
列に接続し、ＰＭＯＥ＋１．５の基板１Ｘ位をＶ Ｎ
Ｍｏ８４０ｊ＆［′４泣ｉＶ 、ＮＭｏ８２゜ＤＤ％
ｌｉ １１５については、咳ＰＭＯＳ ５、該Ｎ
ＭＯ１３４を入力信号、ｖＢＢを介して基板電位にする
。
列に接続し、ＰＭＯＥ＋１．５の基板１Ｘ位をＶ Ｎ
Ｍｏ８４０ｊ＆［′４泣ｉＶ 、ＮＭｏ８２゜ＤＤ％
ｌｉ １１５については、咳ＰＭＯＳ ５、該Ｎ
ＭＯ１３４を入力信号、ｖＢＢを介して基板電位にする
。
ゲート制御信号Ｇ１の′電位中ｖ８８．ゲート制御信号
Ｇ２の電位中ｖＤＤの場合、ＣＭＯＳアナログスイッチ
ｎオン状態となる。このｊ４ 合、ＰＭＯ８１゜３、Ｎ
Ｍｏ８２．５がオン、ＮＭＯＢ４がオフとなり、ＮＭｏ
８２．５の基板１１ｔ泣はＰＭ ＯＳ ５ ｉ介して入
力電圧となる。すなわち、ＰＭＯＥＩ３１ｉ入力電圧に
関係なく、アナログスイッチのオン抵抗が一定値にする
役割を果す。
Ｇ２の電位中ｖＤＤの場合、ＣＭＯＳアナログスイッチ
ｎオン状態となる。このｊ４ 合、ＰＭＯ８１゜３、Ｎ
Ｍｏ８２．５がオン、ＮＭＯＢ４がオフとなり、ＮＭｏ
８２．５の基板１１ｔ泣はＰＭ ＯＳ ５ ｉ介して入
力電圧となる。すなわち、ＰＭＯＥＩ３１ｉ入力電圧に
関係なく、アナログスイッチのオン抵抗が一定値にする
役割を果す。
一方、ゲート制御信号Ｇ１の電位中ｖＤＤ ％ ゲート
制御信号Ｇ２の電位中ｖｓａの場合、アナログスイッチ
はオフ状態となる。この４ 合ｂ ” ” Ｓｌ ｖ
５ＮＭＯＢ２，５ｄｊ、ｔ７、ＮＭｏ８４がオンと＆す
ＮＭｏ８２．５０基板電位はＮＭｏ８４を介り、テｖ８
８トナル。スナわち、ＮＭｏ８４ｉ−ｉＮＭＯＥｉ ２
゜５に対し逆バイアスを与える。
制御信号Ｇ２の電位中ｖｓａの場合、アナログスイッチ
はオフ状態となる。この４ 合ｂ ” ” Ｓｌ ｖ
５ＮＭＯＢ２，５ｄｊ、ｔ７、ＮＭｏ８４がオンと＆す
ＮＭｏ８２．５０基板電位はＮＭｏ８４を介り、テｖ８
８トナル。スナわち、ＮＭｏ８４ｉ−ｉＮＭＯＥｉ ２
゜５に対し逆バイアスを与える。
ここで、それぞれの電位の大小関係は、ｖＤＤ〉入力電
圧〉ｖｃＳとなり、ココテＦｉｖＤＤ＝１２ｖ、ｖＩｉ
１８＝ａｖとして以下説明する。
圧〉ｖｃＳとなり、ココテＦｉｖＤＤ＝１２ｖ、ｖＩｉ
１８＝ａｖとして以下説明する。
通常、ｃｗｏｓアナログスイッチがオン状態では、出力
端子に生じる出力電圧はアナログスイッテのオン抵抗に
よる電圧降下分を除き入力電圧値にナリ、ＮＭＯＢ２．
５のドレインとソース間には犬さな岨位差は生じない。
端子に生じる出力電圧はアナログスイッテのオン抵抗に
よる電圧降下分を除き入力電圧値にナリ、ＮＭＯＢ２．
５のドレインとソース間には犬さな岨位差は生じない。
従って、Ｎ Ｍ ＯＳ ２゜５が耐圧の点で降伏すると
いう問題はない。
いう問題はない。
一方１例えば入力端子にｖＤＤ＝１２ｖに近い電圧が印
加している状態で、仮に出力端子がＧＮＤにン膀−トし
た場合、ＰＭＯ８１、ＮＭＯＢ２．５にドレイン電流が
流れる。しかし、本発明では二つのＮＭＯＢ２．５を直
列に接続されているため各Ｎ Ｍ ＯＳ ＶＣは分圧さ
ｎた電圧（約、５Ｖ）がドレインとソースの間に付与す
る。
加している状態で、仮に出力端子がＧＮＤにン膀−トし
た場合、ＰＭＯ８１、ＮＭＯＢ２．５にドレイン電流が
流れる。しかし、本発明では二つのＮＭＯＢ２．５を直
列に接続されているため各Ｎ Ｍ ＯＳ ＶＣは分圧さ
ｎた電圧（約、５Ｖ）がドレインとソースの間に付与す
る。
従って、本実施例によれば、ＮＭＯＢ２．５にそれぞれ
付加する電圧を小さくできることから。
付加する電圧を小さくできることから。
従来のＮＭＯＢの耐圧の問題を解消でき、取扱う電圧範
囲を広くできる効果がある。
囲を広くできる効果がある。
〔発明の効果」
本発明によｎば、一つのＮＭＯＢのソースとドレインと
の間に付与する電位を小さくできるためＣＭＯＳアナロ
グスイッチで取扱える信号を大きくでき％結果的に信号
のＳ／Ｎを向上させる効果かある。
の間に付与する電位を小さくできるためＣＭＯＳアナロ
グスイッチで取扱える信号を大きくでき％結果的に信号
のＳ／Ｎを向上させる効果かある。
第１図は本発明の一実施例の回路構成図、第２図は本発
明の回路構成図、第６図及び第４図は従来のＣＭＯＳア
ナログスイッチの回路構成図。 １・・・ＰＭＯＳトランジスタ、 ２・・・ＮＭＯＳトランジスタ。 ６・・・ＰＭＯＳトランジスタ、 ４・・・ＮＭＯＳトランジスタ、 ５・・・ＮＭＯＳトランジスタ。 代理人弁理士 小 川 勝 勇− 第 １ 図 真 ２ 図 ｅ２ Ｖｓｓ 其３ 図 第 ４ 図
明の回路構成図、第６図及び第４図は従来のＣＭＯＳア
ナログスイッチの回路構成図。 １・・・ＰＭＯＳトランジスタ、 ２・・・ＮＭＯＳトランジスタ。 ６・・・ＰＭＯＳトランジスタ、 ４・・・ＮＭＯＳトランジスタ、 ５・・・ＮＭＯＳトランジスタ。 代理人弁理士 小 川 勝 勇− 第 １ 図 真 ２ 図 ｅ２ Ｖｓｓ 其３ 図 第 ４ 図
Claims (1)
- １、信号の開閉のための第１のＰＭＯＳトランジスタと
、第１のＮＭＯＳトランジスタを並列接続し、該第１の
ＮＭＯＳトランジスタの基板バイアス電位を制御するた
めの補償用のＰＭＯＳトランジスタと、補償用のＮＭＯ
Ｓトランジスタとを設けて成るＣＭＯＳアナログスイツ
チにおいて、上記第１のＮＭＯＳトランジスタに直列に
接続する第２のＮＭＯＳトランジスタを設け、該第１、
第２のＮＭＯＳトランジスタと、上記ＰＭＯＳトランジ
スタ及び上記補償用のＰＭＯＳトランジスタ、上記補償
用のＮＭＯＳトランジスタの各ゲートをおのおの制御す
ることにより、信号のオン、オフを行なうことを特徴と
するアナログスイツチ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24290386A JPS6398214A (ja) | 1986-10-15 | 1986-10-15 | アナログスイツチ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24290386A JPS6398214A (ja) | 1986-10-15 | 1986-10-15 | アナログスイツチ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6398214A true JPS6398214A (ja) | 1988-04-28 |
Family
ID=17095930
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24290386A Pending JPS6398214A (ja) | 1986-10-15 | 1986-10-15 | アナログスイツチ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6398214A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6046622A (en) * | 1997-07-16 | 2000-04-04 | Telefonaktiebolaget Lm Ericsson | Electronic analogue switch |
| WO2000014877A3 (en) * | 1998-09-08 | 2000-06-08 | Maxim Integrated Products | Constant gate drive mos analog switch |
| US6348831B1 (en) | 1998-12-17 | 2002-02-19 | Nec Corporation | Semiconductor device with back gate voltage controllers for analog switches |
| DE10334334B3 (de) * | 2003-07-28 | 2004-10-14 | Texas Instruments Deutschland Gmbh | CMOS-Analogschalter |
| CN107094013A (zh) * | 2017-04-17 | 2017-08-25 | 电子科技大学 | 一种传输门电路 |
-
1986
- 1986-10-15 JP JP24290386A patent/JPS6398214A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6046622A (en) * | 1997-07-16 | 2000-04-04 | Telefonaktiebolaget Lm Ericsson | Electronic analogue switch |
| WO2000014877A3 (en) * | 1998-09-08 | 2000-06-08 | Maxim Integrated Products | Constant gate drive mos analog switch |
| US6154085A (en) * | 1998-09-08 | 2000-11-28 | Maxim Integrated Products, Inc. | Constant gate drive MOS analog switch |
| US6348831B1 (en) | 1998-12-17 | 2002-02-19 | Nec Corporation | Semiconductor device with back gate voltage controllers for analog switches |
| DE10334334B3 (de) * | 2003-07-28 | 2004-10-14 | Texas Instruments Deutschland Gmbh | CMOS-Analogschalter |
| CN107094013A (zh) * | 2017-04-17 | 2017-08-25 | 电子科技大学 | 一种传输门电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109327218B (zh) | 一种电平移位电路和集成电路芯片 | |
| JP2003504860A (ja) | 標準ｃｍｏｓプロセスの高電圧保護回路 | |
| JPH02188024A (ja) | レベルシフト回路 | |
| US6359496B1 (en) | Analog switch including two complementary MOS field-effect transitors | |
| JPH09261036A (ja) | レベル変換回路及び半導体集積回路 | |
| JPS6398214A (ja) | アナログスイツチ | |
| JPH0382151A (ja) | Ｍｏｓ型半導体集積回路 | |
| JPH04284021A (ja) | 出力回路 | |
| US6456150B1 (en) | Circuit for biasing a bulk terminal of a MOS transistor | |
| JP2001223561A (ja) | シュミット・トリガ回路 | |
| US4947056A (en) | MOSFET for producing a constant voltage | |
| JPH03132115A (ja) | 半導体集積回路 | |
| JP4048232B2 (ja) | レベルシフト回路 | |
| JPS60236322A (ja) | Ｍｏｓトランジスタ回路 | |
| JPH0234022A (ja) | パルス出力回路 | |
| JPH0470007A (ja) | レベルシフト回路 | |
| JPS6390916A (ja) | アナログスイツチ | |
| JPH0548014A (ja) | パワーオンリセツト回路 | |
| JPH0653799A (ja) | 半導体装置 | |
| JP2550942B2 (ja) | Ｃｍｏｓ型論理集積回路 | |
| JPH04103215A (ja) | 半導体集積回路の入力回路 | |
| JPH04160511A (ja) | 定電流源回路 | |
| JPH0634676A (ja) | 電源電圧検知回路および該回路を有する半導体集積回路 | |
| JPH06120790A (ja) | スタンバイフラグ回路 | |
| JPH03201620A (ja) | レベルシフト回路 |