JPH03201620A - レベルシフト回路 - Google Patents
レベルシフト回路Info
- Publication number
- JPH03201620A JPH03201620A JP1342040A JP34204089A JPH03201620A JP H03201620 A JPH03201620 A JP H03201620A JP 1342040 A JP1342040 A JP 1342040A JP 34204089 A JP34204089 A JP 34204089A JP H03201620 A JPH03201620 A JP H03201620A
- Authority
- JP
- Japan
- Prior art keywords
- output
- power supply
- supply voltage
- shift circuit
- level shift
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003068 static effect Effects 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
Landscapes
- Manipulation Of Pulses (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は信号電圧レベルを変更するためのレベルシフト
回路に関するものである。
回路に関するものである。
従来の技術
信号電圧レベルの変換が必要な信号において、その静的
状態で消費電流が大きいことは、半導体装置の性能を著
しく低下させる。従って、その静的状態での電流をいか
に抑えるかということが、半導体装置にとって重要であ
る。
状態で消費電流が大きいことは、半導体装置の性能を著
しく低下させる。従って、その静的状態での電流をいか
に抑えるかということが、半導体装置にとって重要であ
る。
以下、従来の信号電圧レベルの変換例について説明する
。
。
第３図は従来のレベルシフト回路の一例である。
この回路は、Ｐチャンネルトランジスタ１．３とＮチャ
ンネルトランジスタ２．４で構成され、トランジスタ１
，２のゲートには入力信号１０が入力され、トランジス
タ１．２のドレインとトランジスタ３．４のゲートは信
号１１で結ばれ、トランジスタ３．４のドレインから出
力信号１２が出力される。このとき、トランジスタ１の
ソースにはＶＬ、）ランジスタ３のソースにはＶＨが印
加されているとする（ＶＨ＞ＭＬ）。
ンネルトランジスタ２．４で構成され、トランジスタ１
，２のゲートには入力信号１０が入力され、トランジス
タ１．２のドレインとトランジスタ３．４のゲートは信
号１１で結ばれ、トランジスタ３．４のドレインから出
力信号１２が出力される。このとき、トランジスタ１の
ソースにはＶＬ、）ランジスタ３のソースにはＶＨが印
加されているとする（ＶＨ＞ＭＬ）。
入力信号１０にＶＬが印加されたとき、トランジスタ１
，４はオフし、トランジスタ２．３はオンするため、出
力電圧１２はＶｏが出力される。
，４はオフし、トランジスタ２．３はオンするため、出
力電圧１２はＶｏが出力される。
次に、入力信号１０にＯが印加されたとき、トランジス
タ１はオン、トランジスタ２はオフするため、信号１１
にはＶＬが出力される。トランジスタ３．４はともにオ
ンするが、電流の差にょうて、出力信号１２は０が出力
される。
タ１はオン、トランジスタ２はオフするため、信号１１
にはＶＬが出力される。トランジスタ３．４はともにオ
ンするが、電流の差にょうて、出力信号１２は０が出力
される。
発明が解決しようとする課題
しかしながら、上記従来の構成では、高電源電圧側のト
ランジスタのゲートに低電源電圧の信号が印加されたと
き、静的状態でも貫通電流が流れてしまうという問題が
あった。
ランジスタのゲートに低電源電圧の信号が印加されたと
き、静的状態でも貫通電流が流れてしまうという問題が
あった。
本発明は上記従来の課題を解決するもので、静的状態で
は消費電流を最小にすることのできるレベルシフト回路
を提供することを目的とする。
は消費電流を最小にすることのできるレベルシフト回路
を提供することを目的とする。
課題を解決するための手段
この目的を達成するために本発明のレベルシフト回路は
、低電源電圧、を出力するインバータと高電源電圧を出
力するＲＳフリップフロップ（ＲｅｓｅｔＳｅｔ Ｆｌ
ｉｐ Ｆｌｏｐ）を備えている。
、低電源電圧、を出力するインバータと高電源電圧を出
力するＲＳフリップフロップ（ＲｅｓｅｔＳｅｔ Ｆｌ
ｉｐ Ｆｌｏｐ）を備えている。
作用
この構成によって、消費電流を最小にすることができる
。
。
実施例
以下、本発明の一実施例について、図面を参照しながら
説明する。
説明する。
第１図は本発明のレベルシフト回路の一実施例である。
この回路は、入力信号１０を入力とする低電源電圧動作
のインバータ１００と、入力信号１０とインバータ１０
０の出力１１を入力とし高電源電圧出力１２を出力する
ＲＳフリップフロップ２００から構成されている。入力
信号１０はＲＳフリップフロップのセット入力に、イン
バータ１００の出力１１はＲＳフリップフロップ２００
のリセ・ソト入力に接続されている。
のインバータ１００と、入力信号１０とインバータ１０
０の出力１１を入力とし高電源電圧出力１２を出力する
ＲＳフリップフロップ２００から構成されている。入力
信号１０はＲＳフリップフロップのセット入力に、イン
バータ１００の出力１１はＲＳフリップフロップ２００
のリセ・ソト入力に接続されている。
詳細な回路構成を第２図に示す。
ＲＳフリップフロップ２００は、Ｐチャンネルトランジ
スタ２０１．２０２とＮチャンネルトランジスタ２０３
．２０４から成るＮＯＲ回路と、Ｐチャンネルトランジ
スタ２０５，２０６とＮチャンネルトランジスタ２０７
，２０８から成るＮＯＲ回路で構成されている。トラン
ジスタ２０１゜２０３のゲートにはセット入力である入
力信号１０が、トランジスタ２０５．２０７のゲートに
はリセット入力であるインバータ１００の出力１１がそ
れぞれ接続されている。なお、Ｐチャンネルトランジス
タＩ Ｎチャンネルトランジスタ２は従来例の構成と同
じである。
スタ２０１．２０２とＮチャンネルトランジスタ２０３
．２０４から成るＮＯＲ回路と、Ｐチャンネルトランジ
スタ２０５，２０６とＮチャンネルトランジスタ２０７
，２０８から成るＮＯＲ回路で構成されている。トラン
ジスタ２０１゜２０３のゲートにはセット入力である入
力信号１０が、トランジスタ２０５．２０７のゲートに
はリセット入力であるインバータ１００の出力１１がそ
れぞれ接続されている。なお、Ｐチャンネルトランジス
タＩ Ｎチャンネルトランジスタ２は従来例の構成と同
じである。
以上のように構成された本実施例のレベルシフト回路に
ついて、以下その動作を説明する。
ついて、以下その動作を説明する。
入力信号１０にＶＬが印加されたとき、トランジスタ２
，２０１，２０３，２０４，２０５．２０６がオンし、
トランジスタ１，２０２，２０７，２０８がオフし、出
力信号１２は０が出力される。
，２０１，２０３，２０４，２０５．２０６がオンし、
トランジスタ１，２０２，２０７，２０８がオフし、出
力信号１２は０が出力される。
次に入力信号１０に０が印加されたとき、トランジスタ
１，２０１，２０２，２０５，２０７゜２０８がオンし
、トランジスタ２，２０３，２０４゜２０６がオフし、
出力信号１２はＶｕが出力される。
１，２０１，２０２，２０５，２０７゜２０８がオンし
、トランジスタ２，２０３，２０４゜２０６がオフし、
出力信号１２はＶｕが出力される。
以上のように本実施例によれば、トランジスタ２０３．
２０４がオンするときは２０２がオフし、トランジスタ
２０８．２０７がオンするときは２０６がオフするため
、静的状態でＶｏからグランドへの貫通電流が流れない
。よって消費電流を最小とすることができる。
２０４がオンするときは２０２がオフし、トランジスタ
２０８．２０７がオンするときは２０６がオフするため
、静的状態でＶｏからグランドへの貫通電流が流れない
。よって消費電流を最小とすることができる。
発明の効果
本発明は、ＲＳフリップフロップを用いることにより、
消費電流を最小にすることのできる優れたレベルシフト
回路を実現できるものである。
消費電流を最小にすることのできる優れたレベルシフト
回路を実現できるものである。
第１図は本発明の一実施例におけるレベルシフト回路の
論理回路図、第２図は実施例の詳細な回路図、第３図は
従来のレベルシフト回路の回路図である。 １０・・・・・・入力信号、１１・・・・・・信号、１
２・・・・・・出力信号、１００・・・・・・インバー
タ、２００・・・・・・ＲＳフリップフロップ。
論理回路図、第２図は実施例の詳細な回路図、第３図は
従来のレベルシフト回路の回路図である。 １０・・・・・・入力信号、１１・・・・・・信号、１
２・・・・・・出力信号、１００・・・・・・インバー
タ、２００・・・・・・ＲＳフリップフロップ。
Claims (1)
- 低電源電圧レベルの入力信号を入力とし低電源電圧レベ
ルの信号を出力するインバータと、前記低電源電圧レベ
ルの入力信号と前記インバータの出力信号を入力とし高
電源電圧レベルの信号を出力するリセットセットフリッ
プフロップを備えたレベルシフト回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1342040A JPH03201620A (ja) | 1989-12-27 | 1989-12-27 | レベルシフト回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1342040A JPH03201620A (ja) | 1989-12-27 | 1989-12-27 | レベルシフト回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03201620A true JPH03201620A (ja) | 1991-09-03 |
Family
ID=18350699
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1342040A Pending JPH03201620A (ja) | 1989-12-27 | 1989-12-27 | レベルシフト回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03201620A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970703650A (ko) * | 1995-04-10 | 1997-07-03 | 레벨-천이 회로와 이러한 레벨-천이 회로를 포함하는 하이-사이드 드라이버(Level-shifting circuit and high-side driver including such a level-shifting circuit) | |
| JP2017069942A (ja) * | 2015-09-30 | 2017-04-06 | ラピスセミコンダクタ株式会社 | インターフェース回路 |
-
1989
- 1989-12-27 JP JP1342040A patent/JPH03201620A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970703650A (ko) * | 1995-04-10 | 1997-07-03 | 레벨-천이 회로와 이러한 레벨-천이 회로를 포함하는 하이-사이드 드라이버(Level-shifting circuit and high-side driver including such a level-shifting circuit) | |
| JP2017069942A (ja) * | 2015-09-30 | 2017-04-06 | ラピスセミコンダクタ株式会社 | インターフェース回路 |
| JP2021048628A (ja) * | 2015-09-30 | 2021-03-25 | ラピスセミコンダクタ株式会社 | インターフェース回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004072426A (ja) | マスタースレーブフリップフロップ回路 | |
| JP2000353946A (ja) | レベルシフタ回路 | |
| JPH0629826A (ja) | レベル変換回路 | |
| JPH0865149A (ja) | 準静的無損失ゲート | |
| JPH03201620A (ja) | レベルシフト回路 | |
| JP3120492B2 (ja) | 半導体集積回路 | |
| JP2001223561A (ja) | シュミット・トリガ回路 | |
| JPH03132115A (ja) | 半導体集積回路 | |
| JP2001127615A (ja) | 分割レベル論理回路 | |
| JPS60236322A (ja) | Ｍｏｓトランジスタ回路 | |
| JPH08181600A (ja) | レベルシフト回路 | |
| JP2563570B2 (ja) | セット・リセット式フリップフロップ回路 | |
| JPH04175010A (ja) | 出力バッファ回路 | |
| JPH07226670A (ja) | Ｃｍｏｓレベルシフト回路 | |
| JPH02123826A (ja) | Ｃｍｏｓインバータ回路 | |
| JPS594890B2 (ja) | デイジタル回路 | |
| JPH03217116A (ja) | レベルシフト回路 | |
| JPH0590913A (ja) | ダイナミツク型フリツプフロツプ回路 | |
| JPH06101236B2 (ja) | シフトレジスタ | |
| JPS59193614A (ja) | シユミツトトリガ回路 | |
| JPH0431630Y2 (ja) | ||
| JPH05110415A (ja) | ３ステート出力回路 | |
| JPH0481120A (ja) | Ｃｍｏｓレベルシフト回路 | |
| JPH05276001A (ja) | アナログスイッチ回路 | |
| JPS61150521A (ja) | 相補型アナログスイツチ回路 |