CN1258132A - 具有用于模拟开关的背栅电压控制器的半导体器件 - Google Patents
具有用于模拟开关的背栅电压控制器的半导体器件 Download PDFInfo
- Publication number
- CN1258132A CN1258132A CN99126388A CN99126388A CN1258132A CN 1258132 A CN1258132 A CN 1258132A CN 99126388 A CN99126388 A CN 99126388A CN 99126388 A CN99126388 A CN 99126388A CN 1258132 A CN1258132 A CN 1258132A
- Authority
- CN
- China
- Prior art keywords
- analog switch
- switch
- back gate
- gate voltage
- body grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/08—Address circuits; Decoders; Word-line control circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
- H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
- H03K17/04106—Modifications for accelerating switching without feedback from the output circuit to the control circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
- H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
- H03K17/6872—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor using complementary field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0018—Special modifications or use of the back gate voltage of a FET
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0036—Means reducing energy consumption
Landscapes
- Electronic Switches (AREA)
Abstract
一种半导体器件,包括模拟开关和数字电路,它们形成在一块集成电路芯片上,并共用一个与外部电路连接的节点。在该器件中设置一第一电源,与模拟开关的输入端连接,模拟开关的输出可在操作中与节点连接;一第二电源,向数字电路提供电能,数字电路的输入或输出可在操作中与节点连接;背栅电压控制器,其与模拟开关的背栅连接,用于响应工作方式控制信号来控制施加到背栅上的电压,工作方式控制信号用于确定模拟开关或数字电路是否能工作。
Description
本发明一般涉及一种包含模拟开关和数字电路的集成电路(IC),其中模拟开关和数字电路共用外部输入和/或输出端子,并分别与不同的电源连接。更具体地说,本发明涉及这样一种IC电路,其中设置了背栅(back gate)电压控制器,以防止在模拟开关未工作时有泄漏电流流过。
众所周知,在同一IC芯片上设置有分别与不同的电源连接的模拟开关和数字电路。
在描述本发明之前,最好先结合附图1-3说明与本发明有关的公知的电路。
参考图1,其概要地展示了设置在同一芯片上的模拟多路转换开关10和数字电路12。如图所示,模拟多路开关10包括p沟道模拟开关14,CMOS(互补型金属氧化物半导体)模拟开关16和n沟道模拟开关18。尽管图1中未示出,在开关14与16之间可以设置一个或多个另外的p沟道模拟开关,而且类似地,在开关16与18之间可以耦连一个或多个另外的n沟道模拟开关。p沟道模拟开关14具有源和漏,分别与分压器20和输出端22相连。输出端22与外部电路(未示出)相连,并由数字电路12共用。模拟开关14的开/关操作由栅控制端26经数字反相器24施加到模拟开关14栅极上的数字控制信号来实现。模拟开关14的背栅直接与电源VDD(1)连接。
CMOS模拟开关16包括两个平行的互补型MOSFET(场效应晶体管)16a和16b。MOSFET 16a的源直接连接到MOSFET 16b的漏和分压器20。另一方面,MOSFET 16a的漏与MOSFET 16b的源直接连接,并且这些端子与输出端22连接。CMOS模拟开关的开/关操作由栅控制端28施加到MOSFET 16a和16b栅极上的数字控制信号控制。应当注意设置了各反相器以将栅控制信号的极性反相。MOSFET16a和16b的背栅分别与电源VDD(1)和地VSS连接。
如同上述的模拟开关14一样,n沟道模拟开关18的漏和源分别连接到分压器20和输出端22。模拟开关18的开/关操作由栅控制端30施加到其栅极上的数字控制信号执行控制。模拟开关18的背栅直接连接到电源VSS。
当使用模拟多路转换器10时,未使用数字电路12,反之亦然。
如图所示,数字电路12包括两个互补型MOSFET开关12a和12b,它们串联在电源VDD(2)和地VSS之间。当MOSFET 12a和12b分别通过端子32和34施加栅控制信号而导通和关断时,电源电压VDD(2)出现在输出端22。相反,当MOSFET 12a和12b分别导通和关断时,就将输出端22的输出拉向地电平。
图2是图1的p沟道模拟开关14的示意图,图3是开关14结构的横截面图。p沟道模拟开关14本身的构造是公知的技术,因此这里只进行简要的说明。
如图3所示,在分别为p+扩散区40和42的源和漏之间形成p沟道,p+扩散区40和42在一个n阱中形成。通过形成隔离46而使背栅(由44标出)与有源区分开,并直接与电源VDD(1)连接。当模拟多路转换器10未使用时,假定电源VDD(1)由于某些原因(例如降低功耗)而降低。在这种情况下,如果数字电路12输出电源电压(即,VDD(2)),会有不需要的电流从漏42和源40流向背栅44,这是因为在漏42和源40之间的p-n结被正向偏置的缘故。因此,根据相关的现有技术,即使未使用模拟多路转换器10,电源VDD(1)也不应当降低(即,保持向背栅44施加电压)。
但是,当未使用模拟开关时,非常希望能降低模拟输入电压,从而节省功耗。
因此,本发明的一个目的是提供一种背栅电压控制器,用于在未使用模拟开关时,即使模拟电源电压降低,也能防止泄漏电流。
本发明的一个方面在于一种半导体器件,其包括模拟开关和数字电路,它们形成在一块集成电路芯片上,并共用一个与外部电路连接的节点,包括:一第一电源,与模拟开关的输入端连接,模拟开关的输出可在操作中与所述节点连接;一第二电源,用于向数字电路提供电能,数字电路的输入或输出可在操作中与所述节点连接;和一背栅电压控制器,其与模拟开关的背栅连接,用于响应工作方式控制信号来控制施加到所述背栅上的电压,所述工作方式控制信号用于确定模拟开关或数字电路是否能工作。
本发明的特征和优点将通过下面结合附图的说明而变得更好理解,其中相应的元件由类似的参考标号来标示。
图1是与本发明有关的公知电路结构的示意图;
图2是用于图1的p沟道模拟开关的示意图;
图3是图2中的p沟道模拟开关结构的横截面图;
图4表示本发明内在机理的背栅电压控制器的示意图;
图5是本发明第一实施例的示意图,其中p沟道模拟开关的背栅是浮置的或隔离的;
图6是本发明第二实施例的示意图,其中将施加于背栅的电源电压顺序地从模拟(第一)电源电压改变为低于模拟电源电压的数字(第二)电源电压;
图7是本发明第三实施例的示意图,其中n沟道MOSFET开关用于背栅电压控制器,用于将背栅与模拟电源隔离;
图8所示是将本发明应用于具体电路的第一例;
图9所示是将本发明应用于具体电路的第二例;
图10所示是将本发明应用于具体电路的第三例;
下面将参考图4对本发明作简要的说明。背栅电压控制器50可在操作中与p沟道模拟开关24的背栅52连接,从而响应于经端子58接收的工作方式控制信号56来控制其电压。工作方式控制信号56确定模拟开关54是否要被使用。在数字电路64使用时,只要经栅端子62施加在开关54上的数字控制信号60保持为高电平,模拟开关54就保持为不工作。
当使用模拟开关54时,开关54响应于数字控制信号60而开通或关断。当模拟开关54导通时,施加在输入端子66的模拟电压出现在外部端子68。只要开关54保持在使用,背栅电压控制器50继续向背栅52施加模拟电压VDD(1)(图1)。
当模拟开关54响应于假定为高电平的数字控制信号60而不工作时,背栅电压控制器50将背栅52隔离,或向背栅52施加一低电压(即,数字电压VDD(2))。当背栅52与VDD(1)隔离时,有可能将电源电压VDD(1)降至低于外部端子68可能的高压。这是因为不存在在漏和背栅52之间以及源和背栅52之间p-n结反向偏置的可能性。
背栅电压控制器50的第一实施例将参考图5加以说明。第一实施例的背栅电压控制器50采用p沟道模拟开关51的形式。当模拟开关54在使用时,开关51保持导通,从而背栅52直接与模拟电源VDD(1)连接。另一方面,当模拟开关54未使用时,开关51保持截止,从而隔离背栅52。这意味着电源电压VDD(1)可以被下拉至地电平(例如)以达到电能转换的目的。
背栅电压控制器50的第二实施例将参考图6加以说明。本实施例的背栅电压控制器50包括两个p沟道模拟开关80和82。开关80设置在背栅52和电源VDD(1)之间,而另一个开关82则设置在背栅52和电源VDD(2)之间。当模拟开关54在使用时,开关80和82分别响应于施加给端子58a和58b的工作方式控制信号而导通和截止。因此,当模拟开关54使用时,电源VDD(1)与背栅52耦连。另一方面,当模拟开关54不工作并且数字电路64将被使用时,开关80和82分别截止和导通。因此,背栅52就与电源VDD(2)连接,其电压等于或低于电源VDD(1)。这意味着模拟电源VDD(1)可降低至VDD(2)。在上面的说明中,当开关80和82分别截止和导通时,最好将开关82的“导通”时间点延迟,以保证开关80和82同时导通。
背栅电压控制器50的第三实施例将参考图7加以说明。第三实施例的背栅电压控制器50是一n沟道模拟开关84。第三实施例的操作基本上与第一实施例的相同,再进一步地说明是多余的,因而为了简化说明书而省略了对第三实施例的进一步说明。
下面,将分别参考图8至图10描述将本发明应用于实际电路的三个例子。
本发明应用的第一个例子如图8所示。图8中的模拟多路转换开关11a包括两个背栅电压控制器90和92,每一个均与图5中的背栅电压控制器50相同。除此以外,模拟多路转换开关11a基本上与图1中的相同,从而已经结合图1所说明的部分在后面的说明中除了必要之外将被省略。
当要使用模拟多路转换开关11a时,工作方式控制信号56假定为低电平,以便使模拟多路转换开关11a进入工作状态。也就是说,各模拟开关14和16a可以与模拟电源VDD(1)连接。这样,模拟多路转换开关11a就可以通过在端子26、28和30中之一上出现的数字控制信号所选择的模拟开关有选择地输出模拟信号。这样所选择的模拟信号就出现在外部端子68上。在上述工作方式中,数字电路64保持为不工作状态。
反之,如果要使用数字电路64,则工作方式控制信号56假定为高电平,从而模拟多路转换开关11a进入不工作的状态,而数字电路64进入工作状态。数字电路64与输入端94连接,输入端94上施加了二进制数据,并且一个端子96与数字电源VDD(2)连接。数字电路64包括一反相器98,一与非(NAND)门100,一或非(NOR)门102,一p沟道开关104,以及一n沟道开关106。显然,因为工作方式控制信号56为高电平,如果数字数据假定为高电平,数字电路64发出高电平(即,电源电压VDD(2))。反之,如果数字数据假定为低电平,则数字电路64发出地电平信号。数字电路的这些输出出现在外部端68。在上面的说明中,当数字电路输出64输出电源电压VDD(2)时,各背栅电压控制器90和92已经截止,从而没有上面提到的有泄漏电流流过相应模拟开关(14或16a)的现象。可以理解图8中的外部端子68是公用的,以提供模拟或数字输出。
图9显示了本发明应用于具体电路的第二个例子,其与图8中的布局不同之处在于:(a)图9中的布局还包括NAND门110,(b)增加了工作方式控制端59,和(c)工作方式控制信号56只是对数字电路64不施加。此外,NAND门110的工作方式控制信号从端子112施加,而NAND门110的输出则送到端子114。可以理解,施加于端子112的工作方式控制信号假定为高电平,NAND门110将继续发出高电平,而与经外部输出端子68’所施加的逻辑电平无关。在这种情况下,NAND门110将进入不工作方式。
如上所述,当工作方式控制信号56假定为低电平时,模拟多路转换开关11a变为工作状态。在这种情况下,施加于端子59的方式控制信号应当假定为低电平,以使数字电路64不工作,而施加于端子112的方式控制信号应当假定为高电平,以便使NAND门110不工作。这样,由模拟多路转换开关11a选择的模拟电压被施加于外部端子68’。
综上所述,可以理解通过选择相应工作方式控制信号的逻辑电平,电路11a、64和110中只有一个可以工作。外部端子68’用于使用模拟多路转换开关11a的模拟输出、电路64的数字输出、以及NAND门110的数字输入通过。
如同图8中的第一个例子那样,即使数字电路64输出电源电平VDD(2),或即使NAND门110接受达到电源电平VDD(2)的高电平,因为各栅控制电压控制器90和92已经截止,因而没有泄漏电流流过相应的模拟开关(14或16a)。
图10显示了本发明应用于具体电路的第三个例子,其与图9中的先前例子的不同之处在于图10中去掉了数字电路64。而且,工作方式控制信号56也施加于NAND门110的一个输入端。除此以外,图10的结构基本与图9中的一样。图10中电路的工作从前面的说明中就可以清楚地理解,因而为了简捷起见省略了进一步的说明。
应当理解,上述的公开只是表示了本发明几个可能的实施例,而作为本发明基础的原理并不受它们的限制。
Claims (4)
1.一种半导体器件,包括模拟开关和数字电路,它们形成在一块集成电路芯片上,并共用一个与外部电路耦连的节点,包括:
第一电源,与所述模拟开关的输入端连接,所述模拟开关的输出可在操作中与所述节点连接;
第二电源,用于向所述数字电路提供电能,所述数字电路的输入或输出可在操作中与所述节点耦连;和
背栅电压控制器,其与所述模拟开关的背栅耦连,用于响应工作方式控制信号来控制施加到所述背栅上的电压,所述工作方式控制信号用于确定所述模拟开关或所述数字电路是否能工作。
2.根据权利要求1的半导体器件,其中所述背栅电压控制器是p沟道MOSFET(金属氧化物半导体场效应晶体管)开关,并设置在所述背栅与所述第一电源之间,当所述模拟开关在使用时,所述p沟道MOSFET开关将所述背栅电压箝位在第一电源电压,而当所述模拟开关未使用时,使所述背栅浮置。
3.根据权利要求1的半导体器件,其中所述背栅电压控制器包括第一和第二p沟道MOSFET开关,所述第一p沟道MOSFET开关设置在所述背栅和所述第一电源之间,而所述第二p沟道MOSFET开关则设置在所述背栅和所述第二电源之间,当所述模拟开关在使用时,所述第一p沟道MOSFET开关将所述背栅电压箝位在第一电源电压,当所述模拟开关未使用时,使所述背栅浮置,并且当所述模拟开关未使用时,所述第二p沟道MOSFET开关工作以将所述背栅电压箝位在第二电源电压。
4.根据权利要求1的半导体器件,其中所述背栅电压控制器是n沟道模拟开关,并设置在所述背栅与所述第一电源之间,当所述模拟开关在使用时,所述n沟道MOSFET开关将所述背栅电压箝位在第一电源电压,而当所述模拟开关未使用时,使所述背栅浮置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP35979798A JP3239867B2 (ja) | 1998-12-17 | 1998-12-17 | 半導体装置 |
JP359797/1998 | 1998-12-17 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1258132A true CN1258132A (zh) | 2000-06-28 |
Family
ID=18466345
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN99126388A Pending CN1258132A (zh) | 1998-12-17 | 1999-12-17 | 具有用于模拟开关的背栅电压控制器的半导体器件 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6348831B1 (zh) |
JP (1) | JP3239867B2 (zh) |
KR (1) | KR20000057070A (zh) |
CN (1) | CN1258132A (zh) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1909231B (zh) * | 2005-08-01 | 2010-07-14 | 株式会社瑞萨科技 | 半导体器件及使用该半导体器件的半导体集成电路 |
CN1841931B (zh) * | 2005-03-29 | 2010-10-13 | 富士通半导体股份有限公司 | 容差输入电路 |
CN1871771B (zh) * | 2003-10-23 | 2011-07-13 | Nxp股份有限公司 | 一种开关及其设备 |
CN103716035A (zh) * | 2012-09-28 | 2014-04-09 | 华润矽威科技(上海)有限公司 | 信号选择电路及包含该信号选择电路的二级比较器 |
CN104052461A (zh) * | 2013-03-14 | 2014-09-17 | 美国亚德诺半导体公司 | 低失真可编程电容阵列 |
CN104600105A (zh) * | 2009-12-11 | 2015-05-06 | 株式会社半导体能源研究所 | 半导体装置 |
CN105227166A (zh) * | 2014-05-26 | 2016-01-06 | 中航(重庆)微电子有限公司 | 一种mos管背栅电压控制电路 |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003007381A2 (en) * | 2001-07-09 | 2003-01-23 | Koninklijke Philips Electronics N.V. | Low voltage threshold dynamic biasing |
ATE532265T1 (de) * | 2002-01-12 | 2011-11-15 | Nxp Bv | Schaltungen mit verbesserter stromversorgungszurückweisung |
JP3942487B2 (ja) * | 2002-05-20 | 2007-07-11 | Necエレクトロニクス株式会社 | アナログスイッチ回路及び階調セレクタ回路 |
US7005911B1 (en) * | 2003-04-04 | 2006-02-28 | Xilinx, Inc. | Power multiplexer and switch with adjustable well bias for gate breakdown and well protection |
US7773051B2 (en) * | 2003-07-30 | 2010-08-10 | Fuji Electric Systems Co., Ltd. | Display apparatus driving circuitry |
FR2874468B1 (fr) * | 2004-08-17 | 2007-01-05 | Atmel Nantes Sa Sa | Dispositif d'aiguillage d'au moins deux tensions, circuit electronique et memoire correspondants |
KR100784908B1 (ko) * | 2006-08-11 | 2007-12-11 | 주식회사 하이닉스반도체 | 전압 조절 장치 |
JP4992359B2 (ja) * | 2006-09-15 | 2012-08-08 | 富士電機株式会社 | 表示駆動装置 |
DE102009000126B4 (de) * | 2009-01-09 | 2021-02-11 | Robert Bosch Gmbh | Driftkompensation von Ladungsverstärkerschaltungen |
US8018254B2 (en) * | 2009-05-26 | 2011-09-13 | Analog Devices, Inc. | Reducing device parasitics in switched circuits |
US9570974B2 (en) * | 2010-02-12 | 2017-02-14 | Infineon Technologies Ag | High-frequency switching circuit |
DE102013022449B3 (de) * | 2012-05-11 | 2019-11-07 | Semiconductor Energy Laboratory Co., Ltd. | Halbleitervorrichtung und elektronisches Gerät |
US8766701B1 (en) * | 2013-03-08 | 2014-07-01 | Xilinx, Inc. | Analog multiplexing with independent power supplies |
US9432015B2 (en) * | 2014-01-13 | 2016-08-30 | Stmicroelectronics International N.V. | Hysteresis comparator circuit having differential input transistors with switched bulk bias voltages |
US9520880B2 (en) * | 2014-01-31 | 2016-12-13 | Texas Instruments Deutschland Gmbh | Configurable analog front ends for circuits with substantially gate enclosed inner electrode MOSFET switch |
JP6363891B2 (ja) * | 2014-07-07 | 2018-07-25 | 新日本無線株式会社 | アナログスイッチ回路およびセレクタ回路 |
US9928898B2 (en) * | 2016-03-30 | 2018-03-27 | Qualcomm Incorporated | Wordline adjustment scheme |
CN107659303A (zh) * | 2017-08-31 | 2018-02-02 | 晨星半导体股份有限公司 | 输入输出电路 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3720848A (en) * | 1971-07-01 | 1973-03-13 | Motorola Inc | Solid-state relay |
US3866064A (en) * | 1973-08-22 | 1975-02-11 | Harris Intertype Corp | Cmos analog switch |
DE3226339C2 (de) * | 1981-07-17 | 1985-12-19 | Tokyo Shibaura Denki K.K., Kawasaki, Kanagawa | Analoge Schaltervorrichtung mit MOS-Transistoren |
US4473761A (en) * | 1982-04-23 | 1984-09-25 | Motorola, Inc. | Solid state transmission gate |
US4716319A (en) * | 1986-08-04 | 1987-12-29 | Motorola, Inc. | Switched capacitor filter for low voltage applications |
JPS6398214A (ja) | 1986-10-15 | 1988-04-28 | Hitachi Ltd | アナログスイツチ |
JPH0348520A (ja) | 1989-07-15 | 1991-03-01 | Fujitsu Ltd | アナログスイッチ回路 |
JPH0392013A (ja) | 1989-09-05 | 1991-04-17 | Mitsubishi Electric Corp | トランジスタスイッチ回路 |
JPH02126426A (ja) | 1989-09-22 | 1990-05-15 | Matsushita Electric Ind Co Ltd | 光学的記録再生装置 |
JPH05276001A (ja) | 1992-03-26 | 1993-10-22 | Sanyo Electric Co Ltd | アナログスイッチ回路 |
JPH05327436A (ja) | 1992-05-25 | 1993-12-10 | Toshiba Corp | アナログスイッチ |
DE69413814T2 (de) * | 1994-07-29 | 1999-02-25 | St Microelectronics Srl | MOS Transistorschalter ohne Körpereffekt |
US5880620A (en) * | 1997-04-22 | 1999-03-09 | Xilinx, Inc. | Pass gate circuit with body bias control |
US6008689A (en) * | 1998-05-28 | 1999-12-28 | Maxim Integrated Products, Inc. | Body grabbing switch |
-
1998
- 1998-12-17 JP JP35979798A patent/JP3239867B2/ja not_active Expired - Fee Related
-
1999
- 1999-12-17 CN CN99126388A patent/CN1258132A/zh active Pending
- 1999-12-17 US US09/465,774 patent/US6348831B1/en not_active Expired - Lifetime
- 1999-12-17 KR KR1019990058645A patent/KR20000057070A/ko not_active Application Discontinuation
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1871771B (zh) * | 2003-10-23 | 2011-07-13 | Nxp股份有限公司 | 一种开关及其设备 |
CN1841931B (zh) * | 2005-03-29 | 2010-10-13 | 富士通半导体股份有限公司 | 容差输入电路 |
CN1909231B (zh) * | 2005-08-01 | 2010-07-14 | 株式会社瑞萨科技 | 半导体器件及使用该半导体器件的半导体集成电路 |
CN101901815B (zh) * | 2005-08-01 | 2012-06-06 | 瑞萨电子株式会社 | 半导体器件及使用该半导体器件的半导体集成电路 |
CN104600105A (zh) * | 2009-12-11 | 2015-05-06 | 株式会社半导体能源研究所 | 半导体装置 |
US9893204B2 (en) | 2009-12-11 | 2018-02-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having transistor including two oxide semiconductor layers having different lattice constants |
CN103716035A (zh) * | 2012-09-28 | 2014-04-09 | 华润矽威科技(上海)有限公司 | 信号选择电路及包含该信号选择电路的二级比较器 |
CN104052461A (zh) * | 2013-03-14 | 2014-09-17 | 美国亚德诺半导体公司 | 低失真可编程电容阵列 |
CN104052461B (zh) * | 2013-03-14 | 2018-04-24 | 美国亚德诺半导体公司 | 低失真可编程电容阵列 |
CN105227166A (zh) * | 2014-05-26 | 2016-01-06 | 中航(重庆)微电子有限公司 | 一种mos管背栅电压控制电路 |
CN105227166B (zh) * | 2014-05-26 | 2018-06-26 | 中航(重庆)微电子有限公司 | 一种mos管背栅电压控制电路 |
Also Published As
Publication number | Publication date |
---|---|
JP2000183710A (ja) | 2000-06-30 |
KR20000057070A (ko) | 2000-09-15 |
JP3239867B2 (ja) | 2001-12-17 |
US6348831B1 (en) | 2002-02-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1258132A (zh) | 具有用于模拟开关的背栅电压控制器的半导体器件 | |
JP2733796B2 (ja) | スイッチ回路 | |
JP3085130B2 (ja) | ドライバ回路 | |
CN1311635C (zh) | 电平移位电路 | |
EP0720233A3 (en) | Library group and semiconductor integrated circuit structured thereof | |
US5450027A (en) | Low-power-dissipation CMOS circuits | |
US6285213B1 (en) | Semiconductor integrated circuit device | |
CN101826794A (zh) | 逆流防止电路以及电源切换装置 | |
CN101820276A (zh) | 控制igbt的方法和栅极驱动器 | |
JPH0481892B2 (zh) | ||
CN1619964A (zh) | 半导体集成电路、逻辑运算电路和触发器 | |
CN1264508A (zh) | 电子模拟开关 | |
WO2019146290A1 (ja) | 負電圧生成回路およびこれを用いた電力変換装置 | |
US20070096794A1 (en) | Body bias coordinator, method of coordinating a body bias and sub-circuit power supply employing the same | |
US6100563A (en) | Semiconductor device formed on SOI substrate | |
JPH09270196A (ja) | 電源切り替え回路 | |
EP0095767B1 (en) | Output circuit | |
CN101542905A (zh) | 反相器电路 | |
CN102761327A (zh) | 传输门 | |
CN103516340A (zh) | 一种最大电压选择电路、方法及子选择电路 | |
US20040026751A1 (en) | Semiconductor integrated circuit device | |
JP2000353947A (ja) | レベル変換装置 | |
CA1090431A (en) | Integrated injection switching circuit | |
GB1570666A (en) | Logic circuits | |
CN1132305C (zh) | 用于具有陡沿的输入信号的输入放大器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C06 | Publication | ||
PB01 | Publication | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |