CN1311635C - 电平移位电路 - Google Patents

电平移位电路 Download PDF

Info

Publication number
CN1311635C
CN1311635C CNB2004100284476A CN200410028447A CN1311635C CN 1311635 C CN1311635 C CN 1311635C CN B2004100284476 A CNB2004100284476 A CN B2004100284476A CN 200410028447 A CN200410028447 A CN 200410028447A CN 1311635 C CN1311635 C CN 1311635C
Authority
CN
China
Prior art keywords
node
transistor
conductivity type
power supply
section point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004100284476A
Other languages
English (en)
Other versions
CN1551502A (zh
Inventor
石川智也
中川博文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1551502A publication Critical patent/CN1551502A/zh
Application granted granted Critical
Publication of CN1311635C publication Critical patent/CN1311635C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B43—WRITING OR DRAWING IMPLEMENTS; BUREAU ACCESSORIES
    • B43K—IMPLEMENTS FOR WRITING OR DRAWING
    • B43K23/00—Holders or connectors for writing implements; Means for protecting the writing-points
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
    • H03K3/35613—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit the input circuit having a differential configuration
    • H03K3/356139—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit the input circuit having a differential configuration with synchronous operation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356182—Bistable circuits using complementary field-effect transistors with additional means for controlling the main nodes
    • H03K3/356191—Bistable circuits using complementary field-effect transistors with additional means for controlling the main nodes with synchronous operation
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B3/00—Measuring instruments characterised by the use of mechanical techniques
    • G01B3/02—Rulers with scales or marks for direct reading
    • G01B3/04—Rulers with scales or marks for direct reading rigid
    • G01B3/06—Rulers with scales or marks for direct reading rigid folding
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F1/00—Cardboard or like show-cards of foldable or flexible material
    • G09F1/04—Folded cards

Landscapes

  • Logic Circuits (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明公开了一种电平移位电路，其目的在于：抑制在CMOS结构的电平移位电路中产生直通电流。在由4个晶体管(M1～M4)构成的CMOS结构的电平移位基本电路(10)中，加了用以抑制其直通电流的控制电路(20)。在使控制输入(VS1)为低电平而让控制用N型MOS晶体管(M7、M8)截止的那一时间段(开关断开期间)，让互补数据输入(Vin1、Vin2)迁移。在该开关断开期间，N型MOS晶体管(MI、M2)的各自的源极从VSS上分离。而且，在该开关断开期间内，通过控制输入(VS2)为低电平而让控制用P型MOS晶体管(M5、M6)接通。在这些控制用P型MOS晶体管(M5、M6)接通的那段时间，数据输出(Vout1和Vout2)都预充电到VDD(预充电期间)。

Description

电平移位电路
技术领域
本发明涉及一种作为在不同的电源电压下工作的电路之间的接口而工作的电平移位电路。
背景技术
在CMOS结构的现有的电平移位电路中，因为在电源和地之间串联的P型MOS晶体管和N型MOS晶体管无法避免数据输入迁移时同时接通这一现象的发生，所以这时会产生直通电流(参照专利文件1)。
(专利文件1)
日本公开特许公报特开平11-136120号公报。
发明内容
液晶驱动器中需要其数量是与输出数乘以比特数而得到的那个数那么多的电平移位电路。例如，各自8比特输出数为384的液晶驱动器中使用3072个电平移位电路。在这样大量使用电平移位电路的用途中，存在的问题是：由于每一个电平移位电路中的直通电流而带来的功耗的增加，同时，由于直通电流而引起的接地电位的上升作为噪声输出到晶片外部，而引起作为一个系统的误操作。
本发明的目的，在于：抑制在CMOS结构的电平移位电路中产生直通电流。
根据本发明的第一方案，提出了一种电平移位电路，包括：第一导电型的第一晶体管(M3)，插入在提供第一电源的节点和第一节点之间，第一晶体管的栅极与第二节点电连接；第一导电型的第二晶体管(M4)，插入在提供第一电源的节点和第二节点之间，第二晶体管的栅极与第一节点电连接；第二导电型的第三晶体管(M1)，插入在第一节点和第三节点之间，响应第一输入信号(Vin1)控制第三晶体管的栅极；第二导电型的第四晶体管(M2)，插入在第二节点和第四节点之间，响应与第一输入信号的反相信号相对应的第二输入信号(Vin2)控制第四晶体管的栅极；第二导电型的第五晶体管(M7)，插入在提供第二电源的节点和第三节点之间，响应第一控制输入信号(VS1)控制第五晶体管的栅极；第二导电型的第六晶体管(M8)，插入在提供第二电源的节点和第四节点之间，响应第一控制输入信号控制第六晶体管的栅极；第一导电型的第七晶体管(M5)，插入在提供第一电源的节点和第一节点之间，第七晶体管响应第二控制输入信号(VS2)将第一节点固定到第一电源的电压；以及第一导电型的第八晶体管(M6)，插入在提供第一电源的节点和第二节点之间，第八晶体管响应第二控制输入信号将第二节点固定到第一电源的电压。当控制第一控制输入信号，从而使第五和第六晶体管截止时，将第一和第二输入信号中的每一个从第一状态转换为不同于第一状态的第二状态，以及第七和第八晶体管响应第二控制输入信号将第一和第二节点中的每一个固定到第一电源的电压。
根据本发明的第二方案，提出了一种电平移位电路，包括：第一导电型的第一晶体管，插入在提供第一电源的节点和第一节点之间，第一晶体管的栅极与第二节点电连接；第一导电型的第二晶体管，插入在提供第一电源的节点和第二节点之间，第二晶体管的栅极与第一节点电连接；第二导电型的第三晶体管，插入在第一节点和第三节点之间，响应第一输入信号控制第三晶体管的栅极；第二导电型的第四晶体管，插入在第二节点和第三节点之间，响应与第一输入信号的反相信号相对应的第二输入信号控制第四晶体管的栅极；第二导电型的第五晶体管，插入在提供第二电源的节点和第三节点之间，响应第一控制输入信号控制第五晶体管的栅极；第一导电型的第六晶体管，插入在提供第一电源的节点和第一节点之间，第六晶体管响应第二控制输入信号将第一节点固定到第一电源的电压；第一导电型的第七晶体管，插入在提供第一电源的节点和第二节点之间，第七晶体管响应第二控制输入信号将第二节点固定到第一电源的电压。当控制第一控制输入信号，从而使第五晶体管截止时，将第一和第二输入信号中的每一个从第一状态转换为不同于第一状态的第二状态，以及第六和第七晶体管响应第二控制输入信号将第一和第二节点中的每一个固定到第一电源的电压。
根据本发明的第三方案，提出了一种电平移位电路，其特征在于：其为一将输入信号变换为具有第1电源和比所述第1电源还低的电压的第2电源之电位差的输出信号的电平移位电路；其包括：将所述输入信号变换为具有所述第1电源和所述第2电源之间的电位差的所述输出信号的电平移位基本电路，以及控制电路，其包括：根据第一控制输入切断所述电平移位基本电路中的所述第一电源和所述第二电源之间的电流经路的第一电路、和根据第二控制输入将所述电平移位基本电路中输出所述输出信号的输出节点的电位固定好的第二电路；所述电平移位基本电路，拥有：设在所述第一电源和所述第一节点之间并具有栅极端子上接着第二节点的第一导电型沟道的第一晶体管、设在所述第一电源和所述第二节点之间并具有栅极端子上接着所述第一节点的第一导电型沟道的第二晶体管、设在所述第二节点和第三节点之间并具有根据所述第一输入信号控制栅极端子的第二导电型沟道的第三晶体管、以及设在所述第一节点和第四节点之间并具有根据第二输入信号控制栅极端子的第二导电型沟道的第四晶体管；所述第一电路，根据所述第一控制输入将所述第一节点、所述第二节点与所述第二电源之间的电流经路切断；所述第一节点或者所述第二节点中之至少一个节点作为所述输出节点输出；所述第三节点和所述第四节点接在所述第二电源上；所述第一电路，包括：以所述第一控制输入和所述第一输入信号为输入，输出接在所述第三晶体管的栅极端子上的第一2输入“或非”，以及以所述第一控制输入和所述第二输入信号为输入，输出接在所述第四晶体管的栅极端子上的第二2输入“或非”。
根据本发明的第四方案，提出了一种电平移位电路，包括：多个电平移位基本电路(10)，每个电平移位基本电路插入在提供第一电源的节点和公共节点之间；其中多个电平移位基本电路中的第一电平移位基本电路包括：第一导电型的第一晶体管，插入在提供第一电源的节点和第一节点之间，第一晶体管的栅极与第二节点电连接；第一导电型的第二晶体管，插入在提供第一电源的节点和第二节点之间，第二晶体管的栅极与第一节点电连接；第二导电型的第三晶体管，插入在第一节点和公共节点之间，响应第一输入信号控制第三晶体管的栅极；第二导电型的第四晶体管，插入在第二节点和公共节点之间，响应与第一输入信号的反相信号相对应的第二输入信号控制第四晶体管的栅极；第一导电型的第五晶体管，插入在提供第一电源的节点和第一节点之间，第五晶体管响应第一控制输入信号将第一节点固定到第一电源的电压；第一导电型的第六晶体管，插入在提供第一电源的节点和第二节点之间，第六晶体管响应第一控制输入信号将第二节点固定到第一电源的电压；以及第一输出节点，用于响应第一节点和第二节点中的至少一个之一的电压，传输第一输出电压；以及其中多个电平移位基本电路中的第二电平移位基本电路包括：第一导电型的第七晶体管，插入在提供第一电源的节点和第三节点之间，第七晶体管的栅极与第四节点电连接；第一导电型的第八晶体管，插入在提供第一电源的节点和第四节点之间，第八晶体管的栅极与第三节点电连接；第二导电型的第九晶体管，插入在第三节点和公共节点之间，响应第三输入信号控制第九晶体管的栅极；第二导电型的第十晶体管，插入在第四节点和公共节点之间，响应与第三输入信号的反相信号相对应的第四输入信号控制第十晶体管的栅极；第一导电型的第十一晶体管，插入在提供第一电源的节点和第三节点之间，第十一晶体管响应第二控制输入信号将第三节点固定到第一电源的电压；第一导电型的第十二晶体管，插入在提供第一电源的节点和第四节点之间，第十二晶体管响应第二控制输入信号将第四节点固定到第一电源的电压；以及第二输出节点，用于响应第三节点和第四节点中的至少一个之一的电压，传输第二输出电压；以及第二导电型的连接晶体管，插入在提供第二电源的节点和公共节点之间，响应第三控制输入信号控制连接晶体管的栅极。当控制第三控制输入信号，从而使连接晶体管截止时，将第一、第二、第三和第四输入信号中的每一个从第一状态转换为不同于第一状态的第二状态，以及第五、第六、第七和第八晶体管响应第一和第二控制输入信号将第一、第二、第三和第四节点中的每一个固定到第一电源的电压。
发明的效果
根据本发明，能够抑制在CMOS结构的电平移位电路中产生直通电流。
附图的简单说明
图1为电路图，示出了本发明所涉及的电平移位电路的一个结构。
图2为时序图，示出了图1中的电平移位电路的一种工作情况。
图3为电路图，示出了图1中的电平移位电路的变形例。
图4为电路图，示出了本发明所涉及的电平移位电路的又一个结构。
图5为时序图，示出了图4中的电平移位电路的一种工作情况。
图6为方框图，示出了图4中的电平移位电路的变形例。
符号说明
10-电平移位基本电路；20，21，22-控制电路；M1～M8-MOS晶体管；N1，N2-“或非”电路；VDD-第1电源；Vin1，Vin2-互补数据输入；Vout1，Vout2-数据输出；VS1，VS2-控制输入；VSS-第2电源(接地)。
具体实施方式
下面，参照附图，说明本发明的实施例。
图1示出了本发明所涉及的电平移位电路的一个结构。图1中，10为CMOS结构的电平移位基本电路，20为用以抑制直通电流的控制电路。电平移位基本电路10，包含：2个N型MOS晶体管M1、M2和2个P型MOS晶体管M3、M4。控制电路20，包含：2个P型MOS晶体管M5、M6和2个N型MOS晶体管M7、M8。Vin1、Vin2为互补数据输入，VS1、VS2分别为控制输入，Vout1、Vout2分别为数据输出，VDD为第1电源，VSS为电压低于VDD的第2电源(接地为0V)。
图1中，Vin1接在N型MOS晶体管M1的栅极上；Vin2接在N型MOS晶体管M2的栅极上。N型MOS晶体管M1的源极和栅极上连接着VS1的N型MOS晶体管M7的漏极相连，后者的N型MOS晶体管M7的源极连接到VSS上。同样，N型MOS晶体管M2的源极和栅极上连接着VS1的N型MOS晶体管M8的漏极相连，后者N型MOS晶体管M8的源极连接到VSS上。N型MOS晶体管M1的漏极与P型MOS晶体管M3的漏极相连，N型MOS晶体管M2的漏极与P型MOS晶体管M4的漏极相连。P型MOS晶体管M3、M4的源极分别接在VDD上。P型MOS晶体管M3的栅极与P型MOS晶体管M4的漏极相连，以其连接点作为第1数据输出节点Vout1。另外，P型MOS晶体管M4的栅极与P型MOS晶体管M3的漏极相连，以其连接点作为第2数据输出节点Vout2。另外，各自的栅极与VS2相连的P型MOS晶体管M5、M6的各个源极接在VDD上，其中之一个P型MOS晶体管M5的漏极与Vout1相连，另一个P型MOS晶体管M6的漏极与Vout2相连。
图2示出了图1中的电平移位电路的一个工作例。首先，作为开始状态，设VS1、VS2为高电平，Vin1为低电平，Vin2为高电平。在这一状态(输出期间)下，Vout1输出VSS、Vout2输出VDD。因为N型MOS晶体管M1和P型MOS晶体管M4断开，所以VDD与VSS之间无直通电流在流。
接着，为切换电平移位输出，使Vin1及Vin2在设VS1为低电平而使控制用N型MOS晶体管M7、M8切断的那一段时间内(开关断开期间)迁移。在该开关断开的那一段时间内，N型MOS晶体管M1、M2的各自的源极从VSS分离开来。并且，在开关断开的那一段时间内，借助将VS2设定为低电平而使控制用P型MOS晶体管M5、M6接通。在这些控制用P型MOS晶体管M5、M6的接通期间，Vout1及Vout2都被预充电到VDD(预充电期间)。因此，Vout1在预充电开始时刻从VSS向VDD迁移。
在图示的例中，Vin1从低电平向高电平迁移，Vin2从高电平向低电平迁移，通过使VS2回到高电平而使预充电期间结束后，使VS1回到高电平而解除由N型MOS晶体管M7、M8进行的分离的那一时刻，Vout2从VDD向VSS迁移。
在以上的电平移位输出的切换中，N型MOS晶体管M1和P型MOS晶体管M3不会同时接通，N型MOS晶体管M2和P型MOS晶体管M4也不会同时接通。因此，在这些晶体管中就不会有直通电流在流动。而且，因为通过使控制用P型MOS晶体管M5、M6接通而向Vout1、Vout2输出VDD时，N型MOS晶体管M1、M2的各自的源极便借助控制用N型MOS晶体管M7、M8而与VSS分离，所以直通电流不会通过控制用P型MOS晶体管M5、M6在流动。
假想一个在图1的电平移位电路中不包含控制电路20那样的情况，当Vin1从低电平向高电平迁移，Vin2从高电平向低电平迁移时，N型MOS晶体管M1由截止状态成为接通状态，N型MOS晶体管M2从接通状态变为截止状态。因为这时N型MOS晶体管M1和P型MOS晶体管M3皆为接通状态，所以在VDD和VSS之间产生直通电流。到现在为止，为能通过N型MOS晶体管M1将Vout2的电位慢慢地降下来而遮断直通电流，设计时，使N型MOS晶体管M1的接通状态的电流能力(栅宽)大于P型MOS晶体管M3的接通状态的电流能力(栅宽)。同样，设计时，使N型MOS晶体管M2的接通状态的电流能力(栅宽)大于P型MOS晶体管M4的接通状态的电流能力(栅宽)。然而，根据包括为抑制直通电流的控制电路20的图1的电平移位电路，由于不再需要靠N型MOS晶体管M1、M2来切断直通电流，也就不再需要进行使这些N型MOS晶体管M1、M2的电流能力(栅宽)大于P型MOS晶体管M3、M4的电流能力(栅宽)那样的设计了。因此而能够缩小电平移位电路10的电路面积。
需提一下，图1中是这样的结构，即由P型MOS晶体管M5、M6根据VS2将Vout1和Vout2固定在VDD上，不仅如此，使其为一根据必要的输出节点的极性将Vout1和Vout2固定在VSS上的结构也是可以的。只不过是，因为固定在VDD上时，无论是Vout1下降时还是Vout2下降时，P型MOS晶体管M3、M4皆截止，所以有一可使N型MOS晶体管M1、M2的尺寸小一些这样的优点。
另外，图1中的控制用N型MOS晶体管M7、M8可由1个N型MOS晶体管来置换。但是，从平面布置的角度来看，采用2个N型MOS晶体管M7、M8这样的方案较合适。
图3示出了图1中的电平移位电路的变形例。根据图3，当n为2以上的整数时，对n个电平移位基本电路10设置1个为控制直通电流的控制电路20。由此而可通过设置控制电路20抑制面积增加。
图4示出了本发明所涉及的电平移位电路的另一结构。图4中，10是CMOS结构的电平移位基本电路。21是为抑制直通电流的控制电路。电平移位基本电路10，包含：2个N型MOS晶体管M1、M2和2个P型MOS晶体管M3、M4。控制电路21，包含：2个二输入的“或非”电路N1、N2和2个P型MOS晶体管M5、M6。Vin1、Vin2为互补数据输入，VS1、VS2分别为控制输入，Vout1、Vout2分别为数据输出，VDD为第1电源，VSS为电压低于VDD的第2电源(接地：0V)。
图4中，一个“或非”电路N1具有Vin1和VS1为输入，另一个“或非”电路具有Vin2和VS1为输入。在N型MOS晶体管M1的栅极上连接“或非”电路N1的输出V1，在N型MOS晶体管M2的栅极上连接“或非”电路N2的输出V2。N型MOS晶体管M1、M2的源极分别与VSS相连。N型MOS晶体管M1的漏极与P型MOS晶体管M3的漏极相连，N型MOS晶体管M2的漏极与P型MOS晶体管M4的漏极相连。P型MOS晶体管M3、M4的源极分别与VDD相连。P型MOS晶体管M3的栅极与P型MOS晶体管M4的漏极相连，其连接点作为第1数据输出节点Vout1。另外，P型MOS晶体管M4的栅极与P型MOS晶体管M3的漏极相连，其连接点作为第2数据输出节点Vout2。另外，各自的栅极接在VS2上的P型MOS晶体管M5、M6的各自的源极连接到VDD上，一个P型MOS晶体管M5的漏极连接到Vout1上，另一个P型MOS晶体管M6的漏极与Vout2相连。
图5示出了图4的电平移位电路的工作例。首先，作为初期状态设VS1为低电平，VS2为高电平，Vin1为低电平，Vin2为高电平。在这一状态(输出期间)下，V1为高电平，V2为低电平，Vout1输出VDD，Vout2输出VSS。因为N型MOS晶体管M2和P型MOS晶体管M3截止，所以在VDD和VSS之间无直通电流在流动。
接着，切换电平移位的输出时，使Vin1及Vin2在通过将VS1定为高电平而使N型MOS晶体管M1、M2的栅极电压V1、V2都降到低电平，从而强制地让N型MOS晶体管M1、M2截止的那一段时间内(开关切断的那一段时间)迁移。而且，在开关切断的那一段时间内，使VS2为低电平而使控制用P型MOS晶体管M5、M6接通。在这些控制用P型MOS晶体管M5、M6接通的那一段时间内，Vout1、Vout2皆被预充电到VDD(预充电期间)。因此，Vout2在充电开始的时刻从VSS向VDD迁移。
在图示的例中，Vin1从低电平向高电平迁移，Vin2从高电平向低电平迁移，通过使VS2复原到高电平而使预充电期间结束之后，通过使VS1复原到低电平而解除N型MOS晶体管M1、M2的强制截止的那一时刻，V2从低电平向高电平迁移，Vout1从VDD向VSS迁移。
在以上的电平移位输出的切换过程中，N型MOS晶体管M1和P型MOS晶体管M3不会同时接通，N型MOS晶体管M2和P型MOS晶体管M4也不会同时接通。因此，这些晶体管中就不会有直通电流在流动。另外，因为在通过使控制用P型MOS晶体管M5、M6接通而向Vout1及Vout2输出VDD时，N型MOS晶体管M1、M2处于强制断开状态，所以不会有流过控制用P型MOS晶体管M5、M6的直通电流。
根据图4中的包括为控制直通电流的控制电路21的电平移位电路，也没有必要将N型MOS晶体管M1、M2的电流能力(栅宽)设计得大于P型MOS晶体管M3、M4的电流能力，所以能够使电平移位基本电路10的电路面积小一些。
图6示出了图4中的电平移位电路的变形例。根据图6，当n为2以上的整数时，对n个电平移位基本电路10设置1个为控制直通电流的控制电路22。由此而可通过设置控制电路22抑制面积增加。
需提一下，可根据后续电路是P沟道型晶体管还是N沟道型晶体管，在上述各实施例中的电平移位基本电路10的输出级适当地加上反相器。而且，在以上的说明中，设第2电源为VSS(＝0V)，不仅如此，还可将它变换为正电源或者负电源。
实用性
综上所述，根据本发明的电平移位电路，能够抑制在CMOS结构的电平移位电路中产生直通电流，作为在不同的电源电压下工作的电路间的接口工作的电平移位电路用途很大。

Claims (4)

1、一种电平移位电路，包括：
第一导电型的第一晶体管(M3)，插入在提供第一电源的节点和第一节点之间，第一晶体管的栅极与第二节点电连接；
第一导电型的第二晶体管(M4)，插入在提供第一电源的节点和第二节点之间，第二晶体管的栅极与第一节点电连接；
第二导电型的第三晶体管(M1)，插入在第一节点和第三节点之间，响应第一输入信号(Vin1)控制第三晶体管的栅极；
第二导电型的第四晶体管(M2)，插入在第二节点和第四节点之间，响应与第一输入信号的反相信号相对应的第二输入信号(Vin2)控制第四晶体管的栅极；
第二导电型的第五晶体管(M7)，插入在提供第二电源的节点和第三节点之间，响应第一控制输入信号(VS1)控制第五晶体管的栅极；
第二导电型的第六晶体管(M8)，插入在提供第二电源的节点和第四节点之间，响应第一控制输入信号控制第六晶体管的栅极；
第一导电型的第七晶体管(M5)，插入在提供第一电源的节点和第一节点之间，第七晶体管响应第二控制输入信号(VS2)将第一节点固定到第一电源的电压；以及
第一导电型的第八晶体管(M6)，插入在提供第一电源的节点和第二节点之间，第八晶体管响应第二控制输入信号将第二节点固定到第一电源的电压，
其中当控制第一控制输入信号，从而使第五和第六晶体管截止时，将第一和第二输入信号中的每一个从第一状态转换为不同于第一状态的第二状态，以及第七和第八晶体管响应第二控制输入信号将第一和第二节点中的每一个固定到第一电源的电压。
2、一种电平移位电路，包括：
第一导电型的第一晶体管，插入在提供第一电源的节点和第一节点之间，第一晶体管的栅极与第二节点电连接；
第一导电型的第二晶体管，插入在提供第一电源的节点和第二节点之间，第二晶体管的栅极与第一节点电连接；
第二导电型的第三晶体管，插入在第一节点和第三节点之间，响应第一输入信号控制第三晶体管的栅极；
第二导电型的第四晶体管，插入在第二节点和第三节点之间，响应与第一输入信号的反相信号相对应的第二输入信号控制第四晶体管的栅极；
第二导电型的第五晶体管，插入在提供第二电源的节点和第三节点之间，响应第一控制输入信号控制第五晶体管的栅极；
第一导电型的第六晶体管，插入在提供第一电源的节点和第一节点之间，第六晶体管响应第二控制输入信号将第一节点固定到第一电源的电压；
第一导电型的第七晶体管，插入在提供第一电源的节点和第二节点之间，第七晶体管响应第二控制输入信号将第二节点固定到第一电源的电压，
其中当控制第一控制输入信号，从而使第五晶体管截止时，将第一和第二输入信号中的每一个从第一状态转换为不同于第一状态的第二状态，以及第六和第七晶体管响应第二控制输入信号将第一和第二节点中的每一个固定到第一电源的电压。
3、一种电平移位电路，其特征在于：
其为一将输入信号变换为具有第1电源和比所述第1电源还低的电压的第2电源之电位差的输出信号的电平移位电路；
其包括：将所述输入信号变换为具有所述第1电源和所述第2电源之间的电位差的所述输出信号的电平移位基本电路，以及控制电路，其包括：根据第一控制输入切断所述电平移位基本电路中的所述第一电源和所述第二电源之间的电流经路的第一电路、和根据第二控制输入将所述电平移位基本电路中输出所述输出信号的输出节点的电位固定好的第二电路；
所述电平移位基本电路，拥有：设在所述第一电源和所述第一节点之间并具有栅极端子上接着第二节点的第一导电型沟道的第一晶体管、设在所述第一电源和所述第二节点之间并具有栅极端子上接着所述第一节点的第一导电型沟道的第二晶体管、设在所述第二节点和第三节点之间并具有根据所述第一输入信号控制栅极端子的第二导电型沟道的第三晶体管、以及设在所述第一节点和第四节点之间并具有根据第二输入信号控制栅极端子的第二导电型沟道的第四晶体管；
所述第一电路，根据所述第一控制输入将所述第一节点、所述第二节点与所述第二电源之间的电流经路切断；
所述第一节点或者所述第二节点中之至少一个节点作为所述输出节点输出；
所述第三节点和所述第四节点接在所述第二电源上；
所述第一电路，包括：以所述第一控制输入和所述第一输入信号为输入，输出接在所述第三晶体管的栅极端子上的第一2输入“或非”，以及以所述第一控制输入和所述第二输入信号为输入，输出接在所述第四晶体管的栅极端子上的第二2输入“或非”。
4、一种电平移位电路，包括：
多个电平移位基本电路(10)，每个电平移位基本电路插入在提供第一电源的节点和公共节点之间；
其中多个电平移位基本电路中的第一电平移位基本电路包括：
第一导电型的第一晶体管，插入在提供第一电源的节点和第一节点之间，第一晶体管的栅极与第二节点电连接；
第一导电型的第二晶体管，插入在提供第一电源的节点和第二节点之间，第二晶体管的栅极与第一节点电连接；
第二导电型的第三晶体管，插入在第一节点和公共节点之间，响应第一输入信号控制第三晶体管的栅极；
第二导电型的第四晶体管，插入在第二节点和公共节点之间，响应与第一输入信号的反相信号相对应的第二输入信号控制第四晶体管的栅极；
第一导电型的第五晶体管，插入在提供第一电源的节点和第一节点之间，第五晶体管响应第一控制输入信号将第一节点固定到第一电源的电压；
第一导电型的第六晶体管，插入在提供第一电源的节点和第二节点之间，第六晶体管响应第一控制输入信号将第二节点固定到第一电源的电压；以及
第一输出节点，用于响应第一节点和第二节点中的至少一个之一的电压，传输第一输出电压；
以及
其中多个电平移位基本电路中的第二电平移位基本电路包括：
第一导电型的第七晶体管，插入在提供第一电源的节点和第三节点之间，第七晶体管的栅极与第四节点电连接；
第一导电型的第八晶体管，插入在提供第一电源的节点和第四节点之间，第八晶体管的栅极与第三节点电连接；
第二导电型的第九晶体管，插入在第三节点和公共节点之间，响应第三输入信号控制第九晶体管的栅极；
第二导电型的第十晶体管，插入在第四节点和公共节点之间，响应与第三输入信号的反相信号相对应的第四输入信号控制第十晶体管的栅极；
第一导电型的第十一晶体管，插入在提供第一电源的节点和第三节点之间，第十一晶体管响应第二控制输入信号将第三节点固定到第一电源的电压；
第一导电型的第十二晶体管，插入在提供第一电源的节点和第四节点之间，第十二晶体管响应第二控制输入信号将第四节点固定到第一电源的电压；以及
第二输出节点，用于响应第三节点和第四节点中的至少一个之一的电压，传输第二输出电压；
以及
第二导电型的连接晶体管，插入在提供第二电源的节点和公共节点之间，响应第三控制输入信号控制连接晶体管的栅极，
其中当控制第三控制输入信号，从而使连接晶体管截止时，将第一、第二、第三和第四输入信号中的每一个从第一状态转换为不同于第一状态的第二状态，以及第五、第六、第七和第八晶体管响应第一和第二控制输入信号将第一、第二、第三和第四节点中的每一个固定到第一电源的电压。
CNB2004100284476A 2003-05-15 2004-03-11 电平移位电路 Expired - Fee Related CN1311635C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003137124 2003-05-15
JP2003137124A JP2004343396A (ja) 2003-05-15 2003-05-15 レベルシフト回路

Publications (2)

Publication Number Publication Date
CN1551502A CN1551502A (zh) 2004-12-01
CN1311635C true CN1311635C (zh) 2007-04-18

Family

ID=33410762

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100284476A Expired - Fee Related CN1311635C (zh) 2003-05-15 2004-03-11 电平移位电路

Country Status (5)

Country Link
US (2) US20040227557A1 (zh)
JP (1) JP2004343396A (zh)
KR (1) KR20040098566A (zh)
CN (1) CN1311635C (zh)
TW (1) TW200425641A (zh)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI297476B (en) 2004-03-10 2008-06-01 Au Optronics Corp Voltage level shifter and sequential pulse generator
CN100417021C (zh) * 2004-03-30 2008-09-03 友达光电股份有限公司 电压电平转换装置及连续脉冲发生器
JP4239907B2 (ja) * 2004-06-21 2009-03-18 沖電気工業株式会社 レベルシフタ回路、表示装置の駆動回路、表示装置、及び階調選択回路のストレステスト方法
US7905826B2 (en) * 2004-11-03 2011-03-15 Cook Incorporated Methods for modifying vascular vessel walls
JP4832146B2 (ja) * 2005-04-19 2011-12-07 株式会社半導体エネルギー研究所 レベルシフタ回路、駆動回路、ディスプレイ、表示モジュール、電子機器
WO2006137232A1 (ja) * 2005-06-22 2006-12-28 Sharp Kabushiki Kaisha レベルシフタ回路およびそれを備える表示装置
KR100884001B1 (ko) 2006-02-22 2009-02-17 삼성전자주식회사 입력 차단 모드에서 전류가 흐르지 않으며 고정된 출력값을발생하는 레벨 쉬프터 및 레벨 쉬프팅 방법
JP4724578B2 (ja) * 2006-03-23 2011-07-13 Ｏｋｉセミコンダクタ株式会社 レベルシフト回路
JP2007306042A (ja) * 2006-05-08 2007-11-22 Sony Corp レベル変換回路及びこれを用いた入出力装置
KR101230313B1 (ko) 2006-07-05 2013-02-06 재단법인서울대학교산학협력재단 레벨 시프터 및 그의 구동 방법
CN1889363B (zh) * 2006-07-26 2010-10-06 友达光电股份有限公司 电平移动电路
KR100810864B1 (ko) 2006-08-02 2008-03-06 리디스 테크놀로지 인코포레이티드 프리차지 방식의 레벨 시프트 회로 및 그의 구동방법
KR100925034B1 (ko) 2006-12-05 2009-11-03 한국전자통신연구원 비동기 디지털 신호레벨 변환회로
CN101202723B (zh) * 2006-12-11 2010-09-08 硅谷数模半导体（北京）有限公司 电平转换电路及具有该电路的ic芯片
KR100849209B1 (ko) 2006-12-14 2008-07-31 삼성전자주식회사 스택 구조의 부하 트랜지스터 쌍들을 구비하는 레벨 쉬프터및 이를 구비하는 장치
US7466183B2 (en) * 2006-12-19 2008-12-16 Himax Technologies Limited Level shift circuit
TWI373753B (en) * 2007-03-26 2012-10-01 Himax Tech Ltd Driving circuit
US7583126B2 (en) * 2007-05-24 2009-09-01 Nvidia Corporation Apparatus and method for preventing current leakage when a low voltage domain is powered down
TWI346453B (en) 2007-12-17 2011-08-01 Richtek Technology Corp Level shift circuit and method for the same
KR100950476B1 (ko) * 2008-01-21 2010-03-31 주식회사 하이닉스반도체 시프트 회로
US8587359B2 (en) * 2009-08-07 2013-11-19 Atmel Corporation Level shifter with output latch
JP5491319B2 (ja) * 2010-08-16 2014-05-14 ルネサスエレクトロニクス株式会社 表示ドライバ回路
WO2014020724A1 (ja) 2012-08-01 2014-02-06 ルネサスエレクトロニクス株式会社 レベルシフト回路、半導体装置
US8860488B2 (en) * 2013-03-06 2014-10-14 Micron Technology, Inc. Apparatuses and method for shifting a voltage level
KR102078291B1 (ko) 2014-01-20 2020-02-19 에스케이하이닉스 주식회사 레벨 쉬프터
US9559673B2 (en) * 2015-04-01 2017-01-31 Qualcomm Incorporated Low-power wide-range level shifter
KR20170016543A (ko) 2015-08-03 2017-02-14 에스케이하이닉스 주식회사 레벨 쉬프터 회로 및 이를 포함하는 병-직렬 변환 회로
CN107317578B (zh) * 2016-04-26 2020-06-02 台湾类比科技股份有限公司 电压准位移位电路

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0879053A (ja) * 1994-09-06 1996-03-22 Toshiba Corp レベルシフト回路

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3173247B2 (ja) * 1993-09-29 2001-06-04 ソニー株式会社 レベルシフタ
JP3731322B2 (ja) 1997-11-04 2006-01-05 ソニー株式会社 レベルシフト回路
JP3796034B2 (ja) * 1997-12-26 2006-07-12 株式会社ルネサステクノロジ レベル変換回路および半導体集積回路装置
KR100295159B1 (ko) * 1998-07-28 2001-07-12 윤덕용 메모리용저전력감지증폭기
JP2000353946A (ja) * 1999-06-10 2000-12-19 Matsushita Electric Ind Co Ltd レベルシフタ回路
JP3579633B2 (ja) * 2000-05-19 2004-10-20 株式会社ルネサステクノロジ 半導体集積回路
JP3548535B2 (ja) 2001-01-24 2004-07-28 Ｎｅｃエレクトロニクス株式会社 半導体回路
KR100397890B1 (ko) * 2001-07-04 2003-09-19 삼성전자주식회사 펄스 신호를 발생시키는 고속 입력 리시버
JP3865689B2 (ja) * 2002-01-15 2007-01-10 松下電器産業株式会社 レベルシフト回路
JP3657235B2 (ja) * 2002-03-25 2005-06-08 Ｎｅｃマイクロシステム株式会社 レベルシフタ回路及び該レベルシフタ回路を備えた半導体装置
US6667648B2 (en) * 2002-04-23 2003-12-23 International Business Machines Corporation Voltage island communications circuits

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0879053A (ja) * 1994-09-06 1996-03-22 Toshiba Corp レベルシフト回路

Also Published As

Publication number Publication date
JP2004343396A (ja) 2004-12-02
TW200425641A (en) 2004-11-16
US20040227557A1 (en) 2004-11-18
US20060033550A1 (en) 2006-02-16
CN1551502A (zh) 2004-12-01
US7176741B2 (en) 2007-02-13
KR20040098566A (ko) 2004-11-20

Similar Documents

Publication Publication Date Title
CN1311635C (zh) 电平移位电路
US10304399B2 (en) Pulse output circuit, shift register, and display device
CN105913822B (zh) Goa信号判断电路及判断方法、栅极驱动电路及显示装置
CN101166026B (zh) 缓冲电路
CN109064964B (zh) 移位寄存器单元、驱动方法、栅极驱动电路和显示装置
CN100392980C (zh) 半导体装置及其驱动方法
CN105118414A (zh) 移位寄存器及其驱动方法、栅极驱动电路、显示装置
TW561447B (en) Differential amplifier circuit and semiconductor integrated circuit for driving liquid crystal display device
CN1216880A (zh) 延迟电路
CA2201853A1 (en) High voltage level shifter for switching high voltage in non-volatile memory integrated circuits
CN114038385B (zh) 栅极驱动器及显示装置
CN112017613A (zh) 电荷共享电路、方法、显示驱动模组和显示装置
CN1906852A (zh) Mos开关电路
CN112073054A (zh) 电平转换器
JPH09501294A (ja) 半導体装置
US4587446A (en) Field effect transistor output circuit operable by a reduced amount of current
CN212516507U (zh) 电荷共享电路、显示驱动模组和显示装置
CN204946511U (zh) 移位寄存器、栅极驱动电路、显示装置
JP3962383B2 (ja) 電圧シフト回路
JP2000164730A (ja) Ｍｏｓ型半導体集積回路
CN210041647U (zh) 双电荷泵并行的升压电路
JP3248784B2 (ja) 多値論理回路
JP3297985B2 (ja) シフトレジスタ
CN105047664A (zh) 静电保护电路及3d芯片用静电保护电路
CN110401343B (zh) 双电荷泵并行的升压电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070418

Termination date: 20130311