CN212516507U - 电荷共享电路、显示驱动模组和显示装置 - Google Patents
电荷共享电路、显示驱动模组和显示装置 Download PDFInfo
- Publication number
- CN212516507U CN212516507U CN202022172940.2U CN202022172940U CN212516507U CN 212516507 U CN212516507 U CN 212516507U CN 202022172940 U CN202022172940 U CN 202022172940U CN 212516507 U CN212516507 U CN 212516507U
- Authority
- CN
- China
- Prior art keywords
- output
- control
- clock signal
- circuit
- switching transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 36
- 238000006243 chemical reaction Methods 0.000 claims description 31
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 16
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 10
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 10
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 10
- HCUOEKSZWPGJIM-YBRHCDHNSA-N (e,2e)-2-hydroxyimino-6-methoxy-4-methyl-5-nitrohex-3-enamide Chemical compound COCC([N+]([O-])=O)\C(C)=C\C(=N/O)\C(N)=O HCUOEKSZWPGJIM-YBRHCDHNSA-N 0.000 description 6
- 102100027313 Calsenilin Human genes 0.000 description 6
- 101000726098 Homo sapiens Calsenilin Proteins 0.000 description 6
- 101001109689 Homo sapiens Nuclear receptor subfamily 4 group A member 3 Proteins 0.000 description 6
- 101000598778 Homo sapiens Protein OSCP1 Proteins 0.000 description 6
- 101001067395 Mus musculus Phospholipid scramblase 1 Proteins 0.000 description 6
- 102100022673 Nuclear receptor subfamily 4 group A member 3 Human genes 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000002708 enhancing effect Effects 0.000 description 4
- 238000005034 decoration Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 1
Images
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
本实用新型提供一种电荷共享电路、显示驱动模组和显示装置。电荷共享电路包括控制单元和开关单元，其中，控制单元分别与两个时钟信号生成单元包括的第一输出控制端电连接，用于当第一输出模块在第一输出控制信号的控制下，控制不输出第一电压信号时，通过控制信号输出端向开关单元提供打开控制信号；开关单元在打开控制信号的控制下，控制导通所述两个时钟信号生成单元包括的时钟信号输出端之间的连接。本实用新型能够减少采用的电平转换电路的个数，节省芯片面积。
Description
技术领域
本实用新型涉及显示技术领域，尤其涉及一种电荷共享电路、显示驱动模组和显示装置。
背景技术
在显示装置中，考虑到省电的需求，需要在不同行像素电路之间实现栅极电荷共享，将待关断的晶体管的栅极上的电荷转移至待开启的晶体管的栅线上，从而减少栅极开启耗电。
在显示装置中，像素电路中的数据写入晶体管的栅极接入的栅极驱动信号由相应的时钟信号生成电路提供的时钟信号控制，因此可以通过在不同级时钟信号生成单元的时钟信号输出端之间设置共享开关，以实现显示面板上不同行像素电路中的数据写入晶体管的栅极电荷共享。
在现有的电荷共享电路中，根据第一时钟信号和第二时钟信号产生共享信号，然后共享信号通过一个电平转换电路转换至低电压VGL负压电源域，然后再通过一个电平转换电路转换至共享开关电源域，以控制共享开关的通断；现有的电荷共享电路采用的电平转换电路的个数多，占用芯片的面积大。
实用新型内容
本实用新型的主要目的在于提供一种电荷共享电路、显示驱动模组和显示装置，解决现有的电荷共享电路采用的电平转换电路的个数多，占用芯片的面积大的技术问题。
为了达到上述目的，本实用新型提供了一种电荷共享电路，应用于显示装置，所述显示装置包括栅极驱动电路和时钟信号生成电路，所述栅极驱动电路包括多级移位寄存器单元；所述时钟信号生成电路包括至少两个时钟信号生成单元；所述至少两个时钟信号生成电路中的两个时钟信号生成单元分别为相邻的两移位寄存器单元提供相应的时钟信号；所述时钟信号生成单元包括时钟信号输出端、第一输出控制端和第一输出模块，所述第一输出模块用于在所述第一输出控制端提供的第一输出控制信号的控制下，控制是否通过所述时钟信号输出端输出第一电压信号；所述电荷共享电路包括控制单元和开关单元，其中，
所述控制单元分别与所述两个时钟信号生成单元包括的所述第一输出控制端电连接，用于当所述第一输出模块在所述第一输出控制信号的控制下，控制不输出所述第一电压信号时，通过控制信号输出端向所述开关单元提供打开控制信号；
所述开关单元分别与所述控制信号输出端和所述两个时钟信号生成单元包括的时钟信号输出端电连接，用于在所述打开控制信号的控制下，控制导通所述两个时钟信号生成单元包括的时钟信号输出端之间的连接。
可选的，所述开关单元包括第一开关晶体管和第二开关晶体管；
所述第一开关晶体管的控制极和所述第二开关晶体管的控制极都与所述控制信号输出端电连接；
所述第一开关晶体管的第一极与所述两个时钟信号生成单元中的第一个时钟信号生成单元的时钟信号输出端电连接，所述第一开关晶体管的第二极与所述第二开关晶体管的第一极电连接，所述第二开关晶体管的第二极与所述两个时钟信号生成单元中的第二个时钟信号生成单元的时钟信号输出端电连接；
所述第一开关晶体管和所述第二开关晶体管都为p型晶体管；或者，所述第一开关晶体管和所述第二开关晶体管都为n型晶体管。
可选的，所述第一输出模块用于当所述第一输出控制信号为低电压信号时，控制不通过所述时钟信号输出端输出第一电压信号；
所述控制单元包括或非门和控制模块；
所述或非门的第一输入端与所述第一个时钟信号生成单元的第一输出控制电连接，所述或非门的第二输入端与所述第二个时钟信号生成单元的第一输出控制端电连接；
所述控制模块与所述或非门的输出端电连接，用于当所述或非门通过其输出端输出高电压信号时，控制所述第一开关晶体管和第二开关晶体管都打开。
可选的，所述第一开关晶体管和所述第二开关晶体管都为p型晶体管；
所述控制模块包括第一电平转换电路和第一p型驱动电路；
所述第一电平转换电路与所述或非门的输出端电连接，所述第一电平转换电路用于对所述或非门通过其输出端输出的信号进行电平转换，并将电平转换得到的第一控制信号提供至所述第一p型驱动电路的输入端；
所述第一p型驱动电路的输出端与所述控制信号输出端电连接，所述第一 p型驱动电路用于对所述第一控制信号进行反相，以得到第二控制信号，并通过所述控制信号输出端将所述第二控制信号输出至所述第一开关晶体管的控制极，并能够提升所述第一p型驱动电路的输出端的驱动能力。
可选的，所述第一开关晶体管和所述第二开关晶体管都为n型晶体管；
所述控制模块包括第一电平转换电路和第一n型驱动电路；
所述第一电平转换电路与所述或非门的输出端电连接，所述第一电平转换电路用于对所述或非门通过其输出端输出的信号进行电平转换，并将电平转换得到的第一控制信号提供至所述第一n型驱动电路的输入端；
所述第一n型驱动电路的输出端与所述控制信号输出端电连接，所述第一 n型驱动电路用于通过所述控制信号输出端将所述第一控制信号提供至所述第一开关晶体管的控制极，并能够提升所述第一n型驱动电路的输出端的驱动能力。
可选的，所述第一输出模块用于当所述第一输出控制信号为高电压信号时，控制不通过所述时钟信号输出端输出第一电压信号；
所述控制单元包括与非门和控制模块；
所述与非门的第一输入端与所述第一个时钟信号生成单元的第一输出控制电连接，所述与非门的第二输入端与所述第二个时钟信号生成单元的第一输出控制端电连接；
所述控制模块与所述与非门的输出端电连接，用于当所述与非门通过其输出端输出低电压信号时，控制所述第一开关晶体管和第二开关晶体管都打开。
本实用新型还提供了一种显示驱动模组，包括时钟信号生成电路和上述的电荷共享电路。
可选的，所述时钟信号生成电路包括多个时钟信号生成单元；
所述时钟信号生成单元包括时钟信号输出端、第一输出控制端、第二输出控制端、第一输出模块和第二输出模块；
所述第一输出模块用于在所述第一输出控制端提供的第一输出控制信号的控制下，控制是否通过所述时钟信号输出端输出第一电压信号；
所述第二输出模块用于在所述第二输出控制端提供的第二输出控制信号的控制下，控制是否通过所述时钟信号输出端输出第二电压信号。
本实用新型还提供了一种显示装置，包括上述的显示驱动模组。
本实用新型实施例所述的电荷共享电路、显示驱动模组和显示装置通过控制单元在所述至少两个时钟信号生成单元中的两个时钟信号生成单元包括的第一输出控制端控制所述两个时钟信号生成单元都不输出第一电压信号时，向开关单元提供打开控制信号，开关单元在所述打开控制信号的控制下，控制导通所述两个时钟信号生成单元包括的时钟信号输出端之间的连接，以进行电荷共享，并能够减少采用的电平转换电路的个数，节省芯片面积。
附图说明
图1是时钟信号生成单元的一实施例的结构图；
图2是本实用新型实施例所述的电荷共享电路的结构图；
图3是本实用新型另一实施例所述的电荷共享电路的电路图；
图4是本实用新型所述的电荷共享电路的一具体实施例的电路图。
具体实施方式
下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
本实用新型所有实施例中采用的晶体管均可以为三极管、薄膜晶体管或场效应管或其他特性相同的器件。在本实用新型实施例中，为区分晶体管除控制极之外的两极，将其中一极称为第一极，另一极称为第二极。
在实际操作时，当所述晶体管为三极管时，所述控制极可以为基极，所述第一极可以为集电极，所述第二极可以发射极；或者，所述控制极可以为基极，所述第一极可以为发射极，所述第二极可以集电极。
在实际操作时，当所述晶体管为薄膜晶体管或场效应管时，所述控制极可以为栅极，所述第一极可以为漏极，所述第二极可以为源极；或者，所述控制极可以为栅极，所述第一极可以为源极，所述第二极可以为漏极。
本实用新型实施例所述的电荷共享电路，应用于显示装置，所述显示装置包括栅极驱动电路和时钟信号生成电路，所述栅极驱动电路包括多个移位寄存器单元，所述时钟信号生成电路包括至少两个时钟信号生成单元；所述至少两个时钟信号生成电路中的两个时钟信号生成单元分别为相邻的两移位寄存器单元提供相应的时钟信号；所述时钟信号生成单元包括时钟信号输出端、第一输出控制端和第一输出模块，所述第一输出模块用于在所述第一输出控制端提供的第一输出控制信号的控制下，控制是否通过所述时钟信号输出端输出第一电压信号；本实用新型实施例所述的电荷共享电路包括控制单元和开关单元，其中，
所述控制单元分别与所述两个时钟信号生成单元包括的所述第一输出控制端电连接，用于当所述第一输出模块在所述第一输出控制信号的控制下，控制不输出所述第一电压信号时，通过控制信号输出端向所述开关单元提供打开控制信号；
所述开关单元分别与所述控制信号输出端和所述两个时钟信号生成单元包括的时钟信号输出端电连接，用于在所述打开控制信号的控制下，控制导通所述两个时钟信号生成单元包括的时钟信号输出端之间的连接。
本实用新型实施例所述的电荷共享电路在工作时，通过控制单元在所述两个时钟信号生成单元包括的第一输出控制端控制所述两个时钟信号生成单元都不输出第一电压信号时，向开关单元提供打开控制信号，开关单元在所述打开控制信号的控制下，控制导通所述两个时钟信号生成单元包括的时钟输出端之间的连接，以进行电荷共享。
与现有的电荷共享电路相比，本实用新型实施例不再通过对共享信号进行电平转换来控制开关单元(所述开关单元为用于共享电荷的共享单元)的通断，而是通过第一输出控制端来控制开关单元的通断，当所述两个时钟信号生成单元中的第一输出模块都控制不输出所述第一电压信号时，控制所述开关单元导通，实现两路共享，从而可以实现电荷共享，减少采用的电平转换电路的个数，节省芯片面积。
在具体实施时，本实用新型实施例所述的显示驱动模组可以包括一个以上本实用新型实施例所述的电荷共享电路，实现n路共享(n为大于1的整数)，可以节省的电平转换电路的个数更多。
在本实用新型实施例中，当像素电路中的控制极与栅线电连接的数据写入晶体管为p型晶体管时，所述第一电压信号可以为低电压信号；当所述像素电路中的控制极与栅线电连接的数据写入晶体管为n型晶体管时，所述第一电压信号可以为高电压信号；但不以此为限。
在实际操作时，所述数据写入晶体管的控制极可以与相应行栅线电连接，所述数据写入晶体管的第一极可以与相应列数据线电连接，所述数据写入晶体管用于在相应行栅线上的栅极驱动信号的控制下，控制将相应列数据线上的数据电压写入相应的像素电路，但不以此为限。
在相关技术中，显示装置可以包括显示驱动模组，所述显示驱动模组可以包括栅极驱动电路、时钟信号生成电路和所述的电荷共享电路；所述栅极驱动电路包括多级移位寄存器单元，所述显示装置还包括显示面板，所述显示面板可以包括多行栅线和多行多列像素电路，所述栅极驱动电路中的相应行移位寄存器单元可以通过相应行栅线，为所述显示面板包括的相应行像素电路中的晶体管的栅极提供栅极驱动信号；
所述时钟信号生成电路用于为所述栅极驱动电路提供栅极驱动信号；
所述时钟信号生成电路包括至少两个时钟信号生成单元；
所述至少两个时钟信号生成单元中的两个时钟信号生成单元分别为相邻的两移位寄存器单元提供相应的时钟信号。
在本实用新型实施例中，当所述时钟信号生成电路包括两个时钟信号生成单元时，则奇数级移位寄存器单元可以与第一个时钟信号生成单元的时钟信号输出端电连接，偶数级移位寄存器单元可以与第二个时钟信号生成单元的时钟信号输出端电连接；
当所述时钟信号生成电路包括四个时钟信号生成单元时，则第4P-3级移位寄存器单元可以与第一个时钟信号生成单元的时钟信号输出端电连接，第 4P-2级移位寄存器单元可以与第二个时钟信号生成单元的时钟信号输出端电连接，第4P-1级移位寄存器单元可以与第三个时钟信号生成单元的时钟信号输出端电连接，第4P级移位寄存器单元可以与第四个时钟信号生成单元的时钟信号输出端电连接；P为正整数。
在显示装置中，考虑到省电的需求，需要在不同行栅线之间实现栅线电荷共享，将待关断的栅线电荷转移至待开启的栅线上，以减少显示面板中的晶体管开启的耗电量。并由于所述栅线上的栅极驱动信号是由时钟信号提供的，因此可以通过两个时钟信号生成单元的时钟信号输出端的电荷共享，来实现显示面板中不同行像素电路中的晶体管的栅极之间的电荷共享。
在本实用新型实施例中，在进行电荷共享时，所述时钟信号生成单元的时钟信号输出端可以处于高阻态。
如图1所示，所述时钟信号生成单元的一实施例可以包括时钟信号输出端 CLK0、第一输出控制端S1、第二输出控制端S2、第一输出模块11、第二输出模块12和输出控制模块13；
所述第一输出模块11分别与所述第一输出控制端S1、第一电压端V1和所述时钟信号输出端CLK0电连接，用于在所述第一输出控制端S1提供的第一输出控制信号的控制下，控制所述时钟信号输出端CLK0与所述第一电压端 V1之间连通或断开；所述第一电压端V1用于提供第一电压信号；
所述第二输出模块12分别与所述第二输出控制端S2、第二电压端V2和所述时钟信号输出端CLK0电连接，用于在所述第二输出控制端S2提供的第二输出控制信号的控制下，控制所述时钟信号输出端CLK0与所述第二电压端 V2之间连通或断开；所述第二电压端V2用于提供第二电压信号；
所述输出控制模块13分别与所述第一输出控制端S1和所述第二输出控制端S2电连接，用于为所述第一输出控制端S1提供所述第一输出控制信号，并为所述第二输出控制端S2提供所述第二输出控制信号。
在图1中，所述时钟信号输出端CLK0处于高阻态指的是：当所述第一输出模块11在所述第一输出控制信号的控制下，控制所述时钟信号输出端CLK0 与所述第一电压端V1之间断开，所述第二输出模块12在所述第二输出控制信号的控制下，控制所述时钟信号输出端CLK0与所述第二电压端V2之间断开时，CLK0处于高阻态。
在本实用新型实施例中，所述第一输出模块可以包括n型晶体管，所述第二输出模块可以包括p型晶体管，但不以此为限。
在实际操作时，所述第一输出模块也可以包括p型晶体管，所述第二输出模块也可以包括n型晶体管。
在本实用新型实施例中，所述栅极驱动电路用于提供栅极驱动信号至像素电路；
像素电路中的栅极与所述栅极驱动信号输出端电连接的数据写入晶体管为n型晶体管，所述第一电压信号为低电压信号，所述第二电压信号为高电压信号；或者，
所述数据写入晶体管为p型晶体管，所述第一电压信号为高电压信号，所述第二电压信号为低电压信号。
如图2所示，本实用新型实施例所述的电荷共享电路应用于显示装置，所述显示装置包括时钟信号生成电路；所述时钟信号生成电路包括第一个时钟信号生成单元和第二个时钟信号生成单元，其中，
所述第一个时钟信号生成单元包括第一时钟信号输出端CLK1、第一个第一输出控制端S11、第一个第二输出控制端S12、第一个第一输出模块111、第一个第二输出模块112、第一个输出控制模块113；
所述第一个第一输出模块111分别与第一个第一输出控制端S11、低电压端和所述第一时钟信号输出端CLK1电连接，用于在S11提供的第一个第一输出控制信号的控制下，控制CLK1与低电压端之间连通或断开；所述低电压端用于提供低电压信号VGL，所述低电压信号可以为-10V直流电压信号；
所述第一个第二输出模块112分别与第一个第二输出控制端S12、高电压端和所述第一时钟信号输出端CLK1电连接，用于在所述第一个第二输出控制端S12提供的第一个第二输出控制信号的控制下，控制CLK1与所述高电压端之间连通或断开；所述高电压端用于提供高电压信号VGH，所述高电压信号可以为30V直流电压信号；
所述第一个输出控制模块113分别与S11和S12电连接，用于为S11提供所述第一个第一输出控制信号，并用于为S12提供所述第一个第二输出控制信号；
所述第二个时钟信号生成单元包括第二时钟信号输出端CLK2、第二个第一输出控制端S21、第二个第二输出控制端S22、第二个第一输出模块121、第二个第二输出模块122、第二个输出控制模块123；
所述第二个第一输出模块121分别与第二个第一输出控制端S21、低电压端和所述第二时钟信号输出端CLK2电连接，用于在S21提供的第二个第一输出控制信号的控制下，控制CLK2与低电压端之间连通或断开；所述低电压端用于提供低电压信号，所述低电压信号可以为-10V直流电压信号；
所述第二个第二输出模块122分别与第二个第二输出控制端S22、高电压端和所述第二时钟信号输出端CLK2电连接，用于在S22提供的第二个第二输出控制信号的控制下，控制CLK2与所述高电压端之间连通或断开；所述高电压端用于提供高电压信号；所述高电压信号可以为30V直流电压信号；
所述第二个输出控制模块123分别与S21和S22电连接，用于为S21提供所述第二个第一输出控制信号，并用于为S22提供所述第二个第二输出控制信号；
如图2所示，本实用新型实施例所述的电荷共享电路包括控制单元31和开关单元32，其中，
所述控制单元31分别与S11和S21电连接，用于在第一个第一输出模块 111在S11提供的第一个第一输出控制信号的控制下，控制不通过CLK1输出所述低电压信号时，并第二个第一输出控制模块121在S21提供的第二个第一输出控制信号的控制下，控制不通过CLK2输出所述低电压信号时，通过控制信号输出端向所述开关单元32提供打开控制信号；
所述开关单元32分别与所述控制信号输出端、CLK1和CLK2电连接，用于在所述打开控制信号的控制下，控制导通CLK1和CLK2之间的连接。
在本实用新型实施例中，当CLK1和CLK2都输出高电压信号时，所述开关单元32也会控制CLK1和CLK2之间连通，但是由于此时电荷共享对像素电路不会产生影响，因此不会影响整个系统的功能。
可选的，所述开关单元包括第一开关晶体管和第二开关晶体管；
所述第一开关晶体管的控制极和所述第二开关晶体管的控制极都与所述控制信号输出端电连接；
所述第一开关晶体管的第一极与所述两个时钟信号生成单元中的第一个时钟信号生成单元的时钟信号输出端电连接，所述第一开关晶体管的第二极与所述第二开关晶体管的第一极电连接，所述第二开关晶体管的第二极与所述两个时钟信号生成单元中的第二个时钟信号生成单元的时钟信号输出端电连接；
所述第一开关晶体管和所述第二开关晶体管都为p型晶体管；或者，所述第一开关晶体管和所述第二开关晶体管都为n型晶体管。
在具体实施时，所述第一输出模块可以用于当所述第一输出控制信号为低电压信号时，控制不通过所述时钟信号输出端输出第一电压信号；
所述控制单元包括或非门和控制模块；
所述或非门的第一输入端与所述第一个时钟信号生成单元的第一输出控制电连接，所述或非门的第二输入端与所述第二个时钟信号生成单元的第一输出控制端电连接；
所述控制模块与所述或非门的输出端电连接，用于当所述或非门通过其输出端输出高电压信号时，控制所述第一开关晶体管和第二开关晶体管都打开。
根据一种具体实施方式，所述第一开关晶体管和所述第二开关晶体管都为 p型晶体管；
所述控制模块包括第一电平转换电路和第一p型驱动电路；
所述第一电平转换电路与所述或非门的输出端电连接，所述第一电平转换电路用于对所述或非门通过其输出端输出的信号进行电平转换，并将电平转换得到的第一控制信号提供至所述第一p型驱动电路；
所述第一p型驱动电路的输出端与所述控制信号输出端电连接，所述第一 p型驱动电路用于对所述第一控制信号进行反相，以得到第二控制信号，并通过所述控制信号输出端将所述第二控制信号输出至所述第一开关晶体管的控制极，并能够提升所述第一p型驱动电路的输出端的驱动能力。
在实际操作时，所述第一开关晶体管和第二开关晶体管可以都为p型晶体管，此时，当所述第一开关晶体管的栅源电压小于第一开关晶体管的阈值电压，并所述第二开关晶体管的栅源电压小于第二开关晶体管的阈值电压时，第一开关晶体管和第二开关晶体管打开。
根据另一种具体实施方式，所述第一开关晶体管和所述第二开关晶体管都为n型晶体管；
所述控制模块包括第一电平转换电路和第一n型驱动电路；
所述第一电平转换电路与所述或非门的输出端电连接，所述第一电平转换电路用于对所述或非门通过其输出端输出的信号进行电平转换，并将电平转换得到的第一控制信号提供至所述第一n型驱动电路；
所述第一n型驱动电路的输出端与所述控制信号输出端电连接，所述第一 n型驱动电路用于通过所述控制信号输出端将所述第一控制信号提供至所述第一开关晶体管的控制极，并能够提升所述第一n型驱动电路的输出端的驱动能力。
在实际操作时，所述第一开关晶体管和第二开关晶体管可以都为n型晶体管，此时，当所述第一开关晶体管的栅源电压大于第一开关晶体管的阈值电压，并所述第二开关晶体管的栅源电压大于第二开关晶体管的阈值电压时，第一开关晶体管和第二开关晶体管打开。
在具体实施时，所述第一输出模块可以用于当所述第一输出控制信号为高电压信号时，控制不通过所述时钟信号输出端输出第一电压信号；
所述控制单元包括与非门和控制模块；
所述与非门的第一输入端与所述第一个时钟信号生成单元的第一输出控制电连接，所述与非门的第二输入端与所述第二个时钟信号生成单元的第一输出控制端电连接；
所述控制模块与所述与非门的输出端电连接，用于当所述与非门通过其输出端输出低电压信号时，控制所述第一开关晶体管和第二开关晶体管都打开。
在本实用新型实施例中，当所述第一输出模块包括的第一输出晶体管为p 型晶体管时，当所述第一输出控制信号为高电压信号时，控制不通过所述时钟信号端输出第一电压信号，此时所述控制单元可以包括与非门和控制模块，当与非门输出低电压信号时，所述控制模块控制所述第一开关晶体管和第二开关晶体管都打开。
如图3所示，在图2所示的电荷共享电路的实施例的基础上，所述开关单元32包括第一开关晶体管M1和第二开关晶体管M2；
所述第一开关晶体管M1的栅极和所述第二开关晶体管M2的栅极都与所述控制信号输出端电连接；
所述第一开关晶体管M1的漏极与G1电连接，所述第一开关晶体管M1 的源极与M1的漏极电连接，所述第二开关晶体管M1的源极与G2连接；
所述第一个第一输出模块111包括的第一输出晶体管和所述第二个第一输出模块121包括的第一输出晶体管都为n型晶体管；
所述控制单元包括第一或非门NOR1和控制模块；
NOR1的第一输入端与S11连接，NOR2的第二输入端与S21电连接；
所述控制模块包括第一电平转换电路41和第一p型驱动电路50；
所述第一电平转换电路41与NOR1的输出端电连接，所述第一电平转换电路41用于对NOR1通过其输出端输出的信号进行电平转换，并将电平转换得到的第一控制信号提供至所述第一p型驱动电路50；
所述第一p型驱动电路50用于对所述第一控制信号进行反相，以得到第二控制信号，并通过所述控制信号输出端将所述第二控制信号输出至所述第一开关晶体管M1的栅极。
在图3所示的实施例中，M1和M2都为NMOS管(N型金属-氧化物-半导体晶体管)，但不以此为限。
本实用新型如图3所示的电荷共享电路的实施例在工作时，当S11和S12 都输出低电压信号时，NOR1输出第一高电压，所述第一电平转换电路41对 NOR1输出的第一高电压进行电平转换，生成第二高电压，第二高电压大于第一高电压，所述第一p型驱动电路50对所述第二高电压进行反相操作，以控制M1和M2都打开，以实现电荷共享。
如图4所示，在图3所示的电荷共享电路的实施例的基础上，
所述第一个第一输出模块111包括第一输出晶体管N1，所述第一个第二输出模块112包括第二输出晶体管P1，所述第二个第一输出模块121包括第三输出晶体管N2，所述第二个第二输出晶体管122包括第四输出晶体管P2；
所述第一个输出控制模块113包括第一反相器F1、第一或门OR1、第二或门OR2、第二反相器F2、第三反相器F3、第二电平转换电路51、第三电平转换电路52、第二p型驱动电路61和第一n型驱动电路62；
F1的输入端接入输入时钟信号CLK_IN，F1的输出端与OR1的第一输入端电连接，OR1的第二输入端接入共享信号CSEN；
OR2的第一输入端接入CSEN，OR2的第二输入端接入CLK_IN；
F2的输入端与OR1的输出端电连接，F3的输入端与OR2的输出端电连接；
F2的输出端与所述第二电平转换电路51的输入端电连接，F3的输出端与所述第三电平转换电路52的输入端电连接；
所述第二电平转换电路51用于对其输入端接入的电压信号进行电平转换，以得到第三控制信号，以将所述第三控制信号的电位转换至高电压域，并将所述第三控制信号提供至所述第二p型驱动电路61的输入端；
所述第三电平转换电路52用于对其输入端接入的电压信号进行电平转换，以得到第四控制信号，将该第四控制信号的电位转换至负电压域，并将所述第四控制信号提供至所述第一n型驱动电路62的输入端；
所述第二p型驱动电路61的输出端与P1的栅极电连接，用于将所述第三控制信号提供至P1的栅极，并增强所述第二p型驱动电路61的输出端的驱动能力；
所述第一n型驱动电路62的输出端与N1的栅极电连接，用于将所述第四控制信号提供至N1的栅极，并增强所述第一n型驱动电路62的输出端的驱动能力；
所述第二个输出控制模块123包括第四反相器F4、第三或门OR3、第四或门OR4、第五反相器F5、第六反相器F6、第四电平转换电路53、第五电平转换电路54、第三p型驱动电路63和第二n型驱动电路64；
F4的输入端接入CLK_IN，F4的输出端与OR3的第一输入端电连接，OR3 的第二输入端接入共享信号CSEN；
OR4的第一输入端接入CSEN，OR4的第二输入端接入CLK_IN；
F5的输入端与OR3的输出端电连接，F6的输入端与OR4的输出端电连接；
F5的输出端与第四电平转换电路53的输入端电连接，F6的输出端与所述第五电平转换电路54的输入端电连接；
所述第四电平转换电路53用于对其输入端接入的电压信号进行电平转换，以得到第五控制信号，将所述第五控制信号的电位转换为高电压域，并将所述第五控制信号提供至所述第三p型驱动电路63的输入端；
所述第五电平转换电路54用于对其输入端接入的电压信号进行电平转换，以得到第六控制信号，将所述第六控制信号的电位转换为负电压域，并将所述第六控制信号提供至所述第二n型驱动电路64的输入端；
所述第三p型驱动电路63的输出端与P2的栅极电连接，用于将所述第五控制信号提供至P2的栅极，并增强所述第三p型驱动电路63的输出端的驱动能力；
所述第二n型驱动电路64的输出端与N2的栅极电连接，用于将所述第六控制信号提供至N2的栅极，并增强所述第二n型驱动电路64的输出端的驱动能力。
在图4所示的实施例中，标号为NOR2的为第二或非门，NOR2的第一输入端接入第一时钟信号CLK_X，NOR2的第二输入端接入第二时钟信号 CLK_Y；NOR2的输出端用于输出CSEN。
在图4所示的实施例中，所述共享信号CSEN的电位可以在0V至5V之间，所述高电压域可以为25V至30V，所述负电压域可以为-10V至-5V，所述第二电平转换电路51的输入端接入的电压信号的电位、所述第三电平转换电路52的输入端接入的电压信号的电位、所述第四电平转换电路53的输入端接入的电压信号的电位，和所述第五电平转换电路54的输入端接入的电压信号的电位可以在0V和5V之间切换，则第三控制信号的电位和第五控制信号的电位可以在25V与30V之间切换，第四控制信号的电位和第六控制信号的电位可以在-10V与-5V之间切换。
本实用新型实施例所述的电荷共享方法，应用于上述的电荷共享电路，所述电荷共享方法包括：
当第一输出模块在第一输出控制信号的控制下，控制不输出第一电压信号时，控制单元通过控制信号输出端向开关单元提供打开控制信号；
所述开关单元在所述打开控制信号的控制下，控制导通所述两个时钟信号生成单元包括的时钟信号输出端之间的连接。
本实用新型实施例所述的电荷共享电路在工作时，通过控制单元在所述至少两个时钟信号生成单元中的两个时钟信号生成单元包括的第一输出控制端控制所述两个时钟信号生成单元都不输出第一电压信号时，向开关单元提供打开控制信号，开关单元在所述打开控制信号的控制下，控制导通所述两个时钟信号生成单元包括的时钟信号输出端之间的连接，以进行电荷共享。
本实用新型实施例所述的显示驱动模组包括时钟信号生成电路和上述的电荷共享电路。
在本实用新型实施例中，所述时钟信号生成电路包括多个时钟信号生成单元；
所述时钟信号生成单元包括时钟信号输出端、第一输出控制端、第二输出控制端、第一输出模块和第二输出模块；
所述第一输出模块用于在所述第一输出控制端提供的第一输出控制信号的控制下，控制是否通过所述时钟动信号输出端输出第一电压信号；
所述第二输出模块用于在所述第二输出控制端提供的第二输出控制信号的控制下，控制是否通过所述时钟信号输出端输出第二电压信号。
本实用新型实施例所述的显示装置包括上述的显示驱动模组。
在本实用新型实施例中，所述显示装置可以为液晶显示装置，但不以此为限。在实际操作时，所述显示装置也可以为OLED(有机发光二极管)显示装置。
本实用新型实施例所提供的显示装置可以为手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
以上所述是本实用新型的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本实用新型所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本实用新型的保护范围。
Claims (9)
1.一种电荷共享电路，应用于显示装置，所述显示装置包括栅极驱动电路和时钟信号生成电路，所述栅极驱动电路包括多级移位寄存器单元；所述时钟信号生成电路包括至少两个时钟信号生成单元；所述至少两个时钟信号生成电路中的两个时钟信号生成单元分别为相邻的两移位寄存器单元提供相应的时钟信号；所述时钟信号生成单元包括时钟信号输出端、第一输出控制端和第一输出模块，所述第一输出模块用于在所述第一输出控制端提供的第一输出控制信号的控制下，控制是否通过所述时钟信号输出端输出第一电压信号；其特征在于，所述电荷共享电路包括控制单元和开关单元，其中，
所述控制单元分别与所述两个时钟信号生成单元包括的所述第一输出控制端电连接，用于当所述第一输出模块在所述第一输出控制信号的控制下，控制不输出所述第一电压信号时，通过控制信号输出端向所述开关单元提供打开控制信号；
所述开关单元分别与所述控制信号输出端和所述两个时钟信号生成单元包括的时钟信号输出端电连接，用于在所述打开控制信号的控制下，控制导通所述两个时钟信号生成单元包括的时钟信号输出端之间的连接。
2.如权利要求1所述的电荷共享电路，其特征在于，所述开关单元包括第一开关晶体管和第二开关晶体管；
所述第一开关晶体管的控制极和所述第二开关晶体管的控制极都与所述控制信号输出端电连接；
所述第一开关晶体管的第一极与所述两个时钟信号生成单元中的第一个时钟信号生成单元的时钟信号输出端电连接，所述第一开关晶体管的第二极与所述第二开关晶体管的第一极电连接，所述第二开关晶体管的第二极与所述两个时钟信号生成单元中的第二个时钟信号生成单元的时钟信号输出端电连接；
所述第一开关晶体管和所述第二开关晶体管都为p型晶体管；或者，所述第一开关晶体管和所述第二开关晶体管都为n型晶体管。
3.如权利要求2所述的电荷共享电路，其特征在于，
所述第一输出模块用于当所述第一输出控制信号为低电压信号时，控制不通过所述时钟信号输出端输出第一电压信号；
所述控制单元包括或非门和控制模块；
所述或非门的第一输入端与所述第一个时钟信号生成单元的第一输出控制电连接，所述或非门的第二输入端与所述第二个时钟信号生成单元的第一输出控制端电连接；
所述控制模块与所述或非门的输出端电连接，用于当所述或非门通过其输出端输出高电压信号时，控制所述第一开关晶体管和第二开关晶体管都打开。
4.如权利要求3所述的电荷共享电路，其特征在于，所述第一开关晶体管和所述第二开关晶体管都为p型晶体管；
所述控制模块包括第一电平转换电路和第一p型驱动电路；
所述第一电平转换电路与所述或非门的输出端电连接，所述第一电平转换电路用于对所述或非门通过其输出端输出的信号进行电平转换，并将电平转换得到的第一控制信号提供至所述第一p型驱动电路的输入端；
所述第一p型驱动电路的输出端与所述控制信号输出端电连接，所述第一p型驱动电路用于对所述第一控制信号进行反相，以得到第二控制信号，并通过所述控制信号输出端将所述第二控制信号输出至所述第一开关晶体管的控制极，并能够提升所述第一p型驱动电路的输出端的驱动能力。
5.如权利要求3所述的电荷共享电路，其特征在于，所述第一开关晶体管和所述第二开关晶体管都为n型晶体管；
所述控制模块包括第一电平转换电路和第一n型驱动电路；
所述第一电平转换电路与所述或非门的输出端电连接，所述第一电平转换电路用于对所述或非门通过其输出端输出的信号进行电平转换，并将电平转换得到的第一控制信号提供至所述第一n型驱动电路的输入端；
所述第一n型驱动电路的输出端与所述控制信号输出端电连接，所述第一n型驱动电路用于通过所述控制信号输出端将所述第一控制信号提供至所述第一开关晶体管的控制极，并能够提升所述第一n型驱动电路的输出端的驱动能力。
6.如权利要求2所述的电荷共享电路，其特征在于，
所述第一输出模块用于当所述第一输出控制信号为高电压信号时，控制不通过所述时钟信号输出端输出第一电压信号；
所述控制单元包括与非门和控制模块；
所述与非门的第一输入端与所述第一个时钟信号生成单元的第一输出控制电连接，所述与非门的第二输入端与所述第二个时钟信号生成单元的第一输出控制端电连接；
所述控制模块与所述与非门的输出端电连接，用于当所述与非门通过其输出端输出低电压信号时，控制所述第一开关晶体管和第二开关晶体管都打开。
7.一种显示驱动模组，其特征在于，包括时钟信号生成电路和如权利要求1至6中任一权利要求所述的电荷共享电路。
8.如权利要求7所述的显示驱动模组，其特征在于，所述时钟信号生成电路包括多个时钟信号生成单元；
所述时钟信号生成单元包括时钟信号输出端、第一输出控制端、第二输出控制端、第一输出模块和第二输出模块；
所述第一输出模块用于在所述第一输出控制端提供的第一输出控制信号的控制下，控制是否通过所述时钟信号输出端输出第一电压信号；
所述第二输出模块用于在所述第二输出控制端提供的第二输出控制信号的控制下，控制是否通过所述时钟信号输出端输出第二电压信号。
9.一种显示装置，其特征在于，包括如权利要求7或8所述的显示驱动模组。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202022172940.2U CN212516507U (zh) | 2020-09-28 | 2020-09-28 | 电荷共享电路、显示驱动模组和显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202022172940.2U CN212516507U (zh) | 2020-09-28 | 2020-09-28 | 电荷共享电路、显示驱动模组和显示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN212516507U true CN212516507U (zh) | 2021-02-09 |
Family
ID=74389973
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202022172940.2U Active CN212516507U (zh) | 2020-09-28 | 2020-09-28 | 电荷共享电路、显示驱动模组和显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN212516507U (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022062415A1 (zh) * | 2020-09-28 | 2022-03-31 | 北京奕斯伟计算技术有限公司 | 电荷共享电路、方法、显示驱动模组和显示装置 |
| WO2022252073A1 (zh) * | 2021-05-31 | 2022-12-08 | 京东方科技集团股份有限公司 | 行驱动信号增强电路、移位寄存器单元、显示面板 |
-
2020
- 2020-09-28 CN CN202022172940.2U patent/CN212516507U/zh active Active
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022062415A1 (zh) * | 2020-09-28 | 2022-03-31 | 北京奕斯伟计算技术有限公司 | 电荷共享电路、方法、显示驱动模组和显示装置 |
| US11749189B2 (en) | 2020-09-28 | 2023-09-05 | Beijing Eswin Computing Technology Co., Ltd. | Charge sharing circuit with two clock signal generation units, charge sharing method, display driving module and display device |
| WO2022252073A1 (zh) * | 2021-05-31 | 2022-12-08 | 京东方科技集团股份有限公司 | 行驱动信号增强电路、移位寄存器单元、显示面板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107958649B (zh) | 移位寄存器单元、驱动方法、栅极驱动电路及显示装置 | |
| CN102479477B (zh) | 移位寄存器单元、栅极驱动电路和显示装置 | |
| CN104867438B (zh) | 移位寄存器单元及其驱动方法、移位寄存器和显示装置 | |
| WO2022062415A1 (zh) | 电荷共享电路、方法、显示驱动模组和显示装置 | |
| CN104809973B (zh) | 一种可适应负阈值电压的移位寄存器及其单元 | |
| CN103299546B (zh) | 移位寄存器 | |
| CN105118414A (zh) | 移位寄存器及其驱动方法、栅极驱动电路、显示装置 | |
| CN105047174A (zh) | 移位寄存器单元及其驱动方法、栅极驱动装置以及显示装置 | |
| CN104091572A (zh) | 双下拉控制模块、移位寄存单元、栅极驱动器和显示面板 | |
| CN103854587B (zh) | 栅极驱动电路及其单元和一种显示器 | |
| CN106057143A (zh) | 移位寄存器及其操作方法、栅极驱动电路和显示装置 | |
| CN108597430A (zh) | 移位寄存器单元、驱动方法、栅极驱动电路及显示装置 | |
| CN103761938B (zh) | 移位寄存器单元、移位寄存器、阵列基板和显示装置 | |
| CN212516507U (zh) | 电荷共享电路、显示驱动模组和显示装置 | |
| CN108288451A (zh) | 移位寄存器单元、驱动方法、栅极驱动电路及显示装置 | |
| CN112102768B (zh) | Goa电路及显示面板 | |
| CN105489186A (zh) | 一种像素电路及其驱动方法、显示装置 | |
| CN107016971A (zh) | 一种扫描电路单元、栅极驱动电路及扫描信号控制方法 | |
| CN114038385B (zh) | 栅极驱动器及显示装置 | |
| CN110264948A (zh) | 移位寄存器单元、驱动方法、栅极驱动电路及显示装置 | |
| CN106023901B (zh) | 移位寄存器单元、驱动方法、栅极驱动电路及显示装置 | |
| CN106057117B (zh) | 移位寄存单元、移位寄存器及显示面板 | |
| CN115331644B (zh) | 栅极驱动电路及其驱动方法、显示装置 | |
| CN110060616B (zh) | 移位寄存器单元及其驱动方法、栅极驱动电路 | |
| CN105931601A (zh) | 一种驱动电路单元及其驱动方法及行栅极驱动集成电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 100176 no.2179, 2 / F, building D, 33, 99 Kechuang 14th Street, Beijing Economic and Technological Development Zone, Beijing (centralized office area) Patentee after: Beijing ESWIN Computing Technology Co.,Ltd. Patentee after: HEFEI YISIWEI INTEGRATED CIRCUIT Co.,Ltd. Address before: 100176 no.2179, 2 / F, building D, 33, 99 Kechuang 14th Street, Beijing Economic and Technological Development Zone, Beijing (centralized office area) Patentee before: Beijing yisiwei Computing Technology Co.,Ltd. Patentee before: HEFEI YISIWEI INTEGRATED CIRCUIT Co.,Ltd. |
|
| CP01 | Change in the name or title of a patent holder | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 100176 no.2179, 2 / F, building D, 33, 99 Kechuang 14th Street, Beijing Economic and Technological Development Zone, Beijing (centralized office area) Patentee after: Beijing ESWIN Computing Technology Co.,Ltd. Patentee after: Hefei Yisiwei Computing Technology Co.,Ltd. Address before: 100176 no.2179, 2 / F, building D, 33, 99 Kechuang 14th Street, Beijing Economic and Technological Development Zone, Beijing (centralized office area) Patentee before: Beijing ESWIN Computing Technology Co.,Ltd. Patentee before: HEFEI YISIWEI INTEGRATED CIRCUIT Co.,Ltd. |
|
| CP01 | Change in the name or title of a patent holder |