CN102479477B - 移位寄存器单元、栅极驱动电路和显示装置 - Google Patents

移位寄存器单元、栅极驱动电路和显示装置 Download PDF

Info

Publication number
CN102479477B
CN102479477B CN201010569110.1A CN201010569110A CN102479477B CN 102479477 B CN102479477 B CN 102479477B CN 201010569110 A CN201010569110 A CN 201010569110A CN 102479477 B CN102479477 B CN 102479477B
Authority
CN
China
Prior art keywords
thin film
film transistor
clock signal
shift register
register unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201010569110.1A
Other languages
English (en)
Other versions
CN102479477A (zh
Inventor
吴仲远
段立业
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201010569110.1A priority Critical patent/CN102479477B/zh
Priority to US13/304,535 priority patent/US8816951B2/en
Priority to KR1020110125109A priority patent/KR101274429B1/ko
Priority to JP2011259008A priority patent/JP2012113812A/ja
Publication of CN102479477A publication Critical patent/CN102479477A/zh
Application granted granted Critical
Publication of CN102479477B publication Critical patent/CN102479477B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Shift Register Type Memory (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Logic Circuits (AREA)

Abstract

本发明公开了一种移位寄存器单元、栅极驱动电路和显示装置。移位寄存器单元包括：输入模块，用于输入第一时钟信号、第二时钟信号、帧起始信号和高电压信号；处理模块，与输入模块相连，包括多个薄膜晶体管，用于根据第一时钟信号、第二时钟信号和帧起始信号生成栅极驱动信号，并控制薄膜晶体管形成的第一节点在移位寄存器单元的求值阶段的电压低于电源信号的低电平，控制薄膜晶体管形成的第二节点复位；输出模块，与处理模块相连，用于将处理模块生成的栅极驱动信号发送出去。本发明降低了瞬态电流，降低了移位寄存器单元的功耗。

Description

移位寄存器单元、栅极驱动电路和显示装置
技术领域
本发明涉及显示驱动技术，尤其涉及一种移位寄存器单元、栅极驱动电路和显示装置。
背景技术
在显示驱动技术中，扫描线(scan line)和数据线(data line)交叉构成有源矩阵(active matrix)。扫描线的驱动电路通常由移位寄存器(shiftregister)来实现，移位寄存器按照类型可以分为动态移位寄存器和静态移位寄存器，动态移位寄存器的结构相对简单，需要较少数量的薄膜晶体管(Thin Film Transistor；以下简称：TFT)器件，但其功耗较大，且工作频率带宽有限；而静态移位寄存器需要较多的TFT器件，但其工作带宽大、功耗较低。在对移位寄存器的性能进行考量时，需要综合考虑其功耗、可靠性和面积等的因素，但随着显示面板尺寸的逐渐增大，功耗和可靠性已成为移位寄存器的重要性能参数指标。
图1A为现有技术一中移位寄存器单元的结构示意图，图1B为现有技术一中移位寄存器单元的工作时序图，如图1A和图1B所示，现有技术一通过连接在输出端和复位驱动管M5的栅极之间的反馈管M4来实现M5的自动关断。具体地，在输出端求值阶段，ck1为高电平，输出为低电平，则M4开启，进而使得M5关断；在输出端复位阶段，ck1为低电平，使得M3打开，进而使得M5导通，对输出端进行充电。图2A为现有技术二中移位寄存器单元的结构示意图，图2B为现有技术二中移位寄存器单元的工作时序图，如图2A和图2B所示，现有技术二采用反相时钟控制，将反馈管M5连接在输出端和VDD之间。在输出端求值阶段，输出变为低电平，M5导通并关断M1，使得输出端维持在低电平；在输出端复位阶段，CLK变为低电平，将M3导通，进而使得M1导通，由VDD对输出端进行充电。
然而，由于输出端连接有负载，其电位变化的速度较慢；对于现有技术一来说，在输出端求值阶段，输出端从高电平变为低电平需要一段时间，且只有输出端电压低于预设的阈值电压时，M4才能被导通，则在M4导通之前，M5仍处于导通状态，进而存在由VDD通过M5、M2到VSS的直流通路；对于现有技术二来说，在输出端复位阶段，输出端从低电平变为高电平需要一段时间，则M5未及时关断，进而存在由VDD通过M5、M3到VSS的直流通路。直流通路的存在导致产生额外的瞬态电流，进而增加了移位寄存器的功耗。
发明内容
本发明提供一种移位寄存器单元、栅极驱动电路和显示装置，以消除直流通路，降低瞬态电流，降低移位寄存器的功耗。
本发明提供一种移位寄存器单元，包括：
输入模块、处理模块和输出模块，其中，
所述输入模块包括：初始信号输入端，用于输入帧起始信号；
第一时钟信号输入端，用于输入第一时钟信号或第二时钟信号；
第二时钟信号输入端，用于输入第二时钟信号或第一时钟信号；
高电压信号输入端，用于输入高电压信号；其中，在一个帧时间间隔内，所述第一时钟信号与所述第二时钟信号的反相信号相同；
所述处理模块包括：
栅极驱动信号生成单元，用于与所述输入模块相连，包括第二薄膜晶体管和第四薄膜晶体管，第二薄膜晶体管为求值薄膜晶体管，其源极与所述输出模块的输出端连接，其漏极与所述第一时钟信号输入端连接，所述求值薄膜晶体管的导通或关断由第一节点驱动，第四薄膜晶体管为复位薄膜晶体管，其源极与所述输出模块的输出端连接，其漏极与所述高电压信号输入端连接，所述复位薄膜晶体管的导通或关断由第二节点驱动，用于根据所述第一时钟信号、所述第二时钟信号和所述帧起始信号生成所述栅极驱动信号；
电压控制单元，用于与所述栅极驱动信号生成单元相连，用于控制第一节点在所述移位寄存器单元的求值阶段的电压低于电源信号的低电平，控制第二节点复位，包括：
第一薄膜晶体管，其栅极与所述第二时钟信号输入端连接，其源极与初始信号输入端连接，其中第二时钟信号输入端用于输入第二时钟信号或第一时钟信号，所述初始信号输入端用于输入帧起始信号；
第三薄膜晶体管，其栅极和源极与所述第二时钟信号输入端连接；
第五薄膜晶体管，其漏极与所述第二时钟信号输入端连接；
其中，所述第一薄膜晶体管的漏极、所述第二薄膜晶体管的栅极、所述第五薄膜晶体管的栅极的汇聚处形成所述第一节点；所述第三薄膜晶体管的漏极、所述第四薄膜晶体管的栅极和所述第五薄膜晶体管的源极的汇聚处形成所述第二节点；
所述输出模块，与所述处理模块相连，用于将所述处理模块生成的所述栅极驱动信号发送出去，所述输出模块中包括输出端，将所述栅极驱动信号输入到相邻的下一个移位寄存器单元的初始信号输入端。
本发明还提供了一种移位寄存器单元，包括：输入模块、处理模块和输出模块；其中，
所述输入模块包括：初始信号输入端，用于输入帧起始信号；
第一时钟信号输入端，用于输入第一时钟信号或第二时钟信号；
第二时钟信号输入端，用于输入第二时钟信号或第一时钟信号；
高电压信号输入端，用于输入高电压信号；其中，在一个帧时间间隔内，所述第一时钟信号与所述第二时钟信号的反相信号相同
所述处理模块包括：
栅极驱动信号生成单元，用于与所述输入模块相连，包括第二薄膜晶体管和第四薄膜晶体管，第二薄膜晶体管为求值薄膜晶体管，其源极与所述输出模块的输出端连接，其漏极与所述第一时钟信号输入端连接，所述求值薄膜晶体管的导通或关断由第一节点驱动，第四薄膜晶体管为复位薄膜晶体管，其源极与所述输出模块的输出端连接，其漏极与所述高电压信号输入端连接，所述复位薄膜晶体管的导通或关断由第二节点驱动，用于根据所述第一时钟信号、所述第二时钟信号和所述帧起始信号生成所述栅极驱动信号；
电压控制单元，用于与所述栅极驱动信号生成单元相连，用于控制第一节点在所述移位寄存器单元的求值阶段的电压低于电源信号的低电平，控制第二节点复位，包括：
第一薄膜晶体管，其栅极与所述第二时钟信号输入端连接，其源极与所述初始信号输入端连接；
第三薄膜晶体管，其栅极和源极与所述第二时钟信号输入端连接；
第五薄膜晶体管，其漏极与所述高电压信号输入端连接；
第六薄膜晶体管，其栅极与所述第一时钟信号输入端连接；
其中，所述第一薄膜晶体管的漏极、所述第二薄膜晶体管的栅极、所述第五薄膜晶体管的栅极的汇聚处形成所述第一节点；所述第三薄膜晶体管的漏极、所述第四薄膜晶体管的栅极和所述第六薄膜晶体管的源极的汇聚处形成所述第二节点；所述第五薄膜晶体管的源极和所述第六薄膜晶体管的漏极的汇聚处形成第三节点；
所述输出模块，与所述处理模块相连，用于将所述处理模块生成的所述栅极驱动信号发送出去，所述输出模块中包括输出端，将所述栅极驱动信号输入到相邻的下一个移位寄存器单元的初始信号输入端。
本发明提供一种栅极驱动电路，包括顺次连接的n个移位寄存器单元，其中n为正整数，所述移位寄存器单元采用上述的移位寄存器单元；
第i个移位寄存器单元的输出模块与第i+1个移位寄存器单元的输入模块连接，以将所述第i个移位寄存器单元输出的栅极驱动信号输入到所述第i+1个移位寄存器单元中，作为所述第i+1个移位寄存器单元的帧起始信号；其中，i∈[1,n)且i为正整数；
一个移位寄存器单元的第一时钟信号输入端输入第一时钟信号，其第二时钟信号输入端输入第二时钟信号，与所述移位寄存器单元相邻的上一个和下一个移位寄存器单元的第一时钟信号输入端均输入第二时钟信号，与所述移位寄存器单元相邻的上一个和下一个移位寄存器单元的第二时钟信号均输入端输入第一时钟信号；
其中，所述n个移位寄存器单元中的第一个移位寄存器单元的输入模块连接外部的帧起始输入信号。
本发明提供一种显示装置，包括上述栅极驱动电路。
本发明提供的移位寄存器单元、栅极驱动电路和显示装置，通过设置输入模块、处理模块和输出模块，在根据时钟信号生成栅极驱动信号的同时，对薄膜晶体管之间形成的第一节点和第二节点进行控制，使得第一节点在所述移位寄存器单元的求值阶段的电压低于电源信号的低电平，进而控制第二节点复位，从而降低瞬态电流，降低移位寄存器单元的功耗。
附图说明
图1A为现有技术一中移位寄存器单元的结构示意图；
图1B为现有技术一中移位寄存器单元的工作时序图；
图2A为现有技术二中移位寄存器单元的结构示意图；
图2B为现有技术二中移位寄存器单元的工作时序图；
图3为本发明提供的移位寄存器单元实施例一的结构示意图；
图4为本发明提供的移位寄存器单元实施例二的结构示意图；
图5为本发明提供的移位寄存器单元实施例三的结构示意图；
图6为本发明提供的移位寄存器单元实施例三的工作时序示意图；
图7为本发明提供的移位寄存器单元实施例四的结构示意图；
图8为本发明提供的移位寄存器单元实施例四的工作时序示意图；
图9为本发明提供的移位寄存器单元实施例四中求值阶段产生的瞬态电流的仿真实验结果示意图；
图10为本发明提供的移位寄存器单元实施例四中复位阶段产生的瞬态电流的仿真实验结果示意图；
图11为本发明提供的栅极驱动电路实施例一的结构示意图；
图12为本发明提供的栅极驱动电路实施例二的结构示意图；
图13为本发明提供的栅极驱动电路实施例二的工作时序示意图。
附图标记：
1-输入模块；               2-处理模块；        3-输出模块；
21-栅极驱动信号生成单元；  22-电压控制单元。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
图3为本发明提供的移位寄存器单元实施例一的结构示意图，如图3所示，本实施例提供了一种移位寄存器单元，可以包括输入模块1、处理模块2和输出模块3。其中，输入模块1用于输入信号，该信号可以包括第一时钟信号、第二时钟信号、帧起始信号和高电压信号；其中，在一个帧时间间隔内，所述第一时钟信号与所述第二时钟信号的反相信号相同。处理模块2与输入模块1相连，包括多个薄膜晶体管，用于根据所述第一时钟信号、所述第二时钟信号和所述帧起始信号生成栅极驱动信号，并控制所述薄膜晶体管形成的第一节点在所述移位寄存器单元的求值阶段的电压低于电源信号的低电平，控制所述薄膜晶体管形成的第二节点复位。输出模块3与处理模块2相连，用于将处理模块2生成的所述栅极驱动信号发送出去。
本实施例提供了一种移位寄存器单元，通过设置输入模块、处理模块和输出模块，在根据时钟信号生成栅极驱动信号的同时，对薄膜晶体管之间形成的第一节点和第二节点进行控制，使得第一节点在所述移位寄存器单元的求值阶段的电压低于电源信号的低电平，进而控制第二节点复位，从而降低瞬态电流，降低移位寄存器单元的功耗。
图4为本发明提供的移位寄存器单元实施例二的结构示意图，如图4所示，本实施例提供了一种移位寄存器单元，其在上述图3所示的基础之上，处理模块2可以具体包括栅极驱动信号生成单元21和电压控制单元22。其中，栅极驱动信号生成单元21用于与输入模块1相连，可以至少包括求值薄膜晶体管和复位薄膜晶体管，所述求值薄膜晶体管的导通或关断由第一节点驱动，所述复位薄膜晶体管的导通或关断由第二节点驱动，用于根据所述第一时钟信号、所述第二时钟信号和所述帧起始信号生成栅极驱动信号。电压控制单元22用于与栅极驱动信号生成单元21相连，用于控制控制所述薄膜晶体管形成的第一节点在所述移位寄存器单元的求值阶段的电压低于电源信号的低电平，控制所述薄膜晶体管形成的第二节点复位。
图5为本发明提供的移位寄存器单元实施例三的结构示意图，如图5所示，本实施例提供的移位寄存器单元在上述实施例二的基础之上，输入模块可以具体包括初始信号输入端(IN)、第一时钟信号输入端(CLKB)、第二时钟信号输入端(CLK)和高电压信号输入端(VDD)。其中，初始信号输入端(IN)用于输入帧起始信号；第一时钟信号输入端(CLKB)用于输入第一时钟信号；第二时钟信号输入端(CLK)用于输入第二时钟信号；高电压信号输入端(VDD)用于输入高电压信号。本实施例中的移位寄存器单元中的输出模块可以具体包括输出端(OUT)，输出端(OUT)用于将栅极驱动信号生成单元生成的所述栅极驱动信号发送出去，并将所述栅极驱动信号输入到相邻的下一个移位寄存器单元的初始信号输入端(IN)。
具体地，本实施例提供的移位寄存器单元中的栅极驱动信号生成单元可以具体包括第二薄膜晶体管M2和第四薄膜晶体管M4。其中，第二薄膜晶体管M2可以具体为本实施例中的求值薄膜晶体管，第二薄膜晶体管M2的源极与输出模块的输出端(OUT)连接，第二薄膜晶体管M2的漏极与第一时钟信号输入端(CLKB)连接。第四薄膜晶体管M4可以具体为本实施例中的复位薄膜晶体管，第四薄膜晶体管M4的源极与输出端(OUT)连接，第四薄膜晶体管M5的漏极与高电压信号输入端(VDD)连接。
如图5所示，本实施例提供的移位寄存器单元中的电压控制单元可以具体包括第一薄膜晶体管M1、第三薄膜晶体管M3和第五薄膜晶体管M5。其中，第一薄膜晶体管M1的栅极与第二时钟信号输入端(CLK)连接，第一薄膜晶体管M1的源极与初始信号输入端(IN)连接。第三薄膜晶体管M3的栅极和源极均与第二时钟信号输入端(CLK)连接。第五薄膜晶体管M5的漏极与第二时钟信号输入端(CLK)连接。
进一步地，如图5所示，在本实施例中，第一薄膜晶体管M1的漏极、第二薄膜晶体管M2的栅极、第五薄膜晶体管M5的栅极的汇聚处形成第一节点N1。第三薄膜晶体管M3的漏极、第四薄膜晶体管M4的栅极和第五薄膜晶体管M5的源极的汇聚处形成第二节点N2。
图6为本发明提供的移位寄存器单元实施例三的工作时序示意图，如图6所示，在本实施例中，移位寄存器单元的输入信号为两个相位相反、占空比为50％的第一时钟信号XCLKB和第二时钟信号XCLK，其分别输入到移位寄存器单元的第一时钟信号输入端(CLKB)和第二时钟信号输入端(CLK)中。本实施例中的相邻两个移位寄存器单元的时钟信号互为反相，即假设一个移位寄存器单元的第一时钟信号输入端(CLKB)输入外部的第一时钟信号XCLKB，其第二时钟信号输入端(CLK)输入外部的第二时钟信号XCLK，则与该移位寄存器单元相邻的上一个移位寄存器单元的第一时钟信号输入端(CLKB)输入外部的第二时钟信号XCLK，其第二时钟信号输入端(CLK)输入外部的第一时钟信号XCLKB，且与该移位寄存器单元相邻的下一个移位寄存器单元的第一时钟信号输入端(CLKB)也输入外部的第二时钟信号XCLK，其第二时钟信号输入端(CLK)也输入外部的第一时钟信号XCLKB。高电平信号VDD则输入到移位寄存器单元的高电压信号输入端(VDD)，帧起始信号STV则输入到第一个移位寄存器单元的初始信号输入端(IN)，其余移位寄存器单元的初始信号输入端(IN)输入的是相邻的上一个移位寄存器单元的输出端(OUT)的输出信号。
进一步地，在本实施例提供的移位寄存器单元还可以包括各薄膜晶体管各自对应的备份薄膜晶体管，即第一薄膜晶体管M1、第二薄膜晶体管M2、第三薄膜晶体管M3、第四薄膜晶体管M4和第五薄膜晶体管M5还分别设置有对应的备份薄膜晶体管，各备份薄膜晶体管的连接方式分别与对应的薄膜晶体管的连接方式相同。即移位寄存器单元中可以设置有与第一薄膜晶体管M1的连接方式相同的对应的备份薄膜晶体管M1’，即M1’的栅极与第二时钟信号输入端连接，M1’的源极与初始信号输入端连接；可以设置有与第二薄膜晶体管M2的连接方式相同的对应的备份薄膜晶体管M2’，即M2’的源极与输出模块的输出端连接，M2’的漏极与第一时钟信号输入端连接；可以设置有与第三薄膜晶体管M3的连接方式相同的对应的备份薄膜晶体管M3’，即M3’的栅极和源极与第二时钟信号输入端连接；可以设置有与第四薄膜晶体管M4的连接方式相同的对应的备份薄膜晶体管M4’，即M4’的源极与输出模块的输出端连接，M4’的漏极与所述高电压信号输入端连接；可以设置有与第五薄膜晶体管M5的连接方式相同的对应的备份薄膜晶体管M5’，即M5’的源极与第二时钟信号输入端连接。
进一步地，本实施例提供的移位寄存器单元还可以包括充电电容C，该充电电容C的一端与第一节点N1相连，另一端与输出端(OUT)连接。当薄膜晶体管M2的尺寸足够大时，由于Cgd可以在一个周期内保持第一节点N1的电压，则本实施例中的充电电容C的功能可以由薄膜晶体管M2本身的寄生电容Cgd来替代，以进一步节省移位寄存器单元的面积。
需要指出的是，本实施例中的第一薄膜晶体管M1、第二薄膜晶体管M2、第三薄膜晶体管M3、第四薄膜晶体管M4、第五薄膜晶体管M5均可以通过低电平导通的P型晶体管或高电平导通的N型晶体管来实现，本实施例中以采用P型晶体管为例进行说明。
继续参照上述图5和图6，本实施例中的移位寄存器单元中的各薄膜晶体管M1-M5均为低电平导通，高电平关断。此处以第一个移位寄存器单元为例进行说明，该移位寄存器单元中的第一时钟信号输入端(CLKB)输入第一时钟信号XCLKB，其第二时钟信号输入端(CLK)输入第一时钟信号XCLKB，其初始信号输入端(IN)输入帧初始信号STV。
在初始状态下，第一时钟信号输入端(CLKB)和第二时钟信号输入端(CLK)输入的信号均为低电平，初始信号输入端(IN)输入的信号为高电平。则在t1阶段，第一薄膜晶体管M1在第二时钟信号输入端(CLK)的低电平驱动下导通，而此时初始信号输入端(IN)为高电平，进而将第一节点N1的电位充为高电平，第一节点N1的高电平驱动第二薄膜晶体管M2和第五薄膜晶体管M5关断，使得第二节点N2浮空。第三薄膜晶体管M3在第一时钟信号输入端(CLKB)的低电平驱动下导通，进而将第二节点N2与第二时钟信号输入端(CLK)连通，使得第二节点N2的电位由浮空状态变为低电平。第四薄膜晶体管M4则在第二节点N2的低电平驱动下导通，则输出端(OUT)被高电压信号输入端(VDD)充为高电平。因此，在t1阶段，晶体管M1、M3、M4处于开启状态，而晶体管M2、M5处于关断状态，内部节点N1为高电平，内部节点N2为低电平，并输出高电平。由于晶体管M2处于关断状态，则消除了从VDD通过M4、M2到CLKB的直流通路。
在t2阶段，第一时钟信号输入端(CLKB)输入的信号为高电平，第二时钟信号输入端(CLK)输入的信号为低电平，初始信号输入端(IN)为高电平。第一薄膜晶体管M1在第二时钟信号输入端(CLK)的低电平驱动下导通，而此时初始信号输入端(IN)为高电平，进而将第一节点N1的电位充为高电平，第一节点N1的高电平驱动第二薄膜晶体管M2和第五薄膜晶体管M5关断。第三薄膜晶体管M3也在第二时钟信号输入端(CLK)的低电平驱动下导通，进而将第二节点N2与第二时钟信号信号输入端(CLK)连通，使得第二节点N2的电位为低电平，进而驱动第四薄膜晶体管M4导通，则输出端(OUT)被高电压信号输入端(VDD)充为高电平。因此，在t2阶段，晶体管M1、M3、M4处于开启状态，而晶体管M2、M5处于关断状态，内部节点N1为高电平，内部节点N2为低电平，并输出高电平。由于CLKB为高电平，且晶体管M2处于关断状态，则消除了从VDD通过M4、M2到CLKB的直流通路。
在t3阶段，第一时钟信号输入端(CLKB)输入的信号为低电平，第二时钟信号输入端(CLK)输入的信号为高电平，初始信号输入端(IN)为高电平。第二时钟信号输入端(CLK)的高电平驱动第一薄膜晶体管M1和第三薄膜晶体管M3关断，则第一节点N1仍维持高电平，第二节点N2仍维持低电平，第一节点N1的高电平驱动第二薄膜晶体管M2和第五薄膜晶体管M5关断。第二节点N2的低电平驱动第四薄膜晶体管M4导通，则输出端(OUT)维持高电平输出。因此，在t3阶段，晶体管M4处于开启状态，而晶体管M1、M2、M3、M5处于关断状态，内部节点N1为高电平，内部节点N2为低电平，并输出高电平。由于晶体管M2处于关断状态，则消除了从VDD通过M4、M2到CLKB的直流通路。
在t4阶段，第一时钟信号输入端(CLKB)输入的信号为高电平，第二时钟信号输入端(CLK)输入的信号为低电平，初始信号输入端(IN)为低电平，此时间段为移位寄存器单元的预冲阶段。第二时钟信号输入端(CLK)的低电平驱动第一薄膜晶体管M1和第三薄膜晶体管M3导通，则在初始信号输入端(IN)的低电平的作用下传输低电平到第一节点N1，进而对充电电容C进行充电，并驱动第二薄膜晶体管M2导通，进而传输高电平到输出端(OUT)。同时，第一节点N1的低电平又驱动第五薄膜晶体管M5导通，使得第二节点N2与第二时钟信号输入端(CLK)连通，进而第二节点N2在第二时钟信号输入端(CLK)的低电平作用下维持低电平。第二节点N2的低电平驱动第四薄膜晶体管M4导通，则进一步传输高电平到输出端(OUT)。因此，在t4阶段，晶体管M1、M2、M3、M4、M5全部处于开启状态，内部节点N1和N2均为低电平，并输出高电平。由于CLKB为高电平，也消除了从VDD通过M2、M4到CLKB的直流通路。
在t5阶段，第一时钟信号输入端(CLKB)输入的信号为低电平，第二时钟信号输入端(CLK)输入的信号为高电平，初始信号输入端(IN)为高电平，此时间段为移位寄存器单元的求值阶段。第二时钟信号输入端(CLK)的高电平驱动第一薄膜晶体管M1和第三薄膜晶体管M3关断，则第一节点N1浮空，在预冲阶段充电电容C两端的电压差使得第一节点N1电压下降，消除N1的浮空状态，从而使得第二薄膜晶体管M2和第五薄膜晶体管M5导通。而由于电容自举的效应，使得N1点下降后的电压低于电源电压的低电平，即低于CLK的低电平，约为VSS-VDD。第五薄膜晶体管M5导通后，其寄生电容的电压值为VSS-2VDD，产生较大的开态电流，加速了第二节点N2升为高电平。第二节点N2的高电平又驱动第四薄膜晶体管M4关断，使得第一时钟信号输入端(CLKB)的低电平迅速传输到输出端(OUT)。因此，在t5阶段，晶体管M2、M5处于开启状态，而晶体管M1、M3、M4处于关断状态，内部节点N1为低电平，内部节点N2为高电平，并输出低电平。由于晶体管M4处于关断状态，也消除了从VDD通过M2、M4到CLKB的直流通路。
在t6阶段，第一时钟信号输入端(CLKB)输入的信号为高电平，第二时钟信号输入端(CLK)输入的信号为低电平，初始信号输入端(IN)为高电平，此时间段为移位寄存器单元的复位阶段。第二时钟信号输入端(CLK)的低电平驱动第一薄膜晶体管M1和第三薄膜晶体管M3导通，则在初始信号输入端(IN)的高电平的作用下传输高电平到第一节点N1，并驱动第二薄膜晶体管M2和第五薄膜晶体管M5关断。第三薄膜晶体管M3导通后，第二节点N2在第二时钟信号输入端(CLK)的低电平作用下维持低电平。第二节点N2的低电平驱动第四薄膜晶体管M4导通，进而传输高电平到输出端(OUT)。因此，在t6阶段，晶体管M1、M3、M4处于开启状态，而晶体管M2、M5处于关断状态，内部节点N1为高电平，内部节点N2为低电平，并输出高电平。由于晶体管M2处于关断状态，也消除了从VDD通过M2、M4到CLKB的直流通路。
图7为本发明提供的移位寄存器单元实施例四的结构示意图，如图7所示，本实施例提供的移位寄存器单元在上述实施例二的基础之上，输入模块、输出模块和栅极驱动信号生成单元可以与上述实施例三中类似，此处不再赘述。
如图7所示，本实施例提供的移位寄存器单元中的电压控制单元可以具体包括第一薄膜晶体管M1、第三薄膜晶体管M3、第五薄膜晶体管M5和第六薄膜晶体管M6。其中，第一薄膜晶体管M1的栅极与第二时钟信号输入端(CLK)连接，第一薄膜晶体管M1的源极与初始信号输入端(IN)连接。第三薄膜晶体管M3的栅极和源极均与第二时钟信号输入端(CLK)连接。第五薄膜晶体管M5的漏极与高电压信号输入端(VDD)连接。第六薄膜晶体管M5的栅极与第一时钟信号输入端(CLKB)连接。
进一步地，如图7所示，在本实施例中，第一薄膜晶体管M1的漏极、第二薄膜晶体管M2的栅极、第五薄膜晶体管M5的栅极的汇聚处形成第一节点N1。第三薄膜晶体管M3的漏极、第四薄膜晶体管M4的栅极和第六薄膜晶体管M6的源极的汇聚处形成第二节点N2。第五薄膜晶体管M5的源极和第六薄膜晶体管M6的漏极的汇聚处形成第三节点N3。
图8为本发明提供的移位寄存器单元实施例四的工作时序示意图，如图8所示，在本实施例中，移位寄存器单元的输入信号为两个相位相反、占空比为50％的第一时钟信号XCLKB和第二时钟信号XCLK，其分别输入到移位寄存器单元的第一时钟信号输入端(CLKB)和第二时钟信号输入端(CLK)中。本实施例中的相邻两个移位寄存器单元的时钟信号互为反相，即假设一个移位寄存器单元的第一时钟信号输入端(CLKB)输入外部的第一时钟信号XCLKB，其第二时钟信号输入端(CLK)输入外部的第二时钟信号XCLK，则与该移位寄存器单元相邻的上一个移位寄存器单元的第一时钟信号输入端(CLKB)输入外部的第二时钟信号XCLK，其第二时钟信号输入端(CLK)输入外部的第一时钟信号XCLKB，且与该移位寄存器单元相邻的下一个移位寄存器单元的第一时钟信号输入端(CLKB)也输入外部的第二时钟信号XCLK，其第二时钟信号输入端(CLK)也输入外部的第一时钟信号XCLKB。高电平信号VDD则输入到移位寄存器单元的高电压信号输入端(VDD)，帧起始信号STV则输入到第一个移位寄存器单元的初始信号输入端(IN)，其余移位寄存器单元的初始信号输入端(IN)输入的是相邻的上一个移位寄存器单元的输出端(OUT)的输出信号。
进一步地，在本实施例提供的移位寄存器单元还可以包括各薄膜晶体管各自对应的备份薄膜晶体管，即第一薄膜晶体管M1、第二薄膜晶体管M2、第三薄膜晶体管M3、第四薄膜晶体管M4、第五薄膜晶体管M5和第六薄膜晶体管M6还分别设置有对应的备份薄膜晶体管，各备份薄膜晶体管的连接方式分别与对应的薄膜晶体管的连接方式相同。即移位寄存器单元中可以设置有与第一薄膜晶体管M1的连接方式相同的对应的备份薄膜晶体管M1’，即M1’的栅极与第二时钟信号输入端连接，M1’的源极与初始信号输入端连接；可以设置有与第二薄膜晶体管M2的连接方式相同的对应的备份薄膜晶体管M2’，即M2’的源极与输出模块的输出端连接，M2’的漏极与第一时钟信号输入端连接；可以设置有与第三薄膜晶体管M3的连接方式相同的对应的备份薄膜晶体管M3’，即M3’的栅极和源极与第二时钟信号输入端连接；可以设置有与第四薄膜晶体管M4的连接方式相同的对应的备份薄膜晶体管M4’，即M4’的源极与输出模块的输出端连接，M4’的漏极与所述高电压信号输入端连接；可以设置有与第五薄膜晶体管M5的连接方式相同的对应的备份薄膜晶体管M5’，即M5’的漏极与高电压信号输入端连接；可以设置有与第六薄膜晶体管M6的连接方式相同的对应的备份薄膜晶体管M6’，即M6’的栅极与第一时钟信号输入端连接。
进一步地，本实施例提供的移位寄存器单元还可以包括充电电容C，该充电电容C的一端与第一节点N1相连，另一端与输出端(OUT)连接。当薄膜晶体管M2的尺寸足够大时，由于Cgd可以在一个周期内保持第一节点N1的电压，则本实施例中的充电电容C的功能可以由薄膜晶体管M2本身的寄生电容Cgd来替代，以进一步节省移位寄存器单元的面积。
需要指出的是，本实施例中的第一薄膜晶体管M1、第二薄膜晶体管M2、第三薄膜晶体管M3、第四薄膜晶体管M4、第五薄膜晶体管M5、第六薄膜晶体管M6均可以通过低电平导通的P型晶体管或高电平导通的N型晶体管来实现，本实施例中以采用P型晶体管为例进行说明。
继续参照上述图7和图8，本实施例中的移位寄存器单元中的各薄膜晶体管M1-M6均为低电平导通，高电平关断。此处以第一个移位寄存器单元为例进行说明，该移位寄存器单元中的第一时钟信号输入端(CLKB)输入第一时钟信号XCLKB，其第二时钟信号输入端(CLK)输入第一时钟信号XCLK，其初始信号输入端(IN)输入帧初始信号STV。
在初始状态下，第一时钟信号输入端(CLKB)和第二时钟信号输入端(CLK)输入的信号均为低电平，初始信号输入端(IN)输入的信号为高电平。则在t1阶段，晶体管M1、M3、M4、M6处于开启状态，而晶体管M2、M5处于关断状态，内部节点N1为高电平，内部节点N2和N3为低电平，并输出高电平。由于晶体管M2处于关断状态，则消除了从VDD通过M4、M2到CLKB的直流通路。由于晶体管M5处于关断状态，则消除了从VDD通过M5、M6、M3到CLK的直流通路。
在t2阶段，第一时钟信号输入端(CLKB)输入的信号为高电平，第二时钟信号输入端(CLK)输入的信号为低电平，初始信号输入端(IN)为高电平。因此，在t2阶段，晶体管M1、M3、M4处于开启状态，而晶体管M2、M5、M6处于关断状态，内部节点N1为高电平，内部节点N2和N3为低电平，并输出高电平。由于CLKB为高电平，且晶体管M2处于关断状态，则消除了从VDD通过M4、M2到CLKB的直流通路。由于晶体管M5、M6处于关断状态，则消除了从VDD通过M5、M6、M3到CLK的直流通路。
在t3阶段，第一时钟信号输入端(CLKB)输入的信号为低电平，第二时钟信号输入端(CLK)输入的信号为高电平，初始信号输入端(IN)为高电平。因此，在t3阶段，晶体管M4、M6处于开启状态，而晶体管M1、M2、M3、M5处于关断状态，内部节点N1为高电平，内部节点N2和N3为低电平，并输出高电平。由于晶体管M2处于关断状态，则消除了从VDD通过M4、M2到CLKB的直流通路。由于CLK为高电平，且晶体管M3、M5处于关断状态，则消除了从VDD通过M5、M6、M3到CLK的直流通路。
在t4阶段，第一时钟信号输入端(CLKB)输入的信号为高电平，第二时钟信号输入端(CLK)输入的信号为低电平，初始信号输入端(IN)为低电平，此时间段为移位寄存器单元的预冲阶段。第二时钟信号输入端(CLK)的低电平驱动第一薄膜晶体管M1和第三薄膜晶体管M3导通，则在初始信号输入端(IN)的低电平的作用下传输低电平到第一节点N1，进而对充电电容C进行充电。此时第二薄膜晶体管M2也被导通，进而传输高电平到输出端(OUT)。同时，第一节点N1的低电平又驱动第五薄膜晶体管M5导通，使得第三节点N3与第二时钟信号输入端(CLK)连通，进而第二节点N3在高电平信号输入端(VDD)的高电平作用下变为高电平。第六薄膜晶体管M6在第一时钟信号输入端(CLKB)的高电平驱动下关断。第三薄膜晶体管M3的导通拉低第二节点N2的电压，进而驱动第四薄膜晶体管M4导通，则进一步传输高电平到输出端(OUT)。因此，在t4阶段，晶体管M1、M2、M3、M4、M5全部处于开启状态，晶体管M6处于关断状态，内部节点N1和N2均为低电平，N3为高电平，并输出高电平。由于CLKB为高电平，也消除了从VDD通过M2、M4到CLKB的直流通路。由于晶体管M6处于关断状态，则消除了从VDD通过M5、M6、M3到CLK的直流通路。
在t5阶段，第一时钟信号输入端(CLKB)输入的信号为低电平，第二时钟信号输入端(CLK)输入的信号为高电平，初始信号输入端(IN)为高电平，此时间段为移位寄存器单元的求值阶段。第二时钟信号输入端(CLK)的高电平驱动第一薄膜晶体管M1和第三薄膜晶体管M3关断，则第一节点N1浮空，在预冲阶段充电电容C两端的电压差使得第一节点N1电压下降，消除N1的浮空状态，从而使得第二薄膜晶体管M2和第五薄膜晶体管M5导通。而由于电容自举的效应，使得N1点下降后的电压低于电源电压的低电平，即低于CLK的低电平，约为VSS-VDD。第一时钟信号输入端(CLKB)的低电平驱动第六薄膜晶体管M6导通。第五薄膜晶体管M5导通后，其寄生电容的电压值为VSS-2VDD，产生较大的开态电流，加速了第二节点N2升为高电平。第二节点N2的高电平又驱动第四薄膜晶体管M4关断，使得第一时钟信号输入端(CLKB)的低电平迅速传输到输出端(OUT)。因此，在t5阶段，晶体管M2、M5、M6处于开启状态，而晶体管M1、M3、M4处于关断状态，内部节点N1为低电平，内部节点N2和N3为高电平，并输出低电平。由于晶体管M4处于关断状态，也消除了从VDD通过M2、M4到CLKB的直流通路。由于CLK为高电平，晶体管M3处于关断状态，则消除了从VDD通过M5、M6、M3到CLK的直流通路。
在t6阶段，第一时钟信号输入端(CLKB)输入的信号为高电平，第二时钟信号输入端(CLK)输入的信号为低电平，初始信号输入端(IN)为高电平，此时间段为移位寄存器单元的复位阶段。第二时钟信号输入端(CLK)的低电平驱动第一薄膜晶体管M1和第三薄膜晶体管M3导通，则在初始信号输入端(IN)的高电平的作用下传输高电平到第一节点N1，并驱动第二薄膜晶体管M2和第五薄膜晶体管M5关断。第一时钟信号输入端(CLKB)的高电平驱动第六薄膜晶体管M6关断。第三薄膜晶体管M3导通后，第二节点N2在第二时钟信号输入端(CLK)的低电平作用下维持低电平。第二节点N2的低电平驱动第四薄膜晶体管M4导通，进而传输高电平到输出端(OUT)。因此，在t6阶段，晶体管M1、M3、M4处于开启状态，而晶体管M2、M5、M6处于关断状态，内部节点N1为高电平，内部节点N2为低电平，并输出高电平。由于CLKB为高电平，晶体管M2处于关断状态，也消除了从VDD通过M2、M4到CLKB的直流通路。由于晶体管M5、M6处于关断状态，则消除了从VDD通过M5、M6、M3到CLK的直流通路。
如图9和图10所示分别为本实施例提供的移位寄存器单元实施例四中求值阶段和复位阶段产生的瞬态电流的仿真实验结果示意图，其中，虚线表示采用现有技术中的移位寄存器单元的结构而产生的瞬态电流情况，实线表示采用本实施例中的移位寄存器单元的结构而产生的瞬态电流情况，可以看出，本实施例提供的移位寄存器单元在求值阶段和复位阶段所产生的瞬态电流均大大低于现有技术。经过仿真实验结果的比较，驱动一个240RGBX320的有源OLED像素矩阵，采用本实施例的移位寄存器单元的结构所消耗的平均电流约为25.2uA/帧，而采用现有技术中的移位寄存器单元的结构消耗的平均电流约为33.5uA/帧。二者相比，本发明可以节省25％的平均功耗。
本实施例通过改变移位寄存器单元中的结构，通过控制驱动第二薄膜晶体管M2的第一节点N1和驱动第四薄膜晶体管M4的第二节点N2，使得第一节点N1在移位寄存器单元的求值阶段产生的电压低于电源电压的低电平，进而驱动第五薄膜晶体管M5导通，从而控制第二节点N2的电位升高，以及时关断第四薄膜晶体管M4；从而使得内部节点的电压能够快速复位，及时将直流通路的瞬态电流切断，避免了现有技术中将输出端的电压变化来作为反馈原因所导致的瞬态电流的产生。同时，本实施例在上述实施例三的基础之上将M5的源端由CLK改为VDD，同时增加了M6，M6的主要作用在于阻断从VDD通过M5和M3的瞬态导通漏电流，使得移位寄存器单元的功耗得到进一步的降低。
图11为本发明提供的栅极驱动电路实施例一的结构示意图，如图11所示，本实施例提供了一种栅极驱动电路，可以包括顺次连接的n个移位寄存器单元，其中n为正整数，本实施例中的每个移位寄存器单元可以采用上述图3、图4、图5或图7所示的实施例中所述的任一移位寄存器单元。其中，第i个移位寄存器单元SRi的输出模块3与第i+1个移位寄存器单元的输入模块1连接，以将所述第i个移位寄存器单元输出的栅极驱动信号输入到所述第i+1个移位寄存器单元中，作为所述第i+1个移位寄存器单元的帧起始信号；其中，i∈[1,n)且i为正整数。且其中一个移位寄存器单元的第一时钟信号输入端输入第一时钟信号，其第二时钟信号输入端输入第二时钟信号，与所述移位寄存器单元相邻的上一个和下一个移位寄存器单元的第一时钟信号输入端均输入第二时钟信号，与所述移位寄存器单元相邻的上一个和下一个移位寄存器单元的第二时钟信号均输入端输入第一时钟信号。其中，n个移位寄存器单元中的第一个移位寄存器单元的输入模块连接外部的帧起始输入信号。
图12为本发明提供的栅极驱动电路实施例二的结构示意图，如图12所示，本实施例提供了一种具体的栅极驱动电路，本实施例提供的栅极驱动电路也可以包括顺次连接的n个移位寄存器单元，其中n为正整数，本实施例中的每个移位寄存器单元可以采用上述图3、图4、图5或图7所示的实施例中所述的任一移位寄存器单元。其中，每个移位寄存器单元的高电压信号输入端(VDD)均连接外部提供的高电压信号VDD，每个移位寄存器单元的低电压信号输入端(VSS)均连接外部提供的低电压信号VSS。
第1个移位寄存器单元SR1的第一时钟信号输入端(CLKB)连接外部提供的第一时钟信号XCLKB，第1个移位寄存器单元SR1的第二时钟信号输入端(CLK)连接外部提供的第二时钟信号XCLK；则第2个移位寄存器单元SR2的第一时钟信号输入端(CLKB)连接外部提供的第二时钟信号XCLK，第2个移位寄存器单元SR2的第二时钟信号输入端(CLK)连接外部提供的第一时钟信号XCLKB；第3个移位寄存器单元SR3的第一时钟信号输入端(CLKB)连接外部提供的第一时钟信号XCLKB，第3个移位寄存器单元SR3的第二时钟信号输入端(CLK)连接外部提供的第二时钟信号XCLK。依次类推，当j为奇数时，第j个移位寄存器单元SRj的第一时钟信号输入端(CLKB)连接外部提供的第一时钟信号XCLKB，第j个移位寄存器单元SRj的第二时钟信号输入端(CLK)连接外部提供的第二时钟信号XCLK。当j为偶数时，第j个移位寄存器单元SRj的第一时钟信号输入端(CLKB)连接外部提供的第二时钟信号XCLK，第j个移位寄存器单元SRj的第二时钟信号输入端(CLK)连接外部提供的第一时钟信号XCLKB。当然，如果第一个移位寄存器单元SR1的第一时钟信号输入端(CLKB)连接外部提供的第二时钟信号XCLK，第一个移位寄存器单元SR1的第二时钟信号输入端(CLK)连接外部提供的第一时钟信号XCLKB，则后续其他移位寄存器单元的输入端(CLKB)和(CLK)的连接方式与上述所述相反。
第1个移位寄存器单元的初始信号输入端(IN)连接外部提供的帧起始输入信号STV。而第1个移位寄存器单元的输出模块的输出端(OUT)与第2个移位寄存器单元的输入模块中的初始信号输入端(IN)连接，以将第1个移位寄存器单元输出的栅极驱动信号输入到第2个移位寄存器单元中，作为第2个移位寄存器单元的帧起始信号。而第2个移位寄存器单元的输出模块的输出端(OUT)与第3个移位寄存器单元的输入模块中的初始信号输入端(IN)连接，以将第2个移位寄存器单元输出的栅极驱动信号输入到第3个移位寄存器单元中，作为第3个移位寄存器单元的帧起始信号。以此类推，第i个移位寄存器单元的输出模块与第i+1个移位寄存器单元的输入模块连接，以将所述第i个移位寄存器单元输出的栅极驱动信号输入到所述第i+1个移位寄存器单元中，作为所述第i+1个移位寄存器单元的帧起始信号；其中，i∈[1,n)且i为正整数。第n-1个移位寄存器单元的输出模块的输出端(OUT)与第n个移位寄存器单元的输入模块中的初始信号输入端(IN)连接，以将第n-1个移位寄存器单元输出的栅极驱动信号输入到第n个移位寄存器单元中，作为第n个移位寄存器单元的帧起始信号。
图13为本发明提供的栅极驱动电路实施例二的工作时序示意图，如图13所示，本实施例提供的栅极驱动电路中各移位寄存器单元的工作过程与上述图5或图7所示的移位寄存器单元的工作过程类似，此处不再赘述。
本实施例还提供了一种显示装置，可以包括上述图11或图12所示的栅极驱动电路。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (10)

1.一种移位寄存器单元，其特征在于，包括：
输入模块、处理模块和输出模块，其中，
所述输入模块包括：初始信号输入端，用于输入帧起始信号；
第一时钟信号输入端，用于输入第一时钟信号或第二时钟信号；
第二时钟信号输入端，用于输入第二时钟信号或第一时钟信号；
高电压信号输入端，用于输入高电压信号；其中，在一个帧时间间隔内，所述第一时钟信号与所述第二时钟信号的反相信号相同；
所述处理模块包括：
栅极驱动信号生成单元，用于与所述输入模块相连，包括第二薄膜晶体管和第四薄膜晶体管，第二薄膜晶体管为求值薄膜晶体管，其源极与所述输出模块的输出端连接，其漏极与所述第一时钟信号输入端连接，所述求值薄膜晶体管的导通或关断由第一节点驱动，第四薄膜晶体管为复位薄膜晶体管，其源极与所述输出模块的输出端连接，其漏极与所述高电压信号输入端连接，所述复位薄膜晶体管的导通或关断由第二节点驱动，用于根据所述第一时钟信号、所述第二时钟信号和所述帧起始信号生成所述栅极驱动信号；
电压控制单元，用于与所述栅极驱动信号生成单元相连，用于控制第一节点在所述移位寄存器单元的求值阶段的电压低于电源信号的低电平，控制第二节点复位，包括：
第一薄膜晶体管，其栅极与所述第二时钟信号输入端连接，其源极与初始信号输入端连接，其中第二时钟信号输入端用于输入第二时钟信号或第一时钟信号，所述初始信号输入端用于输入帧起始信号；
第三薄膜晶体管，其栅极和源极与所述第二时钟信号输入端连接；
第五薄膜晶体管，其漏极与所述第二时钟信号输入端连接；
其中，所述第一薄膜晶体管的漏极、所述第二薄膜晶体管的栅极、所述第五薄膜晶体管的栅极的汇聚处形成所述第一节点；所述第三薄膜晶体管的漏极、所述第四薄膜晶体管的栅极和所述第五薄膜晶体管的源极的汇聚处形成所述第二节点；
所述输出模块，与所述处理模块相连，用于将所述处理模块生成的所述栅极驱动信号发送出去，所述输出模块中包括输出端，将所述栅极驱动信号输入到相邻的下一个移位寄存器单元的初始信号输入端。
2.根据权利要求1所述的移位寄存器单元，其特征在于，所述第一薄膜晶体管、所述第二薄膜晶体管、所述第三薄膜晶体管、所述第四薄膜晶体管和所述第五薄膜晶体管还分别设置有对应的备份薄膜晶体管，各所述备份薄膜晶体管的连接方式分别与对应的薄膜晶体管的连接方式相同。
3.根据权利要求1或2所述的移位寄存器单元，其特征在于，所述第一薄膜晶体管、所述第二薄膜晶体管、所述第三薄膜晶体管、所述第四薄膜晶体管、所述第五薄膜晶体管均为P型晶体管或N型晶体管。
4.根据权利要求1所述的移位寄存器单元，其特征在于，还包括充电电容，所述充电电容的一端与所述第一节点相连，另一端与所述输出端连接。
5.一种移位寄存器单元，其特征在于，包括：
输入模块、处理模块和输出模块；其中，
所述输入模块包括：初始信号输入端，用于输入帧起始信号；
第一时钟信号输入端，用于输入第一时钟信号或第二时钟信号；
第二时钟信号输入端，用于输入第二时钟信号或第一时钟信号；
高电压信号输入端，用于输入高电压信号；其中，在一个帧时间间隔内，所述第一时钟信号与所述第二时钟信号的反相信号相同；
所述处理模块包括：
栅极驱动信号生成单元，用于与所述输入模块相连，包括第二薄膜晶体管和第四薄膜晶体管，第二薄膜晶体管为求值薄膜晶体管，其源极与所述输出模块的输出端连接，其漏极与所述第一时钟信号输入端连接，所述求值薄膜晶体管的导通或关断由第一节点驱动，第四薄膜晶体管为复位薄膜晶体管，其源极与所述输出模块的输出端连接，其漏极与所述高电压信号输入端连接，所述复位薄膜晶体管的导通或关断由第二节点驱动，用于根据所述第一时钟信号、所述第二时钟信号和所述帧起始信号生成所述栅极驱动信号；
电压控制单元，用于与所述栅极驱动信号生成单元相连，用于控制第一节点在所述移位寄存器单元的求值阶段的电压低于电源信号的低电平，控制第二节点复位，包括：
第一薄膜晶体管，其栅极与所述第二时钟信号输入端连接，其源极与所述初始信号输入端连接；
第三薄膜晶体管，其栅极和源极与所述第二时钟信号输入端连接；
第五薄膜晶体管，其漏极与所述高电压信号输入端连接；
第六薄膜晶体管，其栅极与所述第一时钟信号输入端连接；
其中，所述第一薄膜晶体管的漏极、所述第二薄膜晶体管的栅极、所述第五薄膜晶体管的栅极的汇聚处形成所述第一节点；所述第三薄膜晶体管的漏极、所述第四薄膜晶体管的栅极和所述第六薄膜晶体管的源极的汇聚处形成所述第二节点；所述第五薄膜晶体管的源极和所述第六薄膜晶体管的漏极的汇聚处形成第三节点；
所述输出模块，与所述处理模块相连，用于将所述处理模块生成的所述栅极驱动信号发送出去，所述输出模块中包括输出端，将所述栅极驱动信号输入到相邻的下一个移位寄存器单元的初始信号输入端。
6.根据权利要求5所述的移位寄存器单元，其特征在于，所述第一薄膜晶体管、所述第二薄膜晶体管、所述第三薄膜晶体管、所述第四薄膜晶体管、所述第五薄膜晶体管和所述第六薄膜晶体管还分别设置有对应的备份薄膜晶体管，各所述备份薄膜晶体管的连接方式分别与对应的薄膜晶体管的连接方式相同。
7.根据权利要求5或6所述的移位寄存器单元，其特征在于，所述第一薄膜晶体管、所述第二薄膜晶体管、所述第三薄膜晶体管、所述第四薄膜晶体管、所述第五薄膜晶体管、所述第六薄膜晶体管均为P型晶体管或N型晶体管。
8.根据权利要求5所述的移位寄存器单元，其特征在于，还包括充电电容，所述充电电容的一端与所述第一节点相连，另一端与所述输出端连接。
9.一种栅极驱动电路，其特征在于，包括顺次连接的n个移位寄存器单元，其中n为正整数，所述移位寄存器单元采用上述权利要求1-8中任一项所述的移位寄存器单元；
第i个移位寄存器单元的输出模块与第i+1个移位寄存器单元的输入模块连接，以将所述第i个移位寄存器单元输出的栅极驱动信号输入到所述第i+1个移位寄存器单元中，作为所述第i+1个移位寄存器单元的帧起始信号；其中，i∈[1,n)且i为正整数；
一个移位寄存器单元的第一时钟信号输入端输入第一时钟信号，其第二时钟信号输入端输入第二时钟信号，与所述移位寄存器单元相邻的上一个和下一个移位寄存器单元的第一时钟信号输入端均输入第二时钟信号，与所述移位寄存器单元相邻的上一个和下一个移位寄存器单元的第二时钟信号均输入端输入第一时钟信号；
其中，所述n个移位寄存器单元中的第一个移位寄存器单元的输入模块连接外部的帧起始输入信号。
10.一种显示装置，其特征在于，包括上述权利要求9所述的栅极驱动电路。
CN201010569110.1A 2010-11-26 2010-11-26 移位寄存器单元、栅极驱动电路和显示装置 Active CN102479477B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201010569110.1A CN102479477B (zh) 2010-11-26 2010-11-26 移位寄存器单元、栅极驱动电路和显示装置
US13/304,535 US8816951B2 (en) 2010-11-26 2011-11-25 Shift register unit, gate drive circuit, and display apparatus
KR1020110125109A KR101274429B1 (ko) 2010-11-26 2011-11-28 쉬프트 레지스터 유닛, 게이트 구동회로 및 표시장치
JP2011259008A JP2012113812A (ja) 2010-11-26 2011-11-28 シフト・レジスタユニット、ゲート駆動回路及び表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010569110.1A CN102479477B (zh) 2010-11-26 2010-11-26 移位寄存器单元、栅极驱动电路和显示装置

Publications (2)

Publication Number Publication Date
CN102479477A CN102479477A (zh) 2012-05-30
CN102479477B true CN102479477B (zh) 2015-03-04

Family

ID=46092098

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010569110.1A Active CN102479477B (zh) 2010-11-26 2010-11-26 移位寄存器单元、栅极驱动电路和显示装置

Country Status (4)

Country Link
US (1) US8816951B2 (zh)
JP (1) JP2012113812A (zh)
KR (1) KR101274429B1 (zh)
CN (1) CN102479477B (zh)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8054935B2 (en) * 2009-11-13 2011-11-08 Au Optronics Corporation Shift register with low power consumption
CN102479476B (zh) * 2010-11-26 2014-07-16 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路和显示装置
CN102479477B (zh) 2010-11-26 2015-03-04 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路和显示装置
CN102682692B (zh) * 2012-05-21 2014-11-05 京东方科技集团股份有限公司 移位寄存器、驱动装置及显示器
CN103295641B (zh) * 2012-06-29 2016-02-10 上海天马微电子有限公司 移位寄存器及其驱动方法
CN102956213B (zh) * 2012-10-16 2015-01-07 北京京东方光电科技有限公司 一种移位寄存器单元及阵列基板栅极驱动装置
TWI488187B (zh) * 2012-11-30 2015-06-11 Au Optronics Corp 移位暫存器和顯示裝置
CN103021358B (zh) 2012-12-07 2015-02-11 京东方科技集团股份有限公司 一种移位寄存器单元、栅极驱动电路及显示器件
CN103000155B (zh) * 2012-12-11 2014-10-08 京东方科技集团股份有限公司 移位寄存器单元、阵列基板栅极驱动装置及显示设备
CN103198866B (zh) * 2013-03-06 2015-08-05 京东方科技集团股份有限公司 移位寄存器、栅极驱动电路、阵列基板以及显示装置
CN103280200B (zh) * 2013-04-22 2015-01-21 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路与显示器件
US20160240159A1 (en) * 2013-10-08 2016-08-18 Sharp Kabushiki Kaisha Shift register and display device
CN103985366B (zh) * 2014-05-04 2016-03-30 合肥京东方光电科技有限公司 栅极驱动电路、阵列基板及显示装置
US9600999B2 (en) 2014-05-21 2017-03-21 Universal City Studios Llc Amusement park element tracking system
CN104318888B (zh) * 2014-11-06 2017-09-15 京东方科技集团股份有限公司 阵列基板栅极驱动单元、方法、电路和显示装置
CN104361860B (zh) * 2014-11-19 2017-02-22 京东方科技集团股份有限公司 一种移位寄存器、栅极驱动电路以及显示装置
CN104835442B (zh) * 2015-05-28 2017-09-26 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路和显示装置
CN104952396B (zh) * 2015-06-30 2017-10-31 上海天马有机发光显示技术有限公司 一种移位寄存器及其驱动方法
CN105161063B (zh) * 2015-09-14 2018-05-11 深圳市华星光电技术有限公司 一种液晶显示装置的栅极驱动电路
CN105185333B (zh) 2015-09-14 2018-05-11 深圳市华星光电技术有限公司 一种液晶显示装置的栅极驱动电路
CN105185320B (zh) * 2015-10-23 2017-12-08 京东方科技集团股份有限公司 一种goa单元、goa电路、显示驱动电路和显示装置
CN105243984B (zh) * 2015-11-25 2018-03-27 上海天马有机发光显示技术有限公司 移位寄存单元、移位寄存器及移位寄存器的驱动方法
CN105957556A (zh) * 2016-05-11 2016-09-21 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路及其驱动方法、显示装置
KR102588078B1 (ko) * 2016-11-21 2023-10-13 엘지디스플레이 주식회사 표시장치
CN107180618B (zh) * 2017-06-30 2019-06-11 深圳市华星光电技术有限公司 基于goa电路的hva接线方法
CN118711485A (zh) * 2023-03-27 2024-09-27 上海和辉光电股份有限公司 一种移位寄存器单元、栅极驱动电路及显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1901017A (zh) * 2005-07-22 2007-01-24 三星Sdi株式会社 有机发光显示装置和产生驱动该装置的扫描信号的方法
CN1921016A (zh) * 2005-08-22 2007-02-28 三星Sdi株式会社 移位寄存器电路
CN101604551A (zh) * 2008-06-10 2009-12-16 北京京东方光电科技有限公司 移位寄存器及其栅线驱动装置
CN101783124A (zh) * 2010-02-08 2010-07-21 北京大学深圳研究生院 栅极驱动电路单元、栅极驱动电路及显示装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003107314A2 (en) 2002-06-01 2003-12-24 Samsung Electronics Co., Ltd. Method of driving a shift register, a shift register, a liquid crystal display device having the shift register
US7319452B2 (en) * 2003-03-25 2008-01-15 Samsung Electronics Co., Ltd. Shift register and display device having the same
US7289594B2 (en) * 2004-03-31 2007-10-30 Lg.Philips Lcd Co., Ltd. Shift registrer and driving method thereof
KR101066493B1 (ko) 2004-12-31 2011-09-21 엘지디스플레이 주식회사 쉬프트 레지스터
JP5190722B2 (ja) 2005-05-20 2013-04-24 Ｎｌｔテクノロジー株式会社 ブートストラップ回路並びにこれを用いたシフトレジスタ、走査回路及び表示装置
KR100729099B1 (ko) * 2005-09-20 2007-06-14 삼성에스디아이 주식회사 주사 구동회로와 이를 이용한 유기 전계발광 장치
US7267555B2 (en) * 2005-10-18 2007-09-11 Au Optronics Corporation Electrical connectors between electronic devices
JP4997795B2 (ja) 2006-03-10 2012-08-08 カシオ計算機株式会社 マトリックス表示装置の駆動回路及びそれを備えたマトリックス表示装置
JP4912023B2 (ja) * 2006-04-25 2012-04-04 三菱電機株式会社 シフトレジスタ回路
KR100748335B1 (ko) * 2006-05-09 2007-08-09 삼성에스디아이 주식회사 데이터 구동부 및 이를 이용한 유기 발광 표시장치
KR100801352B1 (ko) 2006-06-12 2008-02-11 한양대학교 산학협력단 쉬프트 레지스터 및 이의 구동방법
KR100826997B1 (ko) 2006-07-21 2008-05-06 재단법인서울대학교산학협력재단 평판표시장치의 게이트 드라이버용 쉬프트 레지스터
KR101272337B1 (ko) * 2006-09-01 2013-06-07 삼성디스플레이 주식회사 부분 화면 표시가 가능한 표시장치 및 그 구동방법
KR101240655B1 (ko) * 2006-09-29 2013-03-08 삼성디스플레이 주식회사 표시 장치의 구동 장치
TWI383353B (zh) * 2007-12-27 2013-01-21 Chimei Innolux Corp 平面顯示器及其驅動方法
JP5074223B2 (ja) 2008-02-06 2012-11-14 ルネサスエレクトロニクス株式会社 レベルシフト回路及びそれを用いたドライバと表示装置
KR20100083370A (ko) 2009-01-13 2010-07-22 삼성전자주식회사 게이트 구동회로 및 이를 갖는 표시장치
CN101847377B (zh) 2009-03-27 2012-05-30 北京京东方光电科技有限公司 液晶显示器栅极驱动装置
CN102479477B (zh) 2010-11-26 2015-03-04 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路和显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1901017A (zh) * 2005-07-22 2007-01-24 三星Sdi株式会社 有机发光显示装置和产生驱动该装置的扫描信号的方法
CN1921016A (zh) * 2005-08-22 2007-02-28 三星Sdi株式会社 移位寄存器电路
CN101604551A (zh) * 2008-06-10 2009-12-16 北京京东方光电科技有限公司 移位寄存器及其栅线驱动装置
CN101783124A (zh) * 2010-02-08 2010-07-21 北京大学深圳研究生院 栅极驱动电路单元、栅极驱动电路及显示装置

Also Published As

Publication number Publication date
CN102479477A (zh) 2012-05-30
KR101274429B1 (ko) 2013-06-18
JP2012113812A (ja) 2012-06-14
US8816951B2 (en) 2014-08-26
US20120133574A1 (en) 2012-05-31
KR20120057547A (ko) 2012-06-05

Similar Documents

Publication Publication Date Title
CN102479477B (zh) 移位寄存器单元、栅极驱动电路和显示装置
CN109166600B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN108389539B (zh) 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
US8542162B2 (en) Shift register unit, gate drive circuit, and display apparatus
US9865211B2 (en) Shift register unit, gate driving circuit and display device
CN108806584B (zh) 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
US11094239B2 (en) Shift register and driving method thereof, gate driving circuit and display device
WO2019091168A1 (zh) 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
WO2016161901A1 (zh) 一种可适应负阈值电压的移位寄存器及其单元
US20140079175A1 (en) Shift Register Driving Apparatus And Display
JP5774011B2 (ja) シフトレジスタ
US8649477B2 (en) Level shifter, inverter circuit, and shift register
JP2018534715A (ja) シフトレジスタおよびその駆動方法、ゲート駆動回路と表示装置
CN107301833B (zh) 栅极驱动单元和栅极驱动电路及其驱动方法、显示装置
CN103093825B (zh) 一种移位寄存器及阵列基板栅极驱动装置
US20210241708A1 (en) Shift register and driving method therefor, gate driver circuit, and display device
CN105446402B (zh) 可控电压源、移位寄存器及其单元和一种显示器
US11342037B2 (en) Shift register unit, driving method, light emitting control gate driving circuit, and display apparatus
CN112419953A (zh) 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN110491329B (zh) 移位寄存器及其驱动方法、栅极驱动电路和显示装置
CN108766358B (zh) 移位寄存器单元及驱动方法、栅极驱动电路和显示装置
CN112017613A (zh) 电荷共享电路、方法、显示驱动模组和显示装置
US11423823B2 (en) Shift register and driving method thereof, gate driving circuit and display device capabling reset the output terminal
CN215895935U (zh) 扫描电路和显示面板
CN108735142B (zh) 移位寄存器及其驱动方法、栅极驱动电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant