CN215895935U - 扫描电路和显示面板 - Google Patents

Abstract

本实用新型实施例公开了一种扫描电路和显示面板。扫描电路包括：输入模块、第一输出控制模块、第二输出控制模块、第一输出模块、第二输出模块和补偿模块。其中，第一输出控制模块与第二时钟信号端和第三节点电连接，用于响应于第三节点的导通电平信号，将第二时钟信号端的信号传输至第三节点，第三节点与第一节点电连接。补偿模块与第三时钟信号端、第一电平信号端和第一节点电连接，用于响应于第三时钟信号端的导通电平信号，将第一电平信号端的信号传输至第一节点。与现有技术相比，本实用新型实施例的技术方案有助于提升扫描电路的输出信号的稳定性，从而提升显示效果。

Description

扫描电路和显示面板

技术领域

本实用新型实施例涉及显示技术领域，尤其涉及一种扫描电路和显示面板。

背景技术

随着显示技术的发展，人们对于显示面板的性能要求越来越高。显示面板中包括用于产生扫描信号的扫描电路，目前，现有扫描电路输出的扫描信号的稳定性较差，影响了显示面板的显示效果。

实用新型内容

本实用新型实施例提供一种扫描电路和显示面板，以提升扫描电路的输出信号的稳定性，从而提升显示效果。

第一方面，本实用新型实施例提供了一种扫描电路，包括：

输入模块，与输入信号端、第一时钟信号端、第一电平信号端、第一节点和第二节点电连接，用于响应于所述第一时钟信号端的导通电平信号，将所述输入信号端的信号传输至所述第一节点，并响应于所述输入信号端的导通电平信号，将所述第一电平信号端的信号传输至所述第二节点；

第一输出控制模块，与第二时钟信号端和第三节点电连接，用于响应于所述第三节点的导通电平信号，将所述第二时钟信号端的信号传输至所述第三节点；其中，所述第三节点与所述第一节点电连接；

第二输出控制模块，与所述第一节点、所述第二节点、第四节点、所述第一电平信号端和所述第一时钟信号端电连接，用于响应于所述第一节点和所述第二节点的导通电平信号，将所述第一电平信号端和所述第一时钟信号端的信号传输至所述第四节点；

第一输出模块，与输出信号端、所述第三节点和第二电平信号端电连接，用于响应于所述第三节点的导通电平信号，将所述第二电平信号端的信号传输至所述输出信号端；

第二输出模块，与所述输出信号端、所述第四节点和所述第一电平信号端电连接，用于响应于所述第四节点的导通电平信号，将所述第一电平信号端的信号传输至所述输出信号端；

补偿模块，与第三时钟信号端、所述第一电平信号端和所述第一节点电连接，用于响应于所述第三时钟信号端的导通电平信号，将所述第一电平信号端的信号传输至所述第一节点。

可选地，所述补偿模块包括：

第一晶体管，所述第一晶体管的栅极与所述第三时钟信号端电连接，所述第一晶体管的第一极与所述第一电平信号端电连接，所述第一晶体管的第二极与所述第一节点电连接。

可选地，所述第一输出控制模块包括：

第二晶体管和第一电容，所述第二晶体管的栅极与所述第三节点电连接，所述第二晶体管的第一极与所述第二时钟信号端电连接，所述第一电容连接在所述第二晶体管的第二极和所述第三节点之间。

可选地，所述第二输出控制模块包括：

第三晶体管，所述第三晶体管的栅极与所述第一节点电连接，所述第三晶体管的第一极与所述第一电平信号端电连接，所述第三晶体管的第二极与所述第四节点电连接；

第四晶体管，所述第四晶体管的栅极与所述第二节点电连接，所述第四晶体管的第一极与所述第一时钟信号端电连接，所述第四晶体管的第二极与所述第四节点电连接；

第二电容，所述第二电容连接在所述第四晶体管的第一极和所述第二节点之间。

可选地，所述输入模块包括：

第五晶体管，所述第五晶体管的栅极与所述第一时钟信号端电连接，所述第五晶体管的第一极与所述输入信号端电连接，所述第五晶体管的第二极与所述第一节点电连接；

第六晶体管，所述第六晶体管的栅极与所述输入信号端电连接，所述第六晶体管的第一极与所述第一电平信号端电连接，所述第六晶体管的第二极与所述第二节点电连接。

可选地，所述第一输出模块包括：

第七晶体管，所述第七晶体管的栅极与所述第三节点电连接，所述第七晶体管的第一极与所述第二电平信号端电连接，所述第七晶体管的第二极与所述输出信号端电连接。

可选地，所述第二输出模块包括：

第八晶体管，所述第八晶体管的栅极与所述第四节点电连接，所述第八晶体管的第一极与所述第一电平信号端电连接，所述第八晶体管的第二极与所述输出信号端电连接；

第三电容，所述第三电容连接在所述第八晶体管的第一极和所述第四节点之间；

优选地，所述第八晶体管为双栅晶体管；

优选地，所述第八晶体管为双栅晶体管，所述扫描电路还包括第九晶体管；所述第九晶体管的栅极与所述输出信号端电连接，所述第九晶体管的第一极与所述第二电平信号端电连接，所述第九晶体管的第二极与所述双栅晶体管的双栅节点电连接，所述双栅节点位于所述双栅晶体管的两个栅极之间。

可选地，还包括：

第十晶体管，所述第十晶体管的栅极与所述第二电平信号端电连接，所述第十晶体管的第一极与所述第一节点电连接，所述第十晶体管的第二极与所述第三节点电连接；所述第三节点通过所述第十晶体管与所述第一节点电连接。

可选地，扫描电路还包括：

第四电容，所述第四电容连接在所述输出信号端和所述第三节点之间。

第二方面，本实用新型实施例还提供了一种显示面板，包括多个如第一方面所述的扫描电路，多个所述扫描电路级联连接。

本实用新型实施例提供的扫描电路和显示面板，在扫描电路输出低电平信号时，第一输出控制模块可通过第二时钟信号控制第三节点的电位，以使第一输出模块充分导通，有助于避免扫描电路的输出信号出现电位抬升。在扫描电路输出高电平信号时，第一输出控制模块可响应于第三节点的信号而关断，以避免第二时钟信号的电位影响第三节点的电位，有助于避免第一输出模块误导通而影响扫描电路输出高电平信号时的稳定性。在刷新频率较低时，扫描电路输出低电平信号的时间较长，本方案还可以通过补偿模块对第三节点的电位进行补偿，从而通过减弱第一输出控制模块中的晶体管的负压应力，来维持扫描电路输出低电平信号，因此还有利于提升低刷新频率下扫描电路的输出信号的稳定性。综上所述，本方案有助于提升扫描电路的输出信号的稳定性，从而提升显示效果。

附图说明

图1是现有技术中的一种扫描电路的结构示意图；

图2是图1的驱动时序示意图；

图3是本实用新型实施例提供的一种扫描电路的结构示意图；

图4是本实用新型实施例提供的另一种扫描电路的结构示意图；

图5是本实用新型实施例提供的另一种扫描电路的结构示意图；

图6是本实用新型实施例提供的一种驱动时序示意图；

图7至图13是本实用新型实施例提供的一种扫描电路在各阶段的开关状态示意图；

图14是本实用新型实施例提供的另一种扫描电路的结构示意图；

图15是本实用新型实施例提供的另一种驱动时序示意图；

图16是本实用新型实施例提供的一种显示面板的结构示意图。

具体实施方式

下面结合附图和实施例对本实用新型作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本实用新型，而非对本实用新型的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本实用新型相关的部分而非全部结构。

正如背景技术所述，现有扫描电路输出的扫描信号的稳定性较差，影响了显示面板的显示效果。经实用新型人研究发现，出现上述问题的原因主要在于以下方面。

目前，大部分显示装置的屏体刷新频率都在1Hz至120HZ左右，在刷新频率较低时，例如在刷新频率为1Hz时，现有扫描电路中的输出晶体管通常难以维持低电平信号的输出。示例性地，图1是现有技术中的一种扫描电路的结构示意图。参见图1，该扫描电路包括晶体管M1、晶体管M2、晶体管M3、晶体管M4、晶体管M5、晶体管M6、电容C1’、电容C2’和电容C3’，以各晶体管均是P型晶体管，信号VGL’是低电平信号，信号VGH’是高电平信号为例，对该扫描电路存在的问题进行说明。

图2是图1的驱动时序示意图，结合图1和图2，在t01阶段，该扫描电路的输出信号Vout’为高电平信号。在t02阶段，输入信号EIN’和时钟信号ECKA均为低电平信号，晶体管M3导通，将高电平信号VGH’传输至节点N4’，使晶体管M2关断。晶体管M1导通，将低电平信号传输至节点N3’和节点N2’，使晶体管M4和晶体管M5导通，晶体管M4将高电平信号VGH’传输至节点N1’，晶体管M6关断，晶体管M5输出低电平信号，扫描电路的输出信号Vout’由高电平信号变为低电平信号，由于电容C2’的耦合作用，将节点N2’的电位下拉至低于低电平信号的电位。t03阶段及后续工作阶段为低电平维持阶段，输入信号EIN’为低电平信号，时钟信号ECKA为高电平和低电平相交替的信号，晶体管M1的第一极的电位为低电平信号VGL’的电位，节点N2’的电位为低于低电平信号的电位。在显示装置的刷新频率较低时，晶体管M5的栅极长期受到负压应力，其阈值电压存在负偏风险，同时，晶体管M1存在漏电问题，这样会使节点N2’的电位抬升至低电平信号的电位，例如在低电平信号的电压值是Vgl’，晶体管M5的阈值电压是Vth_M5时，输出信号Vout’的电压值为Vgl’-Vth_M5，输出信号Vout’存在电位抬升的现象，并且晶体管M5的阈值电压Vth_M5越偏负，输出信号Vout’的电位抬升现象越严重，使得晶体管M5难以维持低电平信号的稳定输出。显示装置中包括多个级联的扫描电路，输出信号Vout’通过级联输出会导致显示不均，并且在刷新频率较低时，扫描电路输出低电平信号的时间延长，使显示不均的现象更加严重，对显示效果的影响较大。

针对上述问题，本实用新型实施例提供了一种扫描电路，该扫描电路可应用于显示面板中，为像素电路提供扫描信号。图3是本实用新型实施例提供的一种扫描电路的结构示意图，具体为扫描电路的模块结构示意图。参见图3，该扫描电路包括输入模块10、第一输出控制模块20、第二输出控制模块30、第一输出模块40、第二输出模块50和补偿模块60。

该扫描电路还包括：第一节点N1、第二节点N2、第三节点N3和第四节点N4；其中，第三节点N3与第一节点N1电连接。该扫描电路还包括：输入信号端、第一时钟信号端、第二时钟信号端、第三时钟信号端、第一电平信号端、第二电平信号端和输出信号端；其中，输入信号端接入输入信号EIN，第一时钟信号端接入第一时钟信号ECK1，第二时钟信号端接入第二时钟信号ECK2，第三时钟信号端接入第三时钟信号ECK3，第一电平信号端接入第一电平信号VGH，第二电平信号端接入第二电平信号VGL，输出信号端的信号为输出信号Vout。

输入模块10与输入信号端、第一时钟信号端、第一电平信号端、第一节点N1和第二节点N2电连接，用于响应于第一时钟信号端的导通电平信号，将输入信号端的信号传输至第一节点N1，并响应于输入信号端的导通电平信号，将第一电平信号端的信号传输至第二节点N2。

第一输出控制模块20与第二时钟信号端和第三节点N3电连接，用于响应于第三节点N3的导通电平信号，将第二时钟信号端的信号传输至第三节点N3。

第二输出控制模块30与第一节点N1、第二节点N2、第四节点N4、第一电平信号端和第一时钟信号端电连接，用于响应于第一节点N1和第二节点N2的导通电平信号，将第一电平信号端和第一时钟信号端的信号传输至第四节点N4。例如，第二输出控制模块30可以响应于第一节点N1的导通电平信号，将第一电平信号VGH传输至第四节点N4，并响应于第二节点N2的导通电平信号，将第一时钟信号ECK1传输至第四节点N4。

第一输出模块40与输出信号端、第三节点N3和第二电平信号端电连接，用于响应于第三节点N3的导通电平信号，将第二电平信号端的信号传输至输出信号端。

第二输出模块50与输出信号端、第四节点N4和第一电平信号端电连接，用于响应于第四节点N4的导通电平信号，将第一电平信号端的信号传输至输出信号端。

补偿模块60与第三时钟信号端、第一电平信号端和第一节点N1电连接，用于响应于第三时钟信号端的导通电平信号，将第一电平信号端的信号传输至第一节点N1。

具体地，第一电平信号端接入的第一电平信号VGH和第二电平信号端接入的第二电平信号VGL中，一个为高电平信号，另一个为低电平信号。各模块对应的导通电平信号，既可以是高电平信号，也可以是低电平信号。本实用新型实施例，以及下文中的各实施例，均以第一电平信号VGH是高电平信号，第二电平信号VGL是低电平信号，导通电平信号是低电平信号为例进行说明。

示例性地，第一输出模块40能够响应于第三节点N3的低电平信号，将第二电平信号VGL传输至输出信号端。第二输出模块50能够响应于第四节点N4的低电平信号，将第一电平信号VGH传输至输出信号端。第一输出模块40和第二输出模块50可以将第一电平信号VGH和第二电平信号VGL交替传输至输出信号端，以使扫描电路输出高电平信号和低电平信号相交替的信号。

在第一输出模块40将第二电平信号VGL传输至输出信号端时，扫描电路的输出信号Vout是低电平信号，第三节点N3的信号为低电平信号，第二输出控制模块30响应于第三节点N3的信号而导通，将第二时钟信号ECK2传输至第三节点N3。为了维持扫描电路输出的低电平信号，可以在扫描电路输出低电平信号的部分工作阶段中，设置第二时钟信号ECK2由高电平信号向低电平信号跳变，将第三节点N3的电位拉低，使第三节点N3的电位低于低电平信号的电位，以使第一输出模块40充分导通，这样有助于避免扫描电路输出的低电平信号出现电位抬升，从而维持扫描电路输出稳定的低电平信号。

在第二输出模块50将第一电平信号VGH传输至输出信号端时，扫描电路的输出信号Vout是高电平信号，第三节点N3的信号为高电平信号，第二输出控制模块30响应于第三节点N3的信号而关断。在此期间，即使第二时钟信号ECK2发生信号跳变，例如由高电平信号跳变为低电平信号，第二时钟信号ECK2的低电平信号也不会通过第一输出控制模块20传输至第三节点N3，有助于避免第一输出模块40在扫描电路输出高电平信号时误导通，以提升扫描电路输出高电平信号时的稳定性。

在显示面板的刷新频率较低时，扫描电路输出低电平信号的时间较长，第一输出模块40需要长期保持导通状态。在扫描电路的输出模块包括晶体管时，若该晶体管的栅极长期受到低电平信号的负压应力，该晶体管的阈值电压会出现负偏，使得扫描电路输出的低电平信号发生电位抬升，并且该晶体管的阈值电压负偏越严重，扫描电路输出低电平信号时的电位抬升越严重。本方案可设置在扫描电路输出低电平信号期间的部分时段内，第三时钟信号ECK3为低电平信号，使补偿模块60响应于第三时钟信号ECK3的低电平信号而导通，将第一电平信号VGH传输至第一节点N1，第一节点N1的第一电平信号VGH可传输至第三节点N3，以通过高电平信号对第三节点N3的低电位进行补偿，从而对第一输出模块40中的晶体管的栅极电位进行补偿，以减弱该晶体管的负压应力，从而减弱其阈值电压的负偏，以缓解扫描电路输出低电平信号时的电位抬升，有利于维持扫描电路输出稳定的低电平信号。

扫描电路的输出信号端一般连接有外围电路，例如扫描电路的输出信号端通过扫描线连接像素电路，扫描线及像素电路中均存在阻容负载(RC Loading)，在通过补偿模块60对第三节点N3的电位进行补偿时，虽然第一输出模块40在短期内处于关断状态，但是外围电路的阻容负载可对扫描电路输出的低电平信号进行维持，在补偿模块60完成第三节点N3的电位补偿后，第一输出模块40可继续将第二电平信号VGL传输至扫描电路的输出信号端，以避免影响输出信号的稳定性。

本实用新型实施例的技术方案，在扫描电路输出低电平信号时，第一输出控制模块可通过第二时钟信号控制第三节点的电位，以使第一输出模块充分导通，有助于避免扫描电路的输出信号出现电位抬升。在扫描电路输出高电平信号时，第一输出控制模块可响应于第三节点的信号而关断，以避免第二时钟信号的电位影响第三节点的电位，有助于避免第一输出模块误导通而影响扫描电路输出高电平信号时的稳定性。在刷新频率较低时，扫描电路输出低电平信号的时间较长，本方案还可以通过补偿模块对第三节点的电位进行补偿，从而通过减弱第一输出控制模块中的晶体管的负压应力，来维持扫描电路输出低电平信号，因此还有利于提升低刷新频率下扫描电路的输出信号的稳定性。综上所述，本方案有助于提升扫描电路的输出信号的稳定性，从而提升显示效果。

图4是本实用新型实施例提供的另一种扫描电路的结构示意图，在上述实施例的基础上，各模块的具体结构可以有多种，并且各模块中的晶体管既可以是P型晶体管，也可以是N型晶体管，图4示意性示出了该扫描电路中的晶体管均为P型晶体管的情况。下面以图4为例，对各模块的具体结构进行说明。

可选地，补偿模块60包括第一晶体管T1，第一晶体管T1的栅极与第三时钟信号端电连接，第一晶体管T1的第一极与第一电平信号端电连接，第一晶体管T1的第二极与第一节点N1电连接。第一晶体管T1可响应于第三时钟信号ECK3的低电平信号而导通，将第一电平信号VGH传输至第一节点N1，第一节点N1的第一电平信号VGH可传输至第三节点N3，以通过高电平信号对第三节点N3的低电位进行补偿，从而对第一输出模块40中的晶体管的栅极电位进行补偿，以减弱该晶体管的负压应力，并减弱其阈值电压的负偏，从而缓解扫描电路输出低电平信号时的电位抬升，有利于维持扫描电路输出稳定的低电平信号。

可选地，第一输出控制模块20包括第二晶体管T2和第一电容C1，第二晶体管T2的栅极与第三节点N3电连接，第二晶体管T2的第一极与第二时钟信号端电连接，第一电容C1连接在第二晶体管T2的第二极和第三节点N3之间。

示例性地，在扫描电路输出低电平信号时，第三节点N3的信号为低电平信号，第二晶体管T2响应于第三节点N3的低电平信号导通，将第二时钟信号ECK2传输至第一电容C1的第一极。在扫描电路输出低电平信号的部分工作阶段中，可以设置第二时钟信号ECK2由高电平信号跳变为低电平信号，由于第一电容C1具有耦合作用，因此可以将第三节点N3的电位下拉至低于低电平信号的电位，以使第一输出模块40充分导通，这样有助于避免扫描电路输出的低电平信号出现电位抬升，从而维持扫描电路输出稳定的低电平信号。在扫描电路输出高电平信号时，第三节点N3的信号为高电平信号，第一输出模块40响应于第三节点N3的信号而关断。第二晶体管T2响应于第三节点N3的信号而关断，在此期间，即使第二时钟信号ECK2由高电平信号跳变为低电平信号，第二时钟信号ECK2的低电平信号也不会传输至第三节点N3，有助于避免第一输出模块40在扫描电路输出高电平信号期间误导通，从而提升扫描电路输出高电平信号时的稳定。

可选地，第二输出控制模块30包括第三晶体管T3、第四晶体管T4和第二电容C2；第三晶体管T3的栅极与第一节点N1电连接，第三晶体管T3的第一极与第一电平信号端电连接，第三晶体管T3的第二极与第四节点N4电连接；第四晶体管T4的栅极与第二节点N2电连接，第四晶体管T4的第一极与第一时钟信号端电连接，第四晶体管T4的第二极与第四节点N4电连接；第二电容C2连接在第四晶体管T4的第一极和第二节点N2之间。

示例性地，在扫描电路输出低电平信号的大部分工作阶段中，第一节点N1的信号是低电平信号，第三晶体管T3响应于第一节点N1的信号而导通，将第一电平信号VGH传输至第四节点N4，以避免第二输出模块50在扫描电路输出低电平信号时误导通，有助于提升扫描电路的输出信号的稳定性。

第二电容C2具有耦合作用，示例性地，以输入信号EIN在前一工作阶段是低电平信号，后一工作阶段是高电平信号为例进行说明。在前一工作阶段，输入模块10响应于输入信号EIN的低电平信号，将第一电平信号VGH传输至第二节点N2，第二节点N2的信号为高电平信号。在后一工作阶段，输入模块10无法将第一电平信号VGH传输至第二节点N2，在此阶段，通过设置第一时钟信号ECK1由高电平信号向低电平信号跳变，能够通过第二电容C2将第二节点N2的电位拉低至低电平信号的电位，第四晶体管T4可响应于第二节点N2的信号而导通，将第一时钟信号ECK1的低电平信号传输至第四节点N4，第二输出模块50可响应于第四节点的信号，将第一电平信号VGH传输至扫描电路的输出信号端，使扫描电路输出高电平信号。

可选地，输入模块10包括第五晶体管T5和第六晶体管T6；第五晶体管T5的栅极与第一时钟信号端电连接，第五晶体管T5的第一极与输入信号端电连接，第五晶体管T5的第二极与第一节点N1电连接；第六晶体管T6的栅极与输入信号端电连接，第六晶体管T6的第一极与第一电平信号端电连接，第六晶体管T6的第二极与第二节点N2电连接。示例性地，第五晶体管T5响应于第一时钟信号ECK1的低电平信号而导通，将输入信号EIN传输至第一节点N1，对第一节点N1的电位进行控制。第六晶体管T6响应于输入信号EIN的低电平信号而导通，将第一电平信号VGH传输至第二节点N2，对第二节点N2的电位进行控制。

可选地，第一输出模块40包括第七晶体管T7，第七晶体管T7的栅极与第三节点N3电连接，第七晶体管T7的第一极与第二电平信号端电连接，第七晶体管T7的第二极与输出信号端电连接。示例性地，第七晶体管T7响应于第三节点N3的低电平信号而导通，将第二电平信号VGL传输至扫描电路的输出信号端，使扫描电路输出低电平信号。

可选地，第二输出模块50包括第八晶体管T8和第三电容C3；第八晶体管T8的栅极与第四节点N4电连接，第八晶体管T8的第一极与第一电平信号端电连接，第八晶体管T8的第二极与输出信号端电连接；第三电容C3连接在第八晶体管T8的第一极和第四节点N4之间。示例性地，第八晶体管T8响应于第四节点N4的低电平信号而导通，将第一电平信号VGH传输至扫描电路的输出信号端，使扫描电路输出高电平信号。第三电容C3用于对第四节点N4的电位进行维持。

图5是本实用新型实施例提供的另一种扫描电路的结构示意图，参见图5，在上述实施例的基础上，可选地，将第八晶体管T8设置为双栅晶体管。具体地，该双栅晶体管可以由晶体管T81和晶体管T82构成。将第八晶体管T8设置为双栅晶体管，有助于降低第八晶体管T8的漏电流，以在扫描电路输出低电平信号时，降低第八晶体管T8误导通的概率，从而提升扫描电路的输出信号的稳定性。

参见图5，在上述实施例的基础上，可选地，扫描电路还包括第九晶体管T9；第九晶体管T9的栅极与输出信号端电连接，第九晶体管T9的第一极与第二电平信号端电连接，第九晶体管T9的第二极与第八晶体管T8的双栅节点电连接，双栅节点位于双栅晶体管的两个栅极之间。示例性地，第八晶体管T8的双栅节点为第五节点N5。在扫描电路输出低电平信号时，第九晶体管T9响应于扫描电路的输出信号端的信号而导通，将第二电平信号VGL传输至第五节点N5，双栅晶体管(即第八晶体管T8)中的晶体管T82两极的信号均为第二电平信号VGL，有助于降低第八晶体管T8的漏电流，以进一步降低第八晶体管T8误导通的概率，从而提升扫描电路的输出信号的稳定性。

继续参见图5，可选地，扫描电路还包括第十晶体管T10，第十晶体管T10的栅极与第二电平信号端电连接，第十晶体管T10的第一极与第一节点N1电连接，第十晶体管T10的第二极与第三节点N3电连接；第三节点N3通过第十晶体管T10与第一节点N1电连接。第十晶体管T10的栅极接入第二电平信号VGL，处于常导通的状态。由于第一输出模块具有将第三节点N3的电位下拉至低于低电平信号的电位的作用，通过在第一节点N1与第三节点N3之间设置第十晶体管T10，有助于避免第三节点N3的极低点位向输入信号端传输，从而提升扫描电路工作的稳定性。

图6是本实用新型实施例提供的一种驱动时序示意图；图7至图13是本实用新型实施例提供的一种扫描电路在各阶段的开关状态示意图，其中，标记“×”的晶体管表示处于关断状态的晶体管，未标记“×”的晶体管则表示该晶体管处于导通状态。图7至图13中的像素电路，与图5中的像素电路的结构相同，图6所示的驱动时序，既可用于驱动图5和图7至图13所示的扫描电路工作，也可以用于驱动图3和图4所示的扫描电路工作。下面结合图6至图13，对本实用新型实施例提供的扫描电路的工作原理进行说明。示例性地，第一时钟信号ECK1、第二时钟信号ECK2和第三时钟信号ECK3依次输出低电平信号，并且交替输出低电平信号。扫描电路的工作阶段包括第一阶段t11、第二阶段t12、第三阶段t13、第四阶段t14、第五阶段t15、第六阶段t16和第七阶段t17。

参见图6和图7，在第一阶段t11，输入信号EIN是高电平信号，第一时钟信号ECK1由高电平信号跳变为低电平信号，第二时钟信号ECK2是高电平信号，第三时钟信号ECK3是高电平信号。第五晶体管T5和第十晶体管T10导通，第一节点N1和第三节点N3的信号均是高电平信号。第一晶体管T1、第二晶体管T2、第三晶体管T3、第六晶体管T6和第七晶体管T7均关断。第四节点N4的电位受到第二电容C2的耦合作用，随着第一时钟信号ECK1的跳变而被下拉至低电平信号的电位，使第四晶体管T4导通。晶体管T81和晶体管T82导通，扫描电路的输出信号Vout为高电平信号，第九晶体管T9关断。

参见图6和图8，在第二阶段t12，输入信号EIN是高电平信号，第一时钟信号ECK1是高电平信号，第二时钟信号ECK2由高电平信号跳变为低电平信号，第三时钟信号ECK3是高电平信号。第二节点N2的信号为高电平信号，使第四晶体管T4关断。第五晶体管T5关断，第十晶体管T10仍导通，第一节点N1和第三节点N3的信号仍是高电平信号，第一晶体管T1、第二晶体管T2、第三晶体管T3、第六晶体管T6和第七晶体管T7仍关断。由于第三电容C3能够对第四节点N4的电位进行保持，因此晶体管T81和晶体管T82仍导通，扫描电路的输出信号Vout仍为高电平信号，第九晶体管T9仍关断。

虽然第二时钟信号ECK2由高电平信号跳变为低电平信号，但是由于第三节点N3的高电平信号能够使第二晶体管T2关断，因此第二时钟信号ECK2的跳变不会对第三节点N3的电位产生影响，有助于避免第七晶体管T7在扫描电路输出高电平信号时误导通而影响输出信号的稳定性。

参见图6和图9，在第三阶段t13，输入信号EIN是低电平信号，第一时钟信号ECK1由高电平信号跳变为低电平信号，第二时钟信号ECK2是高电平信号，第三时钟信号ECK3是高电平信号。第六晶体管T6导通，第二节点N2的信号为高电平信号，使第四晶体管T4关断。第一晶体管T1仍关断，第五晶体管T5和第十晶体管T10导通，第一节点N1和第三节点N3的信号均为低电平信号，第三晶体管T3导通，将第一电平信号VGH传输至第四节点N4，使晶体管T81和晶体管T82关断。第二晶体管T2和第七晶体管T7导通，扫描电路的输出信号Vout由高电平信号向低电平信号变化。

由于第一节点N1和第三节点N3在第二阶段t12的电位均高于二者各自在第三阶段t13的电位，且均高于输入信号EIN在第三阶段t13的电位，因此第五晶体管T5和第十晶体管T10存在漏电。示例性地，以第二电平信号VGL的电压值是Vgl，第五晶体管T5、第十晶体管T10和第七晶体管T7的阈值电压均是Vth为例进行说明，那么第一节点N1和第三节点N3在第三阶段t13的电位均会逐渐减小，直到第一节点N1和第三节点N3的电压值达到Vgl-Vth，相应地，输出信号Vout的电压值为Vgl-2Vth。

参见图6和图10，在第四阶段t14，输入信号EIN是低电平信号，第一时钟信号ECK1是高电平信号，第二时钟信号ECK2由高电平信号跳变为低电平信号，第三时钟信号ECK3是高电平信号。第五晶体管T5关断，第二晶体管T2将第二时钟信号ECK2传输至第一电容C1的第一极(即第六节点N6，图6示出了第六节点N6在各阶段的信号状态)，第三节点N3的电位受到第一电容C1的耦合作用，随着第二时钟信号ECK2的跳变而被下拉至更低的电位，使第三节点N3的电压值小于Vgl-Vth，并且小于Vgl，这样能够使第七晶体管T7充分导通，以使输出信号Vout的电压值接近第二电平信号的电压值Vgl，有助于缓解扫描电路输出的低电平信号的电位抬升，有助于使扫描电路稳定地输出低电平信号。其他晶体管的导通状态以及其他节点的信号状态均与上一阶段相同，这里不再赘述。

参见图6和图11，在第五阶段t15，输入信号EIN是低电平信号，第一时钟信号ECK1是高电平信号，第二时钟信号ECK2是高电平信号，第三时钟信号ECK3是低电平信号。第一晶体管T1导通，将第一电平信号VGH传输至第一节点N1和第三节点N3，以通过第一电平信号VGH对第七晶体管T7的栅极的负压应力进行补偿，从而减弱第七晶体管T7的阈值电压的负偏，并缓解扫描电路输出低电平信号时的电位抬升，有利于维持扫描电路输出稳定的低电平信号。第七晶体管T7在此阶段处于关断状态，扫描电路通过其输出信号端连接的外围电路维持低电平信号的输出。其他晶体管的导通状态以及其他节点的信号状态均与上一阶段相同，不再赘述。

参见图6和图12，在第六阶段t16，输入信号EIN是低电平信号，第一时钟信号ECK1是低电平信号，第二时钟信号ECK2是高电平信号，第三时钟信号ECK3是高电平信号。第一晶体管T1关断，第五晶体管T5导通，第一节点N1和第三节点N3的信号均为低电平信号，第二晶体管T2和第七晶体管T7导通，扫描电路继续输出低电平信号。其他晶体管的导通状态以及其他节点的信号状态均与上一阶段相同，不再赘述。

示例性地，仍以第二电平信号VGL的电压值是Vgl，第五晶体管T5、第十晶体管T10和第七晶体管T7的阈值电压均是Vth为例进行说明，在第六阶段t16，第一节点N1和第三节点N3的电压值为Vgl-Vth，输出信号Vout的电压值为Vgl-2Vth。

参见图6和图13，在第七阶段t17，输入信号EIN是低电平信号，第一时钟信号ECK1是高电平信号，第二时钟信号ECK2由高电平信号跳变为低电平信号，第三时钟信号ECK3是高电平信号。第七阶段t17与第四阶段t14的工作原理相似，在第七阶段t17，第五晶体管T5关断，第三节点N3的电位受到第一电容C1的耦合作用，随着第二时钟信号ECK2的跳变而被下拉至更低的电位，使第三节点N3的电压值小于Vgl-Vth，并且小于Vgl，使第七晶体管T7充分导通，以使输出信号Vout的电压值接近第二电平信号的电压值Vgl，有助于缓解扫描电路输出的低电平信号的电位抬升，从而有助于使扫描电路稳定地输出低电平信号。其他晶体管的导通状态以及其他节点的信号状态均与上一阶段相同，不再赘述。

第七阶段t17之后，扫描电路仍然输出低电平信号，后续工作阶段的原理与第五阶段t17至第七阶段t17的工作原理类似，第二时钟信号ECK2由高电平至低电平的信号跳变能够间歇性地下拉第三节点N3的电位，从而维持扫描电路输出稳定的低电平信号，第一晶体管T1能够间歇性地通过第一电平信号VGH对第三节点N3的电位进行补偿，从而缓解第七晶体管T7的负压应力造成的输出信号的电位抬升。综上所述，本方案有助于提升扫描电路的输出信号的稳定性，从而提升显示效果。

图14是本实用新型实施例提供的另一种扫描电路的结构示意图，参见图14，可选地，还可以在扫描电路中设置第四电容C4，第四电容C4连接在输出信号端和第三节点N3之间。具体地，第四电容C4具有耦合作用，在输出信号端的输出信号Vout由高电平信号变为低电平信号时，第三节点N3的电位受到第四电容C4的耦合作用而被下拉，有助于使第七晶体管T7充分导通，以使扫描电路的输出信号的电位接近第二电平信号VGL的电位。

图15是本实用新型实施例提供的另一种驱动时序示意图，图15所示的驱动时序可用于驱动图14所示的扫描电路工作。结合图14和图15，示例性地，与图7至图13所示扫描电路的工作原理不同的是，在t23阶段，扫描电路的输出信号Vout由高电平信号变换为低电平信号时，第三节点N3的电位受到第四电容C4的耦合作用而被下拉至低于低电平信号的电位，第三节点N3的电压小于第二电平信号VGL的电压Vgl，使第七晶体管T7充分导通，以使输出信号Vout的电压值在t23阶段就已经接近第二电平信号VGL的电压值Vgl。参见图6，在该方案中，输出信号Vout的电压值在扫描电路的工作阶段进入第四阶段t14后的一段时间才接近第二电平信号VGL的电压值，参见图15，在本方案中，输出信号Vout的电压值在t23阶段就已经接近第二电平信号VGL的电压值Vgl，在t24阶段开始时，扫描电路已经能够稳定地输出低电平信号，因此，本方案有助于进一步缓解扫描电路输出的低电平信号的电位抬升，从而进一步提升扫描电路输出低电平信号时的稳定性。

本实用新型实施例还提供了一种显示面板，图16是本实用新型实施例提供的一种显示面板的结构示意图。参见图16，本实用新型实施例提供的显示面板100，包括上述任意实施例中的扫描电路110，多个扫描电路110级联连接。

具体地，该显示面板100例如可以为有机发光二极管显示面板或液晶显示面板等。多个扫描电路110级联连接，例如第一级扫描电路110的输入信号端IN接入输入信号EIN，前一级扫描电路110的输出信号端OUT连接下一级扫描电路110的输入信号端IN，这样，前一级扫描电路110的输出信号可作为下一级扫描电路110的输入信号，多级扫描电路110可逐级输出时序依次后移的扫描信号。可选地，扫描电路110的输出信号既可以作为扫描信号，也可以作为发光控制信号，该显示面板100中还包括扫描线120，每一级扫描电路110的输出信号端OUT均连接对应的扫描线120，以通过扫描线120向显示面板中的各行像素电路传输扫描信号或发光控制信号。

本实用新型实施例提供的显示面板，包括本实用新型任意实施例中的扫描电路，因此具有扫描电路相应的功能模块及有益效果，这里不再赘述。

注意，上述仅为本实用新型的较佳实施例及所运用技术原理。本领域技术人员会理解，本实用新型不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本实用新型的保护范围。因此，虽然通过以上实施例对本实用新型进行了较为详细的说明，但是本实用新型不仅仅限于以上实施例，在不脱离本实用新型构思的情况下，还可以包括更多其他等效实施例，而本实用新型的范围由所附的权利要求范围决定。

Claims (10)

1.一种扫描电路，其特征在于，包括：

输入模块，与输入信号端、第一时钟信号端、第一电平信号端、第一节点和第二节点电连接，用于响应于所述第一时钟信号端的导通电平信号，将所述输入信号端的信号传输至所述第一节点，并响应于所述输入信号端的导通电平信号，将所述第一电平信号端的信号传输至所述第二节点；

第一输出控制模块，与第二时钟信号端和第三节点电连接，用于响应于所述第三节点的导通电平信号，将所述第二时钟信号端的信号传输至所述第三节点；其中，所述第三节点与所述第一节点电连接；

第二输出控制模块，与所述第一节点、所述第二节点、第四节点、所述第一电平信号端和所述第一时钟信号端电连接，用于响应于所述第一节点和所述第二节点的导通电平信号，将所述第一电平信号端和所述第一时钟信号端的信号传输至所述第四节点；

第一输出模块，与输出信号端、所述第三节点和第二电平信号端电连接，用于响应于所述第三节点的导通电平信号，将所述第二电平信号端的信号传输至所述输出信号端；

第二输出模块，与所述输出信号端、所述第四节点和所述第一电平信号端电连接，用于响应于所述第四节点的导通电平信号，将所述第一电平信号端的信号传输至所述输出信号端；

补偿模块，与第三时钟信号端、所述第一电平信号端和所述第一节点电连接，用于响应于所述第三时钟信号端的导通电平信号，将所述第一电平信号端的信号传输至所述第一节点。

2.根据权利要求1所述的扫描电路，其特征在于，所述补偿模块包括：

第一晶体管，所述第一晶体管的栅极与所述第三时钟信号端电连接，所述第一晶体管的第一极与所述第一电平信号端电连接，所述第一晶体管的第二极与所述第一节点电连接。

3.根据权利要求1所述的扫描电路，其特征在于，所述第一输出控制模块包括：

第二晶体管和第一电容，所述第二晶体管的栅极与所述第三节点电连接，所述第二晶体管的第一极与所述第二时钟信号端电连接，所述第一电容连接在所述第二晶体管的第二极和所述第三节点之间。

4.根据权利要求1所述的扫描电路，其特征在于，所述第二输出控制模块包括：

第三晶体管，所述第三晶体管的栅极与所述第一节点电连接，所述第三晶体管的第一极与所述第一电平信号端电连接，所述第三晶体管的第二极与所述第四节点电连接；

第四晶体管，所述第四晶体管的栅极与所述第二节点电连接，所述第四晶体管的第一极与所述第一时钟信号端电连接，所述第四晶体管的第二极与所述第四节点电连接；

第二电容，所述第二电容连接在所述第四晶体管的第一极和所述第二节点之间。

5.根据权利要求1所述的扫描电路，其特征在于，所述输入模块包括：

第五晶体管，所述第五晶体管的栅极与所述第一时钟信号端电连接，所述第五晶体管的第一极与所述输入信号端电连接，所述第五晶体管的第二极与所述第一节点电连接；

第六晶体管，所述第六晶体管的栅极与所述输入信号端电连接，所述第六晶体管的第一极与所述第一电平信号端电连接，所述第六晶体管的第二极与所述第二节点电连接。

6.根据权利要求1所述的扫描电路，其特征在于，所述第一输出模块包括：

第七晶体管，所述第七晶体管的栅极与所述第三节点电连接，所述第七晶体管的第一极与所述第二电平信号端电连接，所述第七晶体管的第二极与所述输出信号端电连接。

7.根据权利要求1所述的扫描电路，其特征在于，所述第二输出模块包括：

第八晶体管，所述第八晶体管的栅极与所述第四节点电连接，所述第八晶体管的第一极与所述第一电平信号端电连接，所述第八晶体管的第二极与所述输出信号端电连接；

第三电容，所述第三电容连接在所述第八晶体管的第一极和所述第四节点之间；

优选地，所述第八晶体管为双栅晶体管；

优选地，所述第八晶体管为双栅晶体管，所述扫描电路还包括第九晶体管；所述第九晶体管的栅极与所述输出信号端电连接，所述第九晶体管的第一极与所述第二电平信号端电连接，所述第九晶体管的第二极与所述双栅晶体管的双栅节点电连接，所述双栅节点位于所述双栅晶体管的两个栅极之间。

8.根据权利要求1所述的扫描电路，其特征在于，还包括：

第十晶体管，所述第十晶体管的栅极与所述第二电平信号端电连接，所述第十晶体管的第一极与所述第一节点电连接，所述第十晶体管的第二极与所述第三节点电连接；所述第三节点通过所述第十晶体管与所述第一节点电连接。

9.根据权利要求1所述的扫描电路，其特征在于，还包括：

第四电容，所述第四电容连接在所述输出信号端和所述第三节点之间。

10.一种显示面板，其特征在于，包括多个如权利要求1-9中任一所述的扫描电路，多个所述扫描电路级联连接。

Images