CN103295641B - 移位寄存器及其驱动方法 - Google Patents

移位寄存器及其驱动方法 Download PDF

Info

Publication number
CN103295641B
CN103295641B CN201210224177.0A CN201210224177A CN103295641B CN 103295641 B CN103295641 B CN 103295641B CN 201210224177 A CN201210224177 A CN 201210224177A CN 103295641 B CN103295641 B CN 103295641B
Authority
CN
China
Prior art keywords
transistor
signal
shift register
clock signal
level signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210224177.0A
Other languages
English (en)
Other versions
CN103295641A (zh
Inventor
钱栋
曾章和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Tianma Microelectronics Co Ltd
Original Assignee
Shanghai Tianma Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Tianma Microelectronics Co Ltd filed Critical Shanghai Tianma Microelectronics Co Ltd
Priority to CN201210224177.0A priority Critical patent/CN103295641B/zh
Priority to PCT/CN2012/084203 priority patent/WO2014000360A1/zh
Priority to EP12876595.5A priority patent/EP2717269B1/en
Publication of CN103295641A publication Critical patent/CN103295641A/zh
Priority to US14/083,304 priority patent/US9208734B2/en
Application granted granted Critical
Publication of CN103295641B publication Critical patent/CN103295641B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
    • G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
    • G11C19/184—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Shift Register Type Memory (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明提供了一种移位寄存器及其驱动方法，移位寄存器包括：第一至第五晶体管，第一晶体管的栅极与输出端连接，漏极与第一电平信号端连接，源极与第二晶体管的漏极及第四晶体管的栅极连接；第二晶体管的栅极与第一时钟信号端连接，源极与第二电平信号端连接；第三晶体管的栅极与第一时钟信号端连接，源极与输入端连接，漏极与第五晶体管的栅极连接；第四晶体管的漏极与第一电平信号端连接，源极与输出端连接，且栅极与漏极之间连接有第一电容；第五晶体管的源极与第二时钟信号端连接，漏极与输出端连接，且栅极与漏极之间连接有第二电容。当输出端处于需要保持阶段时，将一直从第一电平信号端获取稳定的第一电平信号，防止了输出信号的失真问题。

Description

移位寄存器及其驱动方法
技术领域
本发明涉及一种栅极驱动装置，特别涉及一种液晶显示器驱动电路中的移位寄存器及其驱动方法。
背景技术
在科技发展日新月异的现今时代中，液晶显示器已经广泛地应用在电子显示产品上，如电视机、计算机、手机及个人数字助理等。液晶显示器包括源极驱动器(SourceDriver)、栅极驱动器(GateDriver)及液晶显示面板。其中，液晶显示面板中具有像素阵列，而栅极驱动器用以依序开启像素阵列中对应的像素行，以将数据驱动器输出的像素数据传输至像素，进而显示待显示的图像。
现今的技术多以移位寄存器(ShiftRegister)来实现可依序开启像素阵列中对应像素行的栅极驱动器。请参考图1及图2，其中，图1为现有的移位寄存器的结构示意图；图2为图1所示的移位寄存器的工作时序图。
如图1所示，现有的移位寄存器包括：第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5及第六晶体管M6，其中，所述第一晶体管M1的栅极与第一时钟信号端CK连接，其源极与所述移位寄存器的输入端IN连接，其漏极与第二晶体管M2的栅极连接；第二晶体管M2的漏极与第一电平信号端连接，其源极与第四晶体管M4的漏极连接；第三晶体管M3的栅极与第一时钟信号端CK连接，其源极与第二电平信号端连接，其漏极与第四晶体管M4源极连接；第四晶体管M4的栅极与第二时钟信号端CKB连接；第五晶体管M5的栅极与第三晶体管M3的漏极、第四晶体管M4的源极连接，其漏极与第一电平信号端连接，其源极与所述移位寄存器的输出端OUT连接，且所述第五晶体管M5的栅极与漏极之间连接有第一电容C1；第六晶体管M6的栅极与第一晶体管M1的漏极连接，其源极与第二时钟信号端CKB连接，其漏极与所述移位寄存器的输出端OUT连接，且所述第六晶体管M6的栅极与漏极之间连接有第二电容C2。
其中，所述第一晶体管M1至第六晶体管M6均为PMOS晶体管。在此，请参考图2，所述移位寄存器的工作时序为：所述第一电平信号端提供高电平信号VGH，所述第二电平信号端提供低电平信号VGL，移位寄存器的输入端接入的输入信号in为低电平脉冲信号，所述第一时钟信号端接入第一时钟信号ck，所述第二时钟信号端接入第二时钟信号ckb，其中，所述第二时钟信号ckb是第一时钟信号ck的反相信号。通过上述工作时序，实现了将输入信号in移位输出的功能，即移位寄存器的输出端输出的输出信号out与输入信号in相差了半个时钟周期。
但是，在该移位寄存器的驱动过程中，当输出端OUT输出低电平信号后，需要处于高电平保持阶段时，在第二时钟信号ckb的电平从高电平跳变到低电平的情况下，节点N2的电平状态也将在一定程度上被拉低，并由于第二电容C2的耦合作用而影响到输出端，即使得输出信号不够稳定、出现了较严重的失真问题。该输出信号的失真将影响栅极驱动器的工作可靠性，进而影响液晶显示器的显示画面质量。
因此，提供一种输出信号失真轻微/不失真的移位寄存器成了本领域技术人员所孜孜以求的一个目标。
发明内容
本发明的目的在于提供一种移位寄存器及其驱动方法，以解决现有技术中移位寄存器的输出信号失真比较严重的问题。
为了解决上述技术问题，本发明提供一种移位寄存器，包括：第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管，其中，
所述第一晶体管的栅极与所述移位寄存器的输出端连接，其漏极与第一电平信号端连接，其源极与第二晶体管的漏极及第四晶体管的栅极连接；
所述第二晶体管的栅极与第一时钟信号端连接，其源极与第二电平信号端连接；
所述第三晶体管的栅极与第一时钟信号端连接，其源极与所述移位寄存器的输入端连接，其漏极与第五晶体管的栅极连接；
所述第四晶体管的漏极与第一电平信号端连接，其源极与所述移位寄存器的输出端连接，且所述第四晶体管的栅极与漏极之间连接有第一电容；
所述第五晶体管的源极与第二时钟信号端连接，其漏极与所述移位寄存器的输出端连接，且所述第五晶体管的栅极与漏极之间连接有第二电容。
可选的，在所述的移位寄存器中，所述第一晶体管、第二晶体管、第三晶体管、第四晶体管及第五晶体管均为PMOS晶体管。
可选的，在所述的移位寄存器中，所述第一电平信号端的输入信号为高电平信号，所述第二电平信号端的输入信号为低电平信号，所述移位寄存器的输入端接入低电平脉冲信号，所述第一时钟信号端接入第一时钟信号，所述第二时钟信号端接入第二时钟信号，其中，所述第二时钟信号是第一时钟信号的反相信号。
可选的，在所述的移位寄存器中，所述第一晶体管、第二晶体管、第三晶体管、第四晶体管及第五晶体管均为NMOS晶体管。
可选的，在所述的移位寄存器中，所述第一电平信号端接入低电平信号，所述第二电平信号端接入高电平信号，所述移位寄存器的输入端接入高电平脉冲信号，所述第一时钟信号端接入第一时钟信号，所述第二时钟信号端接入第二时钟信号，其中，所述第二时钟信号是第一时钟信号的反相信号。
本发明还提供一种移位寄存器的驱动方法，包括：
第一阶段：所述第一时钟信号端接入的第一时钟信号控制所述第二晶体管及第三晶体管开启，所述第二晶体管将所述第二电平信号端接入的第二电平信号传输至第四晶体管的栅极，控制所述第四晶体管开启，以将所述第一电平信号端接入的第一电平信号传输至所述移位寄存器的输出端，同时，所述第三晶体管将所述移位寄存器的输入端接入的输入信号传输至第五晶体管的栅极，控制所述第五晶体管开启，以将所述第二时钟信号端接入的第二时钟信号传输至所述移位寄存器的输出端；
第二阶段：控制所述第五晶体管开启，将所述第二时钟信号端提供的第二时钟信号传输至输出端；
第三阶段：控制所述第四晶体管开启，将所述第一电平信号端接入的第一电平信号传输至输出端。
可选的，在所述的移位寄存器的驱动方法中，所述第一晶体管、第二晶体管、第三晶体管、第四晶体管及第五晶体管均为PMOS晶体管。
可选的，在所述的移位寄存器的驱动方法中，所述第一电平信号为高电平信号，所述第二电平信号为低电平信号，所述移位寄存器的输入端接入的输入信号为低电平脉冲信号，所述第二时钟信号是第一时钟信号的反相信号。
可选的，在所述的移位寄存器的驱动方法中，在第一阶段，所述输出端输出的信号为高电平信号；在第二阶段，所述输出端输出的信号为低电平信号。
可选的，在所述的移位寄存器的驱动方法中，所述第一晶体管、第二晶体管、第三晶体管、第四晶体管及第五晶体管均为NMOS晶体管。
可选的，在所述的移位寄存器的驱动方法中，所述第一电平信号为低电平信号，所述第二电平信号为高电平信号，所述输入信号为高电平脉冲信号，所述第二时钟信号是第一时钟信号的反相信号。
可选的，在所述的移位寄存器的驱动方法中，在第一阶段，所述输出端输出的信号为低电平信号；在第二阶段，所述输出端输出的信号为高电平信号。
在本发明提供的移位寄存器及其驱动方法中，当输出端处于需要保持阶段时，将一直从第一电平信号端获取稳定的第一电平信号，由此，防止了输出信号的失真问题，提高了移位寄存器及其驱动方法的可靠性。
附图说明
图1是现有的移位寄存器的结构示意图；
图2是图1所示的移位寄存器的工作时序图；
图3是本发明实施例的移位寄存器的结构示意图；
图4是当图3所示的移位寄存器中的晶体管为PMOS晶体管时的工作时序图；
图5是当图3所示的移位寄存器中的晶体管为NMOS晶体管时的工作时序图。
具体实施方式
以下结合附图和具体实施例对本发明提出的移位寄存器及其驱动方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
【实施例一】
请参考图3，其为本发明实施例的移位寄存器的结构示意图。如图3所示，所述移位寄存器包括：第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5，其中，
所述第一晶体管M1的栅极与所述移位寄存器的输出端OUT连接，其漏极与第一电平信号端VGH1连接，其源极与第二晶体管M2的漏极及第四晶体管M4的栅极连接；
所述第二晶体管M2的栅极与第一时钟信号端CK连接，其源极与第二电平信号端VGL1连接；
所述第三晶体管M3的栅极与第一时钟信号端CK连接，其源极与所述移位寄存器的输入端IN连接，其漏极与第五晶体管M5的栅极连接；
所述第四晶体管M4的漏极与第一电平信号端VGH1连接，其源极与所述移位寄存器的输出端OUT连接，且所述第四晶体管M4的栅极与漏极之间连接有第一电容C1；
所述第五晶体管M5的源极与第二时钟信号端CKB连接，其漏极与所述移位寄存器的输出端OUT连接，且所述第五晶体管M5的栅极与漏极之间连接有第二电容C2。
具体的，在本实施例中，所述第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5均为PMOS晶体管。
请参考图4，其为当图3所示的移位寄存器中的晶体管为PMOS晶体管时的工作时序图。结合图3及图4，接下去，将介绍所述移位寄存器的驱动方法。
在本实施例中，所述第一电平信号端VGH1的输入信号为高电平信号(即该信号电平值恒定，且电平值相对后续出现的低电平信号的电平值高)，所述第二电平信号端VGL1的输入信号为低电平信号(即该信号电平值恒定，且电平值相对于前述出现的高电平信号的电平值低)，所述移位寄存器的输入端IN接入低电平脉冲信号，所述第一时钟信号端CK接入第一时钟信号ck，所述第二时钟信号端CKB接入第二时钟信号ckb，其中，所述第二时钟信号ckb是第一时钟信号ck的反相信号(即第一时钟信号ck的周期与第二时钟信号ckb的周期相同，相位相反，而当第一时钟信号ck为高电平时，第二时钟信号ckb为低电平；当第一时钟信号ck为低电平时，第二时钟信号ckb为高电平)。
需说明的是，对于移位寄存器而言，根据其中所使用的晶体管性能参数等，本领域技术人员都清楚高电平信号、低电平信号所需要给予的电平范围，因此，本申请对此不再赘述。其中，图4、图5中所给定的电平值是一个示例，并不作为对本申请的限定。
请继续参考图4，具体的，所述移位寄存器在工作过程中，主要包括如下几个阶段：
初始阶段：通常在此阶段，所述第一时钟信号端CK及第二时钟信号端CKB输入一个时钟周期的时钟信号，所述输入端IN输入高电平信号，所述输出端OUT相应的输出高电平信号，此时，整个移位寄存器处于一个复位调整阶段，以保证后续的输出信号的可靠性。
第一阶段：所述第一时钟信号端CK接入半个周期的低电平时钟信号，所述第二时钟信号端CKB接入半个周期的高电平时钟信号，所述输入端IN接入低电平信号(即整个低电平脉冲信号中的低电平部分)，
此时，第一时钟信号ck控制所述第二晶体管M2及第三晶体管M3开启，则所述第二晶体管M2将所述第二电平信号(即低电平信号)传输至第四晶体管M4的栅极，控制所述第四晶体管M4开启，在第四晶体管M4开启的情况下，将第一电平信号(即高电平信号)传输至输出端OUT，即输出端OUT得到了来自第一电平信号端VGH1的高电平信号；
在该第一阶段，第四晶体管M4将第一电平信号(即高电平信号)传输至输出端OUT的同时，所述第三晶体管M3将输入信号(即低电平信号)传输至第五晶体管M5的栅极，控制所述第五晶体管M5开启，在第五晶体管M5开启的情况下，将所述第二时钟信号(即高电平信号)传输至输出端OUT，即输出端OUT得到了来自第二时钟信号端的高电平信号。
第二阶段：所述第一时钟信号端CK接入半个周期的高电平时钟信号，所述第二时钟信号端CKB接入半个周期的低电平时钟信号，所述输入端IN接入高电平信号，此时，由于第二电容C2的作用(即电容的耦合作用)，节点N2将保持低电平，从而控制第五晶体管M5开启，将第二时钟信号(即低电平信号)传输至输出端OUT。与此同时，由于输出端OUT的作用，第一晶体管M1将被开启，其将第一电平信号端VGH1的高电平信号传输至节点N1，使得节点N1的电平值为高电平，从而使得第四晶体管M4处于关闭状态。
至此，体现了移位寄存器的移位功能，即将输入端的低电平脉冲信号移了半个周期输出。
由于移位寄存器通常使用于栅极驱动器，其还将有一段时间的保持功能，此时，移位寄存器需要保持较好的高电平输出。
第三阶段：在这一阶段中，当第一时钟信号端CK接入半个周期的低电平时钟信号时，第四晶体管M4被开启，将第一电平信号端VGH1的高电平信号传输至输出端OUT，而当第一时钟信号端CK接入半个周期的高电平时钟信号时，在第一电容C1的作用下，节点N1将保持低电平，从而控制第四晶体管M4开启，继续将第一电平信号端VGH1稳定的高电平信号传输至输出端OUT，由此，保证了移位寄存器输出端稳定的高电平信号输出。
由此可见，在本实施例的移位寄存器的设计中，当输出端处于需要保持阶段时，即在第三阶段中，输出端将一直从第一电平信号端VGH1获取稳定的第一电平信号，由此，防止了输出信号的失真问题，提高了移位寄存器及其驱动方法的可靠性。
【实施例二】
本实施例二与实施例一的差别在于，针对图3所示的移位寄存器，其中的晶体管(第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4及第五晶体管M5)为NMOS晶体管。
其中，所述移位寄存器的工作时序请参考图5，第一电平信号端VGL2的输入信号为低电平信号，第二电平信号端VGH2的输入信号为高电平信号，移位寄存器的输入端IN接入高电平脉冲信号，第一时钟信号端CK接入第一时钟信号ck，第二时钟信号端CKB接入第二时钟信号ckb，其中，所述第二时钟信号ckb是第一时钟信号ck的反相信号。
请继续参考图5，具体的，所述移位寄存器在工作过程中，主要包括如下几个阶段：
初始阶段：通常在此阶段，所述第一时钟信号端CK及第二时钟信号端CKB输入一个时钟周期的时钟信号，所述输入端IN输入低电平信号，所述输出端OUT相应的输出低电平信号，此时，整个移位寄存器处于一个复位调整阶段，以保证后续的输出信号的可靠性。
第一阶段：所述第一时钟信号端CK接入半个周期的高电平时钟信号，所述第二时钟信号端CKB接入半个周期的低电平时钟信号，所述输入端IN接入高电平信号(即整个高电平脉冲信号中的高电平部分)，
此时，第一时钟信号ck控制所述第二晶体管M2及第三晶体管M3开启，则所述第二晶体管M2将所述第二电平信号(即高电平信号)传输至第四晶体管M4的栅极，控制所述第四晶体管M4开启，在第四晶体管M4开启的情况下，将第一电平信号(即低电平信号)传输至输出端OUT，即输出端OUT得到了来自第一电平信号端VGL2的低电平信号；
在该第一阶段，第四晶体管M4将第一电平信号(即低电平信号)传输至输出端OUT的同时，所述第三晶体管M3将输入信号(即高电平信号)传输至第五晶体管M5的栅极，控制所述第五晶体管M5开启，在第五晶体管M5开启的情况下，将所述第二时钟信号(即低电平信号)传输至输出端OUT，即输出端OUT得到了来自第二时钟信号端的低电平信号。
第二阶段：所述第一时钟信号端CK接入半个周期的低电平时钟信号，所述第二时钟信号端CKB接入半个周期的高电平时钟信号，所述输入端IN接入低电平信号，
此时，由于第二电容C2的作用(即电容的耦合作用)，节点N2将保持高电平，从而控制第五晶体管M5开启，将第二时钟信号(即高电平信号)传输至输出端OUT。与此同时，由于输出端OUT的作用，第一晶体管M1将被开启，其将第一电平信号端VGL2的低电平信号传输至节点N1，使得节点N1的电平值为高电平，从而使得第四晶体管M4处于关闭状态。
至此，体现了移位寄存器的移位功能，即将输入端的高电平脉冲信号移了半个周期输出。
由于移位寄存器通常使用于栅极驱动器，其还将有一段时间的保持功能，此时，移位寄存器需要保持较好的低电平输出。
第三阶段：在这一阶段中，当第一时钟信号端CK接入半个周期的高电平时钟信号时，第四晶体管M4被开启，将第一电平信号端VGL2的低电平信号传输至输出端OUT，而当第一时钟信号端CK接入半个周期的低电平时钟信号时，在第一电容C1的作用下，节点N1将保持高电平，从而控制第四晶体管M4开启，继续将第一电平信号端VGL2稳定的低电平信号传输至输出端OUT，由此，保证了移位寄存器输出端稳定的低电平信号输出。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (12)

1.一种移位寄存器，其特征在于，包括：第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管，其中，
所述第一晶体管的栅极与所述移位寄存器的输出端连接，其漏极与第一电平信号端连接，其源极与第二晶体管的漏极及第四晶体管的栅极连接；
所述第二晶体管的栅极与第一时钟信号端连接，其源极与第二电平信号端连接；
所述第三晶体管的栅极与第一时钟信号端连接，其源极与所述移位寄存器的输入端连接，其漏极与第五晶体管的栅极连接；
所述第四晶体管的漏极与第一电平信号端连接，其源极与所述移位寄存器的输出端连接，且所述第四晶体管的栅极与漏极之间连接有第一电容；
所述第五晶体管的源极与第二时钟信号端连接，其漏极与所述移位寄存器的输出端连接，且所述第五晶体管的栅极与漏极之间连接有第二电容；
其中，所述第一电平信号端的输入信号不同于所述第二电平信号端的输入信号。
2.如权利要求1所述的移位寄存器，其特征在于，所述第一晶体管、第二晶体管、第三晶体管、第四晶体管及第五晶体管均为PMOS晶体管。
3.如权利要求2所述的移位寄存器，其特征在于，所述第一电平信号端的输入信号为高电平信号，所述第二电平信号端的输入信号为低电平信号，所述移位寄存器的输入端接入低电平脉冲信号，所述第一时钟信号端接入第一时钟信号，所述第二时钟信号端接入第二时钟信号，其中，所述第二时钟信号是第一时钟信号的反相信号。
4.如权利要求1所述的移位寄存器，其特征在于，所述第一晶体管、第二晶体管、第三晶体管、第四晶体管及第五晶体管均为NMOS晶体管。
5.如权利要求4所述的移位寄存器，其特征在于，所述第一电平信号端接入低电平信号，所述第二电平信号端接入高电平信号，所述移位寄存器的输入端接入高电平脉冲信号，所述第一时钟信号端接入第一时钟信号，所述第二时钟信号端接入第二时钟信号，其中，所述第二时钟信号是第一时钟信号的反相信号。
6.一种如权利要求1所述的移位寄存器的驱动方法，其特征在于，包括：
第一阶段：所述第一时钟信号端接入的第一时钟信号控制所述第二晶体管及第三晶体管开启，所述第二晶体管将所述第二电平信号端接入的第二电平信号传输至第四晶体管的栅极，控制所述第四晶体管开启，以将所述第一电平信号端接入的第一电平信号传输至所述移位寄存器的输出端，同时，所述第三晶体管将所述移位寄存器的输入端接入的输入信号传输至第五晶体管的栅极，控制所述第五晶体管开启，以将所述第二时钟信号端接入的第二时钟信号传输至所述移位寄存器的输出端；
第二阶段：控制所述第五晶体管开启，将所述第二时钟信号端提供的第二时钟信号传输至输出端；
第三阶段：控制所述第四晶体管开启，将所述第一电平信号端接入的第一电平信号传输至输出端。
7.如权利要求6所述的移位寄存器的驱动方法，其特征在于，所述第一晶体管、第二晶体管、第三晶体管、第四晶体管及第五晶体管均为PMOS晶体管。
8.如权利要求7所述的移位寄存器的驱动方法，其特征在于，所述第一电平信号为高电平信号，所述第二电平信号为低电平信号，所述移位寄存器的输入端接入的输入信号为低电平脉冲信号，所述第二时钟信号是第一时钟信号的反相信号。
9.如权利要求8所述的移位寄存器的驱动方法，其特征在于，在第一阶段，所述输出端输出的信号为高电平信号；在第二阶段，所述输出端输出的信号为低电平信号。
10.如权利要求6所述的移位寄存器的驱动方法，其特征在于，所述第一晶体管、第二晶体管、第三晶体管、第四晶体管及第五晶体管均为NMOS晶体管。
11.如权利要求10所述的移位寄存器的驱动方法，其特征在于，所述第一电平信号为低电平信号，所述第二电平信号为高电平信号，所述输入信号为高电平脉冲信号，所述第二时钟信号是第一时钟信号的反相信号。
12.如权利要求11所述的移位寄存器的驱动方法，其特征在于，在第一阶段，所述输出端输出的信号为低电平信号；在第二阶段，所述输出端输出的信号为高电平信号。
CN201210224177.0A 2012-06-29 2012-06-29 移位寄存器及其驱动方法 Active CN103295641B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201210224177.0A CN103295641B (zh) 2012-06-29 2012-06-29 移位寄存器及其驱动方法
PCT/CN2012/084203 WO2014000360A1 (zh) 2012-06-29 2012-11-07 移位寄存器及其驱动方法
EP12876595.5A EP2717269B1 (en) 2012-06-29 2012-11-07 Shift register and driving method thereof
US14/083,304 US9208734B2 (en) 2012-06-29 2013-11-18 Shift register and driving method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210224177.0A CN103295641B (zh) 2012-06-29 2012-06-29 移位寄存器及其驱动方法

Publications (2)

Publication Number Publication Date
CN103295641A CN103295641A (zh) 2013-09-11
CN103295641B true CN103295641B (zh) 2016-02-10

Family

ID=49096367

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210224177.0A Active CN103295641B (zh) 2012-06-29 2012-06-29 移位寄存器及其驱动方法

Country Status (4)

Country Link
US (1) US9208734B2 (zh)
EP (1) EP2717269B1 (zh)
CN (1) CN103295641B (zh)
WO (1) WO2014000360A1 (zh)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8878589B2 (en) * 2011-06-30 2014-11-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
JP6075922B2 (ja) 2012-02-29 2017-02-08 株式会社半導体エネルギー研究所 表示装置
US10043794B2 (en) 2012-03-22 2018-08-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US20160240159A1 (en) * 2013-10-08 2016-08-18 Sharp Kabushiki Kaisha Shift register and display device
CN104751769A (zh) * 2013-12-25 2015-07-01 昆山工研院新型平板显示技术中心有限公司 扫描驱动器及使用该扫描驱动器的有机发光显示器
CN103928056B (zh) * 2014-03-06 2017-02-08 厦门天马微电子有限公司 移位寄存器、栅极驱动电路、阵列基板、显示面板及装置
CN103915074B (zh) * 2014-03-31 2016-04-06 上海天马有机发光显示技术有限公司 一种移位寄存器单元、栅极驱动装置和显示面板
KR20160003364A (ko) * 2014-06-30 2016-01-11 삼성디스플레이 주식회사 스캔 구동 장치 및 이를 이용한 표시 장치
CN104318888B (zh) * 2014-11-06 2017-09-15 京东方科技集团股份有限公司 阵列基板栅极驱动单元、方法、电路和显示装置
CN104505013B (zh) * 2014-12-24 2017-06-27 深圳市华星光电技术有限公司 驱动电路
CN104485065B (zh) * 2014-12-30 2017-02-22 上海天马有机发光显示技术有限公司 移位寄存器、驱动方法、栅极驱动电路
CN104537992B (zh) * 2014-12-30 2017-01-18 深圳市华星光电技术有限公司 用于液晶显示装置的goa电路
CN104485079B (zh) * 2014-12-31 2017-01-18 深圳市华星光电技术有限公司 用于液晶显示装置的goa电路
US9626928B2 (en) * 2014-12-31 2017-04-18 Shenzhen China Star Optoelectronics Technology Co., Ltd. Liquid crystal display device comprising gate driver on array circuit
CN104537979B (zh) 2015-01-28 2017-03-15 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路
CN106981263A (zh) * 2015-06-29 2017-07-25 杨秀莲 一种平板显示器的阵列扫描控制电路
CN105185411B (zh) * 2015-06-30 2019-03-26 上海天马有机发光显示技术有限公司 一种移位寄存器及其驱动方法
CN104952396B (zh) * 2015-06-30 2017-10-31 上海天马有机发光显示技术有限公司 一种移位寄存器及其驱动方法
CN104934071B (zh) * 2015-07-02 2018-09-11 京东方科技集团股份有限公司 一种移位寄存器、栅极驱动电路及显示装置
CN106653089B (zh) * 2015-10-22 2020-06-09 上海和辉光电有限公司 移位寄存器单元、栅极驱动电路及显示装置
CN105304021B (zh) * 2015-11-25 2017-09-19 上海天马有机发光显示技术有限公司 移位寄存器电路、栅极驱动电路及显示面板
CN107025872B (zh) * 2016-01-29 2020-06-02 上海和辉光电有限公司 移位寄存器单元、栅极驱动电路及显示装置
CN105575329B (zh) * 2016-03-16 2017-12-01 京东方科技集团股份有限公司 移位寄存器及驱动方法、驱动电路、阵列基板及显示装置
CN108417183B (zh) * 2017-02-10 2020-07-03 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路、显示装置
CN108597452B (zh) * 2018-03-30 2020-05-15 上海天马有机发光显示技术有限公司 移位寄存器及其驱动方法、扫描驱动电路和显示装置
CN110176204B (zh) * 2018-08-24 2021-01-26 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路、显示装置
CN109147645B (zh) * 2018-10-18 2021-10-22 武汉天马微电子有限公司 一种显示面板及显示装置
CN110517620B (zh) * 2019-08-30 2022-11-29 成都辰显光电有限公司 一种移位寄存器及显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101145398A (zh) * 2006-09-12 2008-03-19 三星Sdi株式会社 移位寄存器及使用该移位寄存器的有机发光显示器
CN101800026A (zh) * 2009-02-06 2010-08-11 三星移动显示器株式会社 发光显示设备及其驱动方法
CN102467972A (zh) * 2010-11-18 2012-05-23 上海天马微电子有限公司 一种动态移位寄存器单元及动态移位寄存器
CN102479477A (zh) * 2010-11-26 2012-05-30 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路和显示装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4761643B2 (ja) * 2001-04-13 2011-08-31 東芝モバイルディスプレイ株式会社 シフトレジスタ、駆動回路、電極基板及び平面表示装置
US7486269B2 (en) * 2003-07-09 2009-02-03 Samsung Electronics Co., Ltd. Shift register, scan driving circuit and display apparatus having the same
KR101030528B1 (ko) 2004-05-27 2011-04-26 엘지디스플레이 주식회사 쉬프트 레지스터 및 이를 사용한 액정표시장치
US7286627B2 (en) * 2005-07-22 2007-10-23 Wintek Corporation Shift register circuit with high stability
TWI281164B (en) * 2005-09-29 2007-05-11 Au Optronics Corp A shift register
US7432737B2 (en) * 2005-12-28 2008-10-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic device
US7430268B2 (en) * 2006-01-05 2008-09-30 Au Optronics Corporation Dynamic shift register with built-in disable circuit
TWI338877B (en) * 2006-05-04 2011-03-11 Chi Mei El Corp A shift register circuit and a pull high element thereof
KR100805538B1 (ko) * 2006-09-12 2008-02-20 삼성에스디아이 주식회사 쉬프트 레지스터 및 이를 이용한 유기전계발광 표시장치
TWI349908B (en) * 2006-09-14 2011-10-01 Au Optronics Corp Shift register, shift register array circuit, and flat display apparatus
TWI386904B (zh) * 2008-05-12 2013-02-21 Chimei Innolux Corp 平面顯示器
WO2010150574A1 (ja) * 2009-06-25 2010-12-29 シャープ株式会社 シフトレジスタおよびそれを備えた表示装置、ならびにシフトレジスタの駆動方法
KR101056213B1 (ko) * 2009-10-07 2011-08-11 삼성모바일디스플레이주식회사 구동부 및 이를 이용한 유기전계발광 표시장치
US9390813B2 (en) * 2010-09-02 2016-07-12 Sharp Kabushiki Kaisha Shift register including unit circuits connected in multistage manner, and display device
JP6075922B2 (ja) * 2012-02-29 2017-02-08 株式会社半導体エネルギー研究所 表示装置
JP5853338B2 (ja) * 2012-04-10 2016-02-09 株式会社Ｊｏｌｅｄ バッファ回路及びバッファ回路の駆動方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101145398A (zh) * 2006-09-12 2008-03-19 三星Sdi株式会社 移位寄存器及使用该移位寄存器的有机发光显示器
CN101800026A (zh) * 2009-02-06 2010-08-11 三星移动显示器株式会社 发光显示设备及其驱动方法
CN102467972A (zh) * 2010-11-18 2012-05-23 上海天马微电子有限公司 一种动态移位寄存器单元及动态移位寄存器
CN102479477A (zh) * 2010-11-26 2012-05-30 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路和显示装置

Also Published As

Publication number Publication date
US20140079176A1 (en) 2014-03-20
US9208734B2 (en) 2015-12-08
WO2014000360A1 (zh) 2014-01-03
EP2717269A4 (en) 2015-11-04
EP2717269A1 (en) 2014-04-09
CN103295641A (zh) 2013-09-11
EP2717269B1 (en) 2019-03-27

Similar Documents

Publication Publication Date Title
CN103295641B (zh) 移位寄存器及其驱动方法
CN101377956B (zh) 移位寄存器及液晶显示器
CN103915074B (zh) 一种移位寄存器单元、栅极驱动装置和显示面板
EP2743929B1 (en) Shift register unit, gate driver, and display device
CN103474040B (zh) 栅极驱动单元、栅极驱动电路和显示装置
US9201445B2 (en) Gate driving circuit for thin film transistor liquid crystal display and thin film transistor liquid crystal display
JP6472525B2 (ja) 液晶ディスプレイとそのゲート駆動装置
US20150348596A1 (en) Shift register unit, gate driving circuit, driving method and display apparatus
US20170124969A1 (en) Scanning driving circuit and a liquid crystal display apparatus with the scanning driving circuit
JP6806953B2 (ja) Ｇｏａ回路駆動アーキテクチャ
CN100592425C (zh) 移位寄存器及液晶显示器
US9443462B2 (en) Gate driving circuit, gate line driving method and display device
US20150318052A1 (en) Shift register unit, gate drive circuit and display device
CN105096874B (zh) 一种 goa 电路、阵列基板和液晶显示器
CN101388253B (zh) 移位寄存器及液晶显示器
US20160035304A1 (en) Array substrate, driving method thereof, and display device
CN104537972B (zh) 驱动电路、触控显示面板及触控显示装置
CN103000155B (zh) 移位寄存器单元、阵列基板栅极驱动装置及显示设备
CN104952406A (zh) 移位寄存器及其驱动方法、栅极驱动电路和显示装置
CN105427825A (zh) 一种移位寄存器、其驱动方法及栅极驱动电路
KR102057818B1 (ko) 낸드 래치의 구동 회로 및 낸드 래치의 시프트 레지스터
CN104900210A (zh) 移位寄存器及其驱动方法、栅极驱动电路和显示装置
CN104460082A (zh) 具有触控功能的液晶显示器及其触控检测方法
CN104766587A (zh) 扫描驱动电路及其驱动方法、阵列基板、显示装置
CN104008738A (zh) 显示面板与栅极驱动器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant