CN110517620B - 一种移位寄存器及显示面板 - Google Patents

Abstract

本发明公开了一种移位寄存器及显示面板。移位寄存器包括输出调节模块、触发写入模块、节点控制模块、电位保持模块以及耦合模块，输出调节模块根据第一节点和第二节点上的信号以及第一时钟信号调节所述移位寄存器的输出信号，触发写入模块在电位缓变时段将触发信号写入所述第二节点，节点控制模块在所述电位缓变时段将第一电源信号写入第一节点，电位保持模块在电位维持时段调节第一节点的电位至第二时钟信号的低电位以使第一节点在电位缓变时段的电位小于第一电源信号的电位，耦合模块将移位寄存器的输出信号耦合至第二节点。本发明实施例提供的技术方案，提高了移位寄存器输出信号的稳定性，优化了显示面板的显示效果。

Description

一种移位寄存器及显示面板

技术领域

本发明实施例涉及显示技术领域，尤其涉及一种移位寄存器及显示面板。

背景技术

随着显示技术的发展，用户对显示面板显示效果的要求越来越高，对显示面板的显示稳定性的要求也就有越来越高。

显示面板中存在提供各级扫描信号的移位寄存器，移位寄存器存在输出信号稳定性差，影响显示面板显示效果的问题。

发明内容

有鉴于此，本发明提供一种移位寄存器及显示面板，提高了移位寄存器输出信号的稳定性，优化了显示面板的显示效果。

第一方面，本发明实施例提供了一种移位寄存器，包括：

输出调节模块，所述输出调节模块用于根据第一节点和第二节点上的信号以及第一时钟信号调节所述移位寄存器的输出信号；

触发写入模块，所述触发写入模块用于在电位缓变时段将触发信号写入所述第二节点；

节点控制模块，所述节点控制模块用于在所述电位缓变时段将第一电源信号写入所述第一节点；

电位保持模块，所述电位保持模块用于在电位维持时段调节所述第一节点的电位至第二时钟信号的低电位以使所述第一节点在所述电位缓变时段的电位小于所述第一电源信号的电位；

耦合模块，所述耦合模块用于将所述移位寄存器的输出信号耦合至所述第二节点。

进一步地，所述输出调节模块包括：

第一晶体管，所述第一晶体管的控制端作为所述第一节点，所述第一晶体管的第一端接入所述第一电源信号；

第二晶体管，所述第二晶体管的控制端作为所述第二节点，所述第二晶体管的第一端与所述第一晶体管的第二端电连接作为所述输出调节模块的信号输出端，所述第二晶体管第二端接入第一时钟信号。

进一步地，所述输出调节模块还包括：

存储模块，所述存储模块用于维持所述第一节点的电位。

进一步地，所述电位保持模块包括：

第三晶体管，所述第三晶体管的控制端与第二端短接并接入第一时钟信号；

第四晶体管，所述第四晶体管的控制端与所述第三晶体管的第一端电连接，所述第四晶体管的第二端接入所述第二时钟信号；

第一电容，所述第一电容的第一端与所述第三晶体管的第一端电连接，所述第一电容的第二端接入所述第一电源信号；

第五晶体管，所述第五晶体管的控制端接入所述第二时钟信号，所述第五晶体管的第一端与所述第四晶体管的第一端电连接，所述第五晶体管的第二端与所述第一节点电连接。

进一步地，所述节点控制模块的控制端与所述触发写入模块的第一端电连接，所述节点控制模块的第一端与所述第一节点电连接，所述节点控制模块的第二端接入所述第一电源信号。

进一步地，所述触发写入模块的控制端接入所述第二时钟信号，所述触发写入模块的第一端与所述第二节点电连接，所述触发写入模块的第二端接入所述触发信号。

进一步地，所述移位寄存器还包括：

第一电位稳定模块，所述第一电位稳定模块用于在电位维持时段以及所述电位维持时段以后的时段维持所述输出信号稳定输出。

进一步地，所述第一电位稳定模块包括：

第六晶体管，所述第六晶体管的控制端与所述第一节点电连接，所述第六晶体管的第一端接入所述第一电源信号；

第七晶体管，所述第七晶体管的控制端接入第一时钟信号，所述第七晶体管的第一端与所述第六晶体管的第二端电连接，所述第七晶体管的第二端与所述第二节点电连接。

进一步地，所述移位寄存器还包括：

第二电位稳定模块，所述第二电位稳定模块的控制端接入第二电源信号，所述第二电位稳定模块的第一端与所述触发写入模块的第一端电连接，所述第二电位稳定模块的第二端与所述第二节点电连接。

第二方面，本发明实施例还提供了一种显示面板，包括位于所述显示面板非显示区的至少一个栅极驱动电路，所述栅极驱动电路包括多个级联的如第一方面任意所述的移位寄存器，每个所述移位寄存器的信号输出端与所述显示面板中对应的扫描信号线电连接。。

本发明实施例提供的移位寄存器包括输出调节模块、触发写入模块、节点控制模块、电位保持模块以及耦合模块，输出调节模块用于根据第一节点和第二节点上的信号以及第一时钟信号调节所述移位寄存器的输出信号，触发写入模块用于在电位缓变时段将触发信号写入所述第二节点，节点控制模块用于在所述电位缓变时段将第一电源信号写入第一节点，电位保持模块用于在电位维持时段调节第一节点的电位至第二时钟信号的低电位以使第一节点在电位缓变时段的电位小于第一电源信号的电位，耦合模块用于将移位寄存器的输出信号耦合至第二节点，这样，在实现移位寄存器移位输出功能的同时，提高了移位寄存器输出信号的稳定性，改善了显示面板的显示效果。

附图说明

通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显：

图1为本发明实施例提供的一种移位寄存器的结构示意图；

图2为本发明实施例提供的一种移位寄存器的时序图；

图3为本发明实施例提供的一种移位寄存器的电路结构示意图；

图4为本发明实施例提供的另一种移位寄存器的电路结构示意图；

图5为本发明实施例提供的一种显示面板的结构示意图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。贯穿本说明书中，相同或相似的附图标号代表相同或相似的结构、元件或流程。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。

本发明实施例提供了一种移位寄存器，包括输出调节模块、触发写入模块、节点控制模块、电位保持模块和耦合模块，所述输出调节模块用于根据第一节点和第二节点上的信号以及第一时钟信号调节所述移位寄存器的输出信号，所述触发写入模块用于在电位缓变时段将触发信号写入所述第二节点，所述节点控制模块用于在所述电位缓变时段将第一电源信号写入所述第一节点，所述电位保持模块用于在电位维持时段调节所述第一节点的电位至第二时钟信号的低电位以使所述第一节点在所述电位缓变时段的电位小于所述第一电源信号的电位，所述耦合模块用于将所述移位寄存器的输出信号耦合至所述第二节点。

显示面板包括栅极驱动电路、源极驱动电路以及像素阵列，栅极驱动电路用以依次开启像素阵列中的像素行，源极驱动电路输出数据信号至对应的像素，实现显示面板的显示功能。栅极驱动电路一般由多个级联的移位寄存器构成，将各级移位寄存器的驱动信号输出端分别对应一条栅极信号线，时钟信号线向对应的移位寄存器提供时钟信号，移位寄存器在时钟信号线传输的时钟信号的控制下沿扫描方向依次向对应的栅极信号线输出扫描信号，移位寄存器一般包括多个晶体管，长时间工作的晶体管存在的阈值电压漂移的问题以及晶体管较大的漏电流都会影响移位寄存器输出信号的稳定性，进而影响显示面板的显示效果。

本发明实施例提供了一种移位寄存器及显示面板，在实现移位寄存器移位输出功能的同时，利用电位保持模块使得第一节点在电位缓变时段的电位小于第一电源信号的电位，有利于阶梯式拉高第一节点的电位，进而通过耦合移位寄存器的输出信号至第二节点以提高移位寄存器输出信号的稳定性，改善显示面板的显示效果。

以上是本发明的核心思想，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下，所获得的所有其他实施例，都属于本发明保护的范围。

图1为本发明实施例提供的一种移位寄存器的结构示意图，图2为本发明实施例提供的一种移位寄存器的时序图。结合图1和图2，移位寄存器10包括输出调节模块1、触发写入模块2、节点控制模块3、电位保持模块4以及耦合模块5，输出调节模块1用于根据第一节点N1和第二节点N2上的信号以及第一时钟信号CKB调节移位寄存器10的输出信号，触发写入模块2用于在电位缓变时段t1将触发信号STV写入第二节点N2，节点控制模块3用于在电位缓变时段t1将第一电源信号VH写入第一节点N1，电位保持模块4用于在电位维持时段t4调节第一节点N1的电位至第二时钟信号CK的低电位以使第一节点N1在电位缓变时段t1的电位小于第一电源信号VH的电位，耦合模块5用于将移位寄存器10的输出信号耦合至第二节点N2。

具体地，结合图1和图2，节点控制模块3在电位缓变时段t1将第一电源信号VH写入第一节点N1，如果不设置电位保持模块4，第一节点N1在电位缓变时段t1的电位应等于第一电源信号VH的电位，设置电位保持模块4，电位保持模块4在电位维持时段t4调节第一节点N1的电位至第二时钟信号CK的低电位，使得第一节点N1在重新进入电位缓变时段t1时，充电时间较短，第一节点N1的电位无法升高至第一电源信号VH的电位，即第一节点N1的电位在电位缓变时段t1的电位小于第一电源信号VH的电位，后续随着充电时间的增加，第一节点N1的电位上升至第一电源信号VH的电位，实现了阶梯式拉高第一节点N1的电位。

输出调节模块1根据第一节点N1和第二节点N2上的信号以及第一时钟信号CKB调节移位寄存器10的输出信号，由于第一节点N1的电位在电位保持模块4的作用下阶梯式拉高至第一电源信号VH的电位，阶梯式拉高的第一节点N1的电位使得移位寄存器10的输出信号先维持一段时间的高电位，在第一时钟信号CKB的作用下，移位寄存器10的输出信号由先前维持的高电位跳变至低电位，由于耦合模块5能够将移位寄存器10的输出信号耦合至第二节点N2，第二节点N2的电位由于耦合作用下降至较低电位，输出调节模块1依据第二节点N2电位的变化，调节输出调节模块1内部的晶体管进入深线性工作区，使得移位寄存器10的输出信号保持较好的一致性，进而在实现移位寄存器10移位输出功能的同时，提高移位寄存器10输出信号的稳定性，改善显示面板的显示效果。

图3为本发明实施例提供的一种移位寄存器的电路结构示意图。结合图1至图3，输出调节模块1包括第一晶体管T1和第二晶体管T2，第一晶体管T1的控制端b1作为第一节点N1，第一晶体管T1的第一端b2接入第一电源信号VH，第二晶体管T2的控制端b1作为第二节点N2，第二晶体管T2的第一端b2与第一晶体管T1的第二端b3电连接作为输出调节模块1的信号输出端OUT，第二晶体管T2第二端b3接入第一时钟信号CKB。

具体地，结合图1至图3，第一节点N1上的信号调节第一晶体管T1的通断，第二节点N2上的信号调节第二晶体管T2的通断，第一晶体管T1的第一端b2接入第一电源信号VH，第二晶体管T2的第二端b3接入第一时钟信号CKB，第一晶体管T1与第二晶体管T2的电连接点作为移位寄存器10的输出端，通过调节第一节点N1和第二节点N2上的信号可以调节第一晶体管T1和第二晶体管T2的通断，进而使得输出调节模块1将第一电源信号VH输出作为移位寄存器10的输出信号，或者将第一时钟信号CKB输出作为移位寄存器10的输出信号。

可选地，结合图1至图3，输出调节模块1还可以包括存储模块11，存储模块11用于维持第一节点N1的电位。具体地，结合图1至图3，存储模块11的第一端e1与第一节点N1电连接，存储模块11的第二端e2接入第一电源信号VH，存储模块11例如可以为电容，存储模块11的设置提高了第一晶体管T1的栅极电压的稳定性，第一晶体管T1的栅极电压又影响移位寄存器10输出信号的稳定性，因此存储模块11的设置有利于提高移位寄存器10输出信号的稳定性。

可选地，结合图1至图3，电位保持模块4包括第三晶体管T3、第四晶体管T4、第一电容C1及第五晶体管T5，第三晶体管T3的控制端b1与第二端b3短接并接入第一时钟信号CKB，第四晶体管T4的控制端b1与第三晶体管T3的第一端b2电连接，第四晶体管T4的第二端b3接入第二时钟信号CK，第一电容C1的第一端e1与第三晶体管T3的第一端b2电连接，第一电容C1的第二端e2接入第一电源信号VH，第五晶体管T5的控制端b1接入第二时钟信号CK，第五晶体管T5的第一端b2与第四晶体管T4的第一端b2电连接，第五晶体管T5的第二端b3与第一节点N1电连接。

具体地，结合图1至图3，第一电容C1能够保持第四晶体管T4的栅极电位，即实现电位保持模块4的电位保持功能，可以在电位跳变阶段t3利用第一时钟信号CKB控制第三晶体管T3导通，这样第一时钟信号CKB对第一电容C1充电，由于电位跳变阶段t3第一时钟信号CKB的电位为低电位，且第一电容C1的另一端接入高电位的第一电源信号VH，因此第一电容C1连接第四晶体管T4的栅极的一端为低电位，在电位维持时段t4，第一电容C1保持第四晶体管T4的栅极电位为低电位，第四晶体管T4导通，且第五晶体管T5在第二时钟信号CK的作用下导通，第二时钟信号CK的低电位写入第一节点N1，即电位保持模块4在电位维持时段t4调节第一节点N1的电位至第二时钟信号CK的低电位，在下一帧显示画面的电位缓变时段t1，控制节点控制模块3导通以将第一电源信号VH送入第一节点N1的过程，由于电位保持模块4在电位维持时段t4调节第一节点N1的电位至第二时钟信号CK的低电位，电位缓变时段t1的充电时间较短，使得第一节点N1在电位缓变时段t1的电位小于第一电源信号VH的电位。

可选地，结合图1至图3，节点控制模块3的控制端b1与触发写入模块2的第一端b2电连接，节点控制模块3的第一端b2与第一节点N1电连接，节点控制模块3的第二端b3接入第一电源信号VH，以实现节点控制模块3在电位缓变时段t1将第一电源信号VH送至第一节点N1，为实现第一节点电位的阶梯式变化做准备。

可选地，结合图1至图3，触发写入模块2的控制端b1接入第二时钟信号CK，触发写入模块2的第一端b2与第二节点N2电连接，触发写入模块2的第二端b3接入触发信号STV。

具体地，结合图1至图3，可以通过第二时钟信号CK控制触发写入模块2在电位缓变时段t1导通，触发信号STV通过触发写入模块2写入第二节点N2，可以设置触发信号STV在电位缓变时段t1的电位为低电位，则节点控制模块3在低电位的触发信号STV的作用下导通，第一电源信号VH在电位缓变时段t1写入第一节点N1。

图4为本发明实施例提供的另一种移位寄存器的电路结构示意图。在图1和图3所示结构的移位寄存器的基础上，图4所示结构的移位寄存器10还包括第一电位稳定模块6，第一电位稳定模块6用于在电位维持时段t4以及电位维持时段t4以后的时段维持输出信号稳定输出。

可选地，结合图2和图4，第一电位稳定模块6包括第六晶体管T6和第七晶体管T7，第六晶体管T6的控制端b1与第一节点N1电连接，第六晶体管T6的第一端b2接入第一电源信号VH，第七晶体管T7的控制端b1接入第一时钟信号CKB，第七晶体管T7的第一端b2与第六晶体管T6的第二端b3电连接，第七晶体管T7的第二端b3与第二节点N2电连接。

具体地，结合图2和图4，由于在一帧显示周期内的电位维持时段t4以及电位维持时段t4以后的时段，第一节点N1的电位始终为低电位，因此在一帧显示周期内的电位维持时段t4以及电位维持时段t4以后的时段，第六晶体管T6始终导通，第七晶体管T7在跳变的第一时钟信号CKB的作用下交替开关，因此第二节点N2的电位始终等于第一电源信号VH的电位，即第二节点N2的电位始终为高电位，避免在一帧显示周期内的电位维持时段t4以及电位维持时段t4以后的时段，第二晶体管T2开启导致第二晶体管T2接入的第一时钟信号CKB影响移位寄存器10的输出信号的稳定性，即第一电位稳定模块6用于在电位维持时段t4以及电位维持时段t4以后的时段维持输出信号稳定输出，进一步提高了移位寄存器10的输出信号的稳定性。

可选地，结合图2和图4，移位寄存器10还包括第二电位稳定模块7，第二电位稳定模块7的控制端b1接入第二电源信号VL，第二电位稳定模块7的第一端b2与触发写入模块2的第一端b2电连接，第二电位稳定模块7的第二端b3与第二节点N2电连接。

具体地，结合图2和图4，第二电源信号VL可以为低电位电源信号，第二电位稳定模块7可以包括第八晶体管T8，第八晶体管T8处于常开状态，第八晶体管T8的栅源和栅漏之间存在寄生电容，能够提高第二节点N2电位的稳定性，进而提高移位寄存器10的输出信号的稳定性。

示例性地，如图4所示，可以设置所有的晶体管为P型晶体管，也可以设置所有的晶体管均为N型晶体管，仅需将驱动时序中的高低电位颠倒即可，本发明实施例对此不作限定，下面结合图2和图4对移位寄存器10的工作原理进行具体说明：

在电位缓变时段t1，即第一时段t1，第九晶体管T9导通，第八晶体管T8常开，触发信号STV写入第二节点N2，第二晶体管T2导通，由于第一节点N1维持上一帧内电位维持时段t4的低电位，第十晶体管T10、第六晶体管T6和第一晶体管T1导通，第五晶体管T5在第二时钟信号CK的作用下导通，其余晶体管关断。

示例性地，可以设置第一电源信号VH的电位等于7V，设置第二时钟信号CK的低电位为-7V，由于第一节点N1在上一帧的电位维持时段t4被电位保持模块4写入第二时钟信号CK的低电位，因此第一节点N1在上一帧的电位维持时段t4的电位等于-7V。在电位缓变时段t1，第一电源信号VH通过第十晶体管T10写入第一节点N1，由于电位缓变时段t1的充电时间较短，因此第一节点N1在电位缓变时段t1的电位小于第一电源信号VH的电位，例如可以为1.5V左右。另外，可以设置触发信号STV的低电位等于-6V，则在电位缓变时段t1，第二节点N2被拉低至-6V左右，第二晶体管T2导通，移位寄存器10的输出信号在第一电源信号VH和第一时钟信号CKB的作用下为高电位。

在电位阶梯时段t2，即第二时段t2，第九晶体管T9、第五晶体管T5、第十晶体管T10、第六晶体管T6和第一晶体管T1关断，其余晶体管维持上一时段的开关状态。

随着对第一节点N1充电时间的增加，第一节点N1的电位在电位阶梯时段t2被充电至第一电源信号VH的电位，例如等于7V，第一节点N1的电位实现阶梯式增长，第二节点N2的电位维持上一阶段的-6V，移位寄存器10的输出信号第一时钟信号CKB的作用下仍为高电位。

在电位跳变阶段t3，即第三时段t3，第三晶体管T3和第七晶体管T7导通，其余晶体管维持上一时段的开关状态。

第一节点N1的电位仍维持第一电源信号VH的电位，例如为7V，电位保持模块4内，第三晶体管T3到导通，第一时钟信号CKB为低电位且第一时钟信号CKB向第一电容C1充电。另外，第一晶体管T1仍关断，第二晶体管T2导通，由于第一时钟信号CKB由电位阶梯时段t2的高电位跳变为电位跳变阶段t3的低电位，可以设置第一时钟信号CKB的高低电位的差值为15V左右，移位寄存器10的输出信号同样由电位阶梯时段t2的第一时钟信号CKB的高电位跳变为电位跳变阶段t3的第一时钟信号CKB的低电位，即移位寄存器10的输出信号减小15V左右，耦合模块5例如可以为电容，由于耦合模块5的耦合作用，移位寄存器10的输出信号耦合至第二节点N2，第二节点N2的电位同样下降15V左右，由于第二节点N2在电位阶梯时段t2的电位为-6V左右，因此电位跳变阶段t3第二节点N2的电位变到-21V左右。

这样，第一节点N1在电位缓变时段t1先被预拉高至一定电压，在电位阶梯时段t2被完全拉高至高电平，在这个过程中，第二节点N2的电位被拉低至一定的电压，由于第一节点N1的预拉高动作，使得第二节点N2的二次自举拉低的电平更低，例如第二节点N2的电位被拉低至-21V左右，由于第二晶体管T2为P型晶体管，第二节点N2较低的电位使得第二晶体管T2快速打开进入深线性区，快速使得移位寄存器10的输出信号变为低电位且保持一段时间，提高了移位寄存器10输出信号的稳定性。

在电位维持时段t4，即第四时段t4，第九晶体管T9、第五晶体管T5、第四晶体管T4、第六晶体管T6、第七晶体管T7、第一晶体管T1、第二晶体管T2和第八晶体管T8导通，其余晶体管关断。

由于在电位跳变阶段t3，第一时钟信号CKB向第一电容C1充电，第一电容C1保持第四晶体管T4的导通状态，且第五晶体管T5导通，因此，第二时钟信号CK写入第一节点N1，第一节点N1的电位等于第二时钟信号CK的低电位，例如等于-7V，为使第一节点N1在电位缓变时段t1的电位小于第一电源信号VH的电位，实现第一节点N1电位的阶梯式变化以提高移位寄存器10的输出稳定性做准备。另外，在一帧显示周期内的电位维持时段t4以及电位维持时段t4以后的时段，第六晶体管T6始终导通，第七晶体管T7在跳变的第一时钟信号CKB的作用下交替开关，且耦合模块5能够维持第七晶体管T7的栅极电位，因此第二节点N2的电位始终等于第一电源信号VH的电位，即第二节点N2的电位始终为高电位，避免在一帧显示周期内的电位维持时段t4以及电位维持时段t4以后的时段，第二晶体管T2开启导致第二晶体管T2接入的第一时钟信号CKB影响移位寄存器10的输出信号的稳定性，即第一电位稳定模块6用于在电位维持时段t4以及电位维持时段t4以后的时段维持输出信号稳定输出，进一步提高了移位寄存器10的输出信号的稳定性。

本发明实施例还提供了一种显示面板，图5为本发明实施例提供的一种显示面板的结构示意图。如图5所示，显示面板100包括位于显示面板100非显示区NAA的至少一个栅极驱动电路200，图5示例性地示出了位于显示面板100非显示区NAA的一个栅极驱动电路200，也可以设置图5中显示面板100非显示区NAA的左右两侧分别设置有一个栅极驱动电路200，两侧的栅极驱动电路200中的同级移位寄存器10控制相同的扫描信号线5，以提高扫描信号的均匀性。

栅极驱动电路200包括多个级联的如上述施例所述的移位寄存器10，每个移位寄存器10的信号输出端OUT与显示面板中对应的扫描信号线5电连接。具体地，如图5所示，每个移位寄存器10的输出信号传输至显示面板100中对应的扫描信号线6，位于显示区AA的像素单元6在对应的扫描信号线5传输的扫描信号，即对应级移位寄存器10的输出信号，以及对应的数据信号线7传输的数据信号的控制下发光，由于显示面板包括多个级联的如上述施例所述的移位寄存器10，因此本发明提供的显示面板具有上述有益效果，这里不再赘述。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (10)

1.一种移位寄存器，其特征在于，包括：

输出调节模块，所述输出调节模块用于根据第一节点和第二节点上的信号以及第一时钟信号调节所述移位寄存器的输出信号；

触发写入模块，所述触发写入模块用于在电位缓变时段将触发信号写入所述第二节点；

节点控制模块，所述节点控制模块用于在所述电位缓变时段将第一电源信号写入所述第一节点；

电位保持模块，所述电位保持模块用于在电位维持时段调节所述第一节点的电位至第二时钟信号的低电位以使所述第一节点在所述电位缓变时段的电位小于所述第一电源信号的电位；

耦合模块，所述耦合模块用于将所述移位寄存器的输出信号耦合至所述第二节点；

所述电位保持模块包括：

第三晶体管、第四晶体管、第五晶体管以及第一电容，所述第一电容用于接入所述第一电源信号；所述第三晶体管用于接入所述第一时钟信号，所述第四晶体管用于接入所述第二时钟信号，所述第五晶体管用于连接所述第一节点，以阶梯式拉高所述第一节点的电位。

2.根据权利要求1所述的移位寄存器，其特征在于，所述输出调节模块包括：

第一晶体管，所述第一晶体管的控制端作为所述第一节点，所述第一晶体管的第一端接入所述第一电源信号；

第二晶体管，所述第二晶体管的控制端作为所述第二节点，所述第二晶体管的第一端与所述第一晶体管的第二端电连接作为所述输出调节模块的信号输出端，所述第二晶体管第二端接入第一时钟信号。

3.根据权利要求2所述的移位寄存器，其特征在于，所述输出调节模块还包括：

存储模块，所述存储模块用于维持所述第一节点的电位。

4.根据权利要求1所述的移位寄存器，其特征在于，所述电位保持模块包括：

第三晶体管，所述第三晶体管的控制端与第二端短接并接入第一时钟信号；

第四晶体管，所述第四晶体管的控制端与所述第三晶体管的第一端电连接，所述第四晶体管的第二端接入所述第二时钟信号；

第一电容，所述第一电容的第一端与所述第三晶体管的第一端电连接，所述第一电容的第二端接入所述第一电源信号；

第五晶体管，所述第五晶体管的控制端接入所述第二时钟信号，所述第五晶体管的第一端与所述第四晶体管的第一端电连接，所述第五晶体管的第二端与所述第一节点电连接。

5.根据权利要求1所述的移位寄存器，其特征在于，所述节点控制模块的控制端与所述触发写入模块的第一端电连接，所述节点控制模块的第一端与所述第一节点电连接，所述节点控制模块的第二端接入所述第一电源信号。

6.根据权利要求1所述的移位寄存器，其特征在于，所述触发写入模块的控制端接入所述第二时钟信号，所述触发写入模块的第一端与所述第二节点电连接，所述触发写入模块的第二端接入所述触发信号。

7.根据权利要求1所述的移位寄存器，其特征在于，还包括：

第一电位稳定模块，所述第一电位稳定模块用于在电位维持时段以及所述电位维持时段以后的时段维持所述输出信号稳定输出。

8.根据权利要求7所述的移位寄存器，其特征在于，所述第一电位稳定模块包括：

第六晶体管，所述第六晶体管的控制端与所述第一节点电连接，所述第六晶体管的第一端接入所述第一电源信号；

第七晶体管，所述第七晶体管的控制端接入第一时钟信号，所述第七晶体管的第一端与所述第六晶体管的第二端电连接，所述第七晶体管的第二端与所述第二节点电连接。

9.根据权利要求1所述的移位寄存器，其特征在于，还包括：

第二电位稳定模块，所述第二电位稳定模块的控制端接入第二电源信号，所述第二电位稳定模块的第一端与所述触发写入模块的第一端电连接，所述第二电位稳定模块的第二端与所述第二节点电连接。

10.一种显示面板，其特征在于，包括位于所述显示面板非显示区的至少一个栅极驱动电路，所述栅极驱动电路包括多个级联的如权利要求1-9任一项所述的移位寄存器，每个所述移位寄存器的信号输出端与所述显示面板中对应的扫描信号线电连接。

Images