CN114945969B

CN114945969B - 移位寄存器单元、驱动方法、驱动电路和显示装置

Info

Publication number: CN114945969B
Application number: CN202080002436.8A
Authority: CN
Inventors: 徐映嵩; 张振华; 马倩; 曹席磊; 袁长龙; 冯靖伊; 黄炜赟; 王本莲
Original assignee: BOE Technology Group Co Ltd; Chengdu BOE Optoelectronics Technology Co Ltd
Current assignee: BOE Technology Group Co Ltd; Chengdu BOE Optoelectronics Technology Co Ltd
Priority date: 2020-10-23
Filing date: 2020-10-23
Publication date: 2023-04-18
Anticipated expiration: 2040-10-23
Also published as: US20220319374A1; US11922845B2; CN114945969A; US20240161673A1; WO2022082719A1

Abstract

提供一种移位寄存器单元、驱动方法、驱动电路和显示装置。移位寄存器单元包括第一节点电位调节电路(11)、第一储能电路(12)、第二节点控制电路(13)、第二储能电路(14)、第三节点控制电路(15)、第一节点控制电路(16)和输出电路(17)；第一节点电位调节电路(11)在第一节点(N1)的电位的控制下，根据调节时钟信号(CK)改变第一节点(N1)的电位；第一储能电路(12)用于维持第一节点(N1)的电位；第三节点控制电路(15)控制第三隔离节点(N03)的电位和第四节点(N4)的电位；第二节点控制电路(13)控制第二隔离节点(N02)的电位。移位寄存器既可以提供栅极驱动信号，又可以提供发光控制信号，以提供特定像素工作的波形。

Description

移位寄存器单元、驱动方法、驱动电路和显示装置

技术领域

本发明涉及显示技术领域，尤其涉及一种移位寄存器单元、驱动方法、驱动电路和显示装置。

背景技术

相关的移位寄存器单元不能既能够提供栅极驱动信号，又能够提供发光控制信号，不能方便的提供特定像素工作的波形。并且，相关的移位寄存器单元不能使得输出电路中的第一输出晶体管充分打开，使得驱动电压信号端的输出波形受到第一输出晶体管的阈值电压损耗。

发明内容

本发明的主要目的在于提供一种移位寄存器单元、驱动方法、驱动电路和显示装置，解决现有的移位寄存器单元不能既能够提供栅极驱动信号，又能够提供发光控制信号，不能方便的提供特定像素工作的波形的问题，并解决现有的移位寄存器单元不能使得输出电路中的第一输出晶体管充分打开，使得驱动电压信号端的输出波形受到第一输出晶体管的阈值电压损耗的问题。

在一个方面中，本发明实施例提供了一种移位寄存器单元，包括第一节点电位调节电路、第一储能电路、第二节点控制电路、第二储能电路、第三节点控制电路、第一节点控制电路和输出电路；其中，

所述第一节点控制电路分别与输入端、第一时钟信号端、第一隔离节点、第四节点和第一电压端电连接，用于在第一时钟信号端提供的第一时钟信号的控制下，控制将输入端提供的输入信号写入第一隔离节点，并在第四节点的电位的控制下，控制将所述第一电压端提供的第一电压信号写入至第一隔离节点；

所述第一节点电位调节电路分别与调节时钟信号端和第一节点电连接，用于在第一节点的电位的控制下，根据调节时钟信号端提供的调节时钟信号改变第一节点的电位；

所述第一储能电路与所述第一节点电连接，用于维持所述第一节点的电位；

所述第三节点控制电路分别与第一时钟信号端、第二时钟信号端、第一隔离节点、第三隔离节点、第四节点、第一电压端和第二电压端电连接，用于在第一时钟信号、第二时钟信号和第一隔离节点的电位的控制下，控制所述第三隔离节点的电位和所述第四节点的电位；

所述第二节点控制电路分别与第一隔离节点、第一电压端、第二隔离节点、控制时钟信号端和第三节点电连接，用于在第三节点的电位和所述控制时钟信号端提供的控制时钟信号的控制下，控制第二隔离节点的电位，并在第一隔离节点的电位的控制下，控制第一电压端提供的第一电压信号写入第二隔离节点；

所述第二储能电路用于维持所述第二节点的电位；

所述输出电路分别与第一节点、第二电压端、驱动电压信号端和第三电压端电连接，用于在第一节点的电位的控制下，将第二电压端提供的第二电压信号写入驱动电压信号输出端，并用于在第二节点的电位的控制下，将第三电压端提供的第三电压信号写入所述驱动电压信号端；

所述第一隔离节点与所述第一节点为同一节点；或者，所述第一隔离节点与所述第一节点为不同的节点。

可选的，当所述第一隔离节点与所述第一节点为不同的节点时，所述第一隔离节点与所述第一节点之间通过第一隔离电路电连接；

所述第一隔离电路的控制端与控制电压端电连接，所述第一隔离电路用于在所述控制电压端提供的控制电压信号的控制下，控制所述第一隔离节点与所述第一节点之间连通。

可选的，所述第一隔离电路包括第一隔离晶体管；

所述第一隔离晶体管的控制极与控制电压端电连接，所述第一隔离晶体管的第一极与所述第一隔离节点电连接，所述第一隔离晶体管的第二极与所述第一节点电连接。

可选的，所述第二隔离节点与所述第二节点为同一节点；或者，所述第二隔离节点与所述第二节点之间通过第二电路电连接；

所述第二隔离电路的控制端与控制电压端电连接，所述第二隔离电路用于在所述控制电压端提供的控制电压信号的控制下，控制所述第二隔离节点与所述第二节点之间连通。

可选的，所述第二隔离电路包括第二隔离晶体管；

所述第二隔离晶体管的控制极与控制电压端电连接，所述第二隔离晶体管的第一极与所述第二隔离节点电连接，所述第二隔离晶体管的第二极与所述第二节点电连接。

可选的，所述第三隔离节点与所述第三节点为同一节点；或者，所述第三隔离节点与所述第三节点之间通过第三隔离电路电连接；

所述第三隔离电路的控制端与控制电压端电连接，所述第三隔离电路用于在所述控制电压端提供的控制电压信号的控制下，控制所述第三隔离节点与所述第三节点之间连通。

可选的，所述第三隔离电路包括第三隔离晶体管；

所述第三隔离晶体管的控制极与控制电压端电连接，所述第三隔离晶体管的第一极与所述第三隔离节点电连接，所述第三隔离晶体管的第二极与所述第三节点电连接。

可选的，所述控制时钟信号端为第二时钟信号端；或者，

所述驱动电压信号端为发光控制信号端，所述控制时钟信号端为第一时钟信号端。

可选的，所述调节时钟信号端提供的调节时钟信号为所述第二时钟信号，或者，所述调节时钟信号为与所述第一时钟信号反相的时钟信号。

可选的，所述驱动电压信号端为栅极驱动信号输出端，所述第三电压端为输出时钟信号端；所述输出时钟信号端提供的输出时钟信号为与所述第二时钟信号反相的时钟信号；或者，

所述驱动电压信号端为发光控制信号端，所述第三电压端为第一电压端。

可选的，所述第一节点电位调节电路包括调节晶体管和调节电容，其中，

所述调节晶体管的控制极与所述第一隔离节点电连接，所述调节晶体管的第一极与调节时钟信号端电连接，所述调节晶体管的第二极与所述调节电容的第一端电连接；

所述调节电容的第二端与所述第一隔离节点电连接。

可选的，所述第二节点控制电路还与第一时钟信号端电连接，还用于在第一时钟信号的控制下，控制所述第二隔离节点的电位。

可选的，第二节点控制电路包括第一控制晶体管、控制电容、第二控制晶体管和第三控制晶体管，其中，

所述控制电容的第一端与所述第三节点电连接，所述控制电容的第二端与第五节点电连接；

所述第一控制晶体管的控制极与所述第三节点电连接，所述第一控制晶体管的第一极与所述第五节点电连接，所述第一控制晶体管的第二极与控制时钟信号端电连接；

所述第二控制晶体管的控制极与所述第二时钟信号端电连接，所述第二控制晶体管的第一极与所述第五节点电连接，所述第二控制晶体管的第二极与第二隔离节点电连接；

所述第三控制晶体管的控制极与所述第一节点电连接，所述第三控制晶体管的第一极与第一电压端电连接，所述第三控制晶体管的第二极与所述第二隔离节点电连接。

可选的，第二节点控制电路包括第一控制晶体管、控制电容、第二控制晶体管、第三控制晶体管和节点控制晶体管，其中，

所述第三控制晶体管的控制极与所述第一节点电连接，所述第三控制晶体管的第一极与第一电压端电连接；

所述节点控制晶体管的控制极与第一时钟信号端电连接，所述节点控制晶体管的第一极与所述第三控制晶体管的第二极电连接，所述节点控制晶体管的第二极与第二节点电连接。

所述控制电容的第一端与所述第三节点电连接；

所述第一控制晶体管的控制极与所述第三节点电连接，所述第一控制晶体管的第一极与所述控制电容的第二端电连接，所述第一控制晶体管的第二极与第二时钟信号端电连接；所述第二控制晶体管的控制极与所述第二时钟信号端电连接，所述第二控制晶体管的第一极与所述第二隔离节点电连接；

所述第三控制晶体管的控制极与所述第一隔离节点电连接，所述第三控制晶体管的第一极与第一电压端电连接，所述第三控制晶体管的第二极与所述第二隔离节点电连接。

可选的，所述第三节点控制电路包括第四控制晶体管、第五控制晶体管和第六控制晶体管，其中，

所述第四控制晶体管的控制极与第一时钟信号端电连接，所述第四控制晶体管的第一极与第二电压端电连接，所述第四控制晶体管的第二极与第三隔离节点电连接；

所述第五控制晶体管的控制极与第一隔离节点电连接，所述第五控制晶体管的第一极与第一电压端电连接，所述第五控制晶体管的第二极与第四节点电连接；

所述第六控制晶体管的控制极与第二时钟信号端电连接，所述第六控制晶体管的第一极与所述第四节点电连接，所述第六控制晶体管的第二极与所述第三隔离节点电连接。

可选的，本发明至少一实施例所述的移位寄存器单元还包括第三隔离晶体管；所述第三隔离节点为第三节点；

所述第四控制晶体管的第二极通过所述第三隔离晶体管与所述第三节点电连接；

所述第三隔离晶体管的控制极与控制电压端电连接，所述第三隔离晶体管的第一极与所述第四控制晶体管的第二极电连接，所述第三隔离晶体管的第二极与所述第三节点电连接。

可选的，所述驱动电压信号端为发光控制信号端，所述第三电压端为第一电压端；

所述第三节点控制电路包括第四控制晶体管、第五控制晶体管和第六控制晶体管，其中，

所述第四控制晶体管的控制极与第二时钟信号端电连接，所述第四控制晶体管的第一极与第二电压端电连接，所述第四控制晶体管的第二极与第三隔离节点电连接；

所述第六控制晶体管的控制极与第一时钟信号端电连接，所述第六控制晶体管的第一极与所述第四节点电连接，所述第六控制晶体管的第二极与所述第三隔离节点电连接。

可选的，所述第一节点控制电路包括第七控制晶体管和第八控制晶体管，其中，

所述第七控制晶体管的控制极与第一时钟信号端电连接，所述第七控制晶体管的第一极与所述输入端电连接，所述第七控制晶体管的第二极与所述第一隔离节点电连接；

所述第八控制晶体管的控制极与所述第四节点电连接，所述第八控制晶体管的第一极与所述第一隔离节点电连接，所述第八控制晶体管的第二极与第一电压端电连接。

可选的，所述输出电路包括第一输出晶体管和第二输出晶体管；

所述第一输出晶体管的控制极与所述第一节点电连接，所述第一输出晶体管的第一极与第二电压端电连接，所述第一输出晶体管的第二极与所述驱动电压信号端电连接；

所述第二输出晶体管的控制极与所述第二节点电连接，所述第二输出晶体管的第一极与所述驱动电压信号端电连接，所述第二输出晶体管的第二极与所述第三电压端电连接。

可选的，所述第一储能电路包括第一存储电容，所述第二储能电路包括第二存储电容；

所述第一存储电容的第一端与所述第一节点电连接，所述第一存储电容的第二端与第二电压端电连接；

所述第二存储电容的第一端与所述第二节点电连接，所述第二存储电容的第二端与第三电压端电连接；

所述驱动电压信号端为栅极驱动信号输出端，所述第三电压端为输出时钟信号端；所述输出时钟信号端提供的输出时钟信号为与所述第二时钟信号反相的时钟信号；或者，

在第二个方面中，本发明实施例还提供了一种驱动方法，应用于上述的移位寄存器单元，所述驱动方法包括：

所述第一节点控制电路第一时钟信号的控制下，控制将输入信号写入第一隔离节点，并在第四节点的电位的控制下，控制将第一电压信号写入至第一隔离节点；

所述第一节点电位调节电路在第一节点的电位的控制下，根据调节时钟信号改变第一节点的电位；

所述第一储能电路所述第一节点的电位；

所述第三节点控制电路在第一时钟信号、第二时钟信号和第一隔离节点的电位的控制下，控制所述第三隔离节点的电位和所述第四节点的电位；

所述第二节点控制电路在第三节点的电位和控制时钟信号的控制下，控制第二隔离节点的电位，并在第一隔离节点的电位的控制下，控制第一电压信号写入第二隔离节点；

所述第二储能电路维持所述第二节点的电位；

所述输出电路在第一节点的电位的控制下，将第二电压信号写入驱动电压信号输出端，所述输出电路在第二节点的电位的控制下，将第三电压信号写入所述驱动电压信号端。

在第三个方面中，本发明实施例还提供了一种驱动电路，包括多级上述的移位寄存器单元。

可选的，所述驱动电路为栅极驱动电路，驱动电压信号端为栅极驱动信号输出端，第三电压端为输出时钟信号端；所述输出时钟信号端提供的输出时钟信号为与第二时钟信号反相的时钟信号。

可选的，所述驱动电路为发光控制信号生成电路；驱动电压信号端为发光控制信号端，第三电压端为第一电压端。

在第四个方面中，本发明实施例还提供了一种显示装置，包括上述的驱动电路。

本发明实施例所述的移位寄存器单元、驱动方法、驱动电路和显示装置既可以提供栅极驱动信号，又可以提供发光控制信号，以提供特定像素工作的波形；并且，所述第一节点电位调节电路分别与调节时钟信号端和所述第一节点电连接，用于在第一节点的电位的控制下，根据调节时钟信号端提供的调节时钟信号改变第一节点的电位，以使得需要使得输出电路中的第一输出晶体管打开时，所述第一节点的电位可以下降至够低电压，以使得所述第一输出晶体管充分打开，避免降低驱动电压信号端的输出波形受到第一输出晶体管的阈值电压损耗问题。

附图说明

图1是本发明至少一实施例所述的移位寄存器单元的结构图；

图2是本发明至少一实施例所述的移位寄存器单元的结构图；

图3是本发明至少一实施例所述的移位寄存器单元的结构图；

图4是本发明至少一实施例所述的移位寄存器单元的结构图；

图5是本发明至少一实施例所述的移位寄存器单元的结构图；

图6是本发明至少一实施例所述的移位寄存器单元的结构图；

图7是本发明至少一实施例所述的移位寄存器单元的结构图；

图8是本发明至少一实施例所述的移位寄存器单元的结构图；

图9是本发明至少一实施例所述的移位寄存器单元的结构图；

图10是本发明至少一实施例所述的移位寄存器单元的结构图；

图11是本发明实施例所述的移位寄存器单元的结构图；

图12是本发明所述的移位寄存器单元的第一实施例的电路图；

图13是本发明所述的移位寄存器单元的第一实施例的工作时序图；

图14A是本发明所述的移位寄存器单元的第一实施例在第一时间段t1的电路状态示意图；

图14B是本发明所述的移位寄存器单元的第一实施例在第二时间段t2的电路状态示意图；

图14C是本发明所述的移位寄存器单元的第一实施例在第三时间段t3的电路状态示意图；

图14D是本发明所述的移位寄存器单元的第一实施例在第四时间段t4的电路状态示意图；

图14E是本发明所述的移位寄存器单元的第一实施例在第五时间段t5的电路状态示意图；

图14F是本发明所述的移位寄存器单元的第一实施例在第六时间段t6的电路状态示意图；

图14G是本发明所述的移位寄存器单元的第一实施例在第七时间段t7的电路状态示意图；

图14H是本发明所述的移位寄存器单元的第一实施例在第八时间段t8的电路状态示意图；

图15是本发明所述的移位寄存器单元的第二实施例的电路图；

图16是本发明所述的移位寄存器单元的第三实施例的电路图；

图17是本发明所述的移位寄存器单元的第四实施例的电路图；

图18是本发明所述的移位寄存器单元的第五实施例的电路图；

图19是本发明所述的移位寄存器单元的第五实施例的第一工作时序图；

图20是本发明所述的移位寄存器单元的第五实施例的的第二工作时序图；

图21是本发明所述的移位寄存器单元的第六实施例的电路图；

图22是本发明所述的移位寄存器单元的第七实施例的电路图；

图23是本发明所述的移位寄存器单元的第八实施例的电路图；

图24是本发明所述的移位寄存器单元的第九实施例的电路图；

图25是本发明所述的移位寄存器单元的第十实施例的电路图；

图26是本发明所述的移位寄存器单元的第十实施例的工作时序图；

图27A是本发明所述的移位寄存器单元的第十实施例在第一时间段t1的电路状态示意图；

图27B是本发明所述的移位寄存器单元的第十实施例在第二时间段t2的电路状态示意图；

图27C是本发明所述的移位寄存器单元的第十实施例在第三时间段t3的电路状态示意图；

图27D是本发明所述的移位寄存器单元的第十实施例在第四时间段t4的电路状态示意图；

图27E是本发明所述的移位寄存器单元的第十实施例在第五时间段t5的电路状态示意图；

图28是本发明所述的移位寄存器单元的第十一实施例的电路图；

图29是本发明所述的移位寄存器单元的第十二实施例的电路图；

图30是本发明所述的移位寄存器单元的第十三实施例的电路图；

图31是本发明所述的移位寄存器单元的第十四实施例的电路图；

图32是本发明所述的移位寄存器单元的第十五实施例的电路图；

图33是本发明所述的移位寄存器单元的第十六实施例的电路图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明所有实施例中采用的晶体管均可以为三极管、薄膜晶体管或场效应管或其他特性相同的器件。在本发明实施例中，为区分晶体管除控制极之外的两极，将其中一极称为第一极，另一极称为第二极。

在实际操作时，当所述晶体管为三极管时，所述控制极可以为基极，所述第一极可以为集电极，所述第二极可以发射极；或者，所述控制极可以为基极，所述第一极可以为发射极，所述第二极可以集电极。

在实际操作时，当所述晶体管为薄膜晶体管或场效应管时，所述控制极可以为栅极，所述第一极可以为漏极，所述第二极可以为源极；或者，所述控制极可以为栅极，所述第一极可以为源极，所述第二极可以为漏极。

本发明至少一实施例所述的移位寄存器单元包括第一节点电位调节电路、第一储能电路、第二节点控制电路、第二储能电路、第三节点控制电路、第一节点控制电路和输出电路；其中，

所述第二储能电路用于维持所述第二节点的电位；

本发明至少一实施例所述的移位寄存器单元既可以提供栅极驱动信号，又可以提供发光控制信号，以提供特定像素工作的波形；在所述移位寄存器单元提供发光控制信号时，所述第三电压端可以为第一电压端；在所述移位寄存器单元提供栅极驱动信号时，所述第三电压端可以为输出时钟信号端；所述输出时钟信号端提供的输出时钟信号为与所述第二时钟信号反相的时钟信号。并且，本发明至少一实施例所述的移位寄存器单元在工作时，所述第一节点电位调节电路分别与调节时钟信号端和所述第一节点电连接，用于在第一节点的电位的控制下，根据调节时钟信号端提供的调节时钟信号改变第一节点的电位，以使得需要使得输出电路中的第一输出晶体管打开时，所述第一节点的电位可以下降至够低电压，以使得所述第一输出晶体管充分打开，避免驱动电压信号端的输出波形受到第一输出晶体管的阈值电压损耗问题；并本发明至少一实施例所述的移位寄存器单元可以实现窄边框设计。

在本发明至少一实施例中，所述第一电压端可以为高电压端，所述第二电压端可以为低电压端，但不以此为限。

本发明至少一实施例所述的移位寄存器单元能够生成发光控制信号或栅极驱动信号，但是不能同时生成发光控制信号和栅极驱动信号；当需要同时提供发光控制信号和栅极驱动信号时，需要采用两个本发明至少一实施例所述的移位寄存器单元。

在本发明至少一实施例中，所述第一隔离节点和第一节点可以为同一节点；或者，

所述第一隔离节点可以通过第一隔离电路与第一节点电连接，从而使得当第一节点的电位被拉到过低时，使得源极或漏极与所述第一节点电连接的晶体管的阈值电压漂移或性能退化，从而导致该晶体管再次需要打开时打开不完全，避免影响移位寄存器单元的性能。

在具体实施时，所述第一隔离电路可以包括第一隔离晶体管；

在本发明至少一实施例中，所述第二隔离节点和第二节点可以为同一节点；或者，

所述第二隔离节点可以通过第二隔离电路与第二节点电连接，从而使得当第二节点的电位被拉到过低时，使得源极或漏极与所述第二节点电连接的晶体管的阈值电压漂移或性能退化，从而导致该晶体管再次需要打开时打开不完全，避免影响移位寄存器单元的性能。

在具体实施时，所述第三隔离电路可以包括第三隔离晶体管；

在本发明至少一实施例中，所述第三隔离节点和第三节点可以为同一节点；或者，

所述第三隔离节点可以通过第三隔离电路与第三节点电连接，从而使得当第三节点的电位被拉到过低时，使得源极或漏极与所述第三节点电连接的晶体管的阈值电压漂移或性能退化，从而导致该晶体管再次需要打开时打开不完全，避免影响移位寄存器单元的性能。

可选的，所述控制时钟信号端可以为第二时钟信号端；或者，

所述驱动电压信号端为发光控制信号端，所述控制时钟信号端可以为第一时钟信号端。

在具体实施时，所述调节时钟信号端提供的调节时钟信号为所述第二时钟信号，或者，所述调节时钟信号为与所述第一时钟信号反相的时钟信号。

在本发明至少一实施例中，所述驱动电压信号端为栅极驱动信号输出端，所述第三电压端为输出时钟信号端；所述输出时钟信号端提供的输出时钟信号为与所述第二时钟信号反相的时钟信号；或者，

如图1所示，本发明至少一实施例所述的移位寄存器单元包括第一节点电位调节电路11、第一储能电路12、第二节点控制电路13、第二储能电路14、第三节点控制电路15、第一节点控制电路16和输出电路17；其中，

所述第一节点控制电路16分别与输入端I1、第一时钟信号端CK、第一节点N1、第四节点N4和第一电压端V1电连接，用于在第一时钟信号端CK提供的第一时钟信号的控制下，控制将输入端I1提供的输入信号写入第一节点N1，并在第四节点N4的电位的控制下，控制将所述第一电压端V1提供的第一电压信号写入至第一节点N1；

所述第一节点电位调节电路11分别与第二时钟信号端CB和所述第一节点N1电连接，用于在第一节点N1的电位的控制下，根据第二时钟信号端CB提供的第二时钟信号改变第一节点N1的电位；

所述第一储能电路12与所述第一节点N1电连接，用于维持所述第一节点N1的电位；

所述第三节点控制电路15分别与第一时钟信号端CK、第二时钟信号端CB、第一节点N1、第三节点N3、第四节点N4、第一电压端V1和第二电压端V2)电连接，用于在第一时钟信号、第二时钟信号和第一节点N1的电位的控制下，控制所述第三节点N3的电位和所述第四节点N4的电位；

所述第二节点控制电路13分别与第一节点N1、第一电压端V1、第二节点N2、第二时钟信号端CB和第三节点N3电连接，用于在第三节点N3的电位和第二时钟信号的控制下，控制第二节点N2的电位，并在第一节点N1的电位的控制下，控制第一电压端V1提供的第一电压信号写入第二节点N2；

所述第二储能电路14与第二节点N2电连接，用于维持所述第二节点N2的电位；

所述输出电路17分别与第一节点N1、第二电压端V2、驱动电压信号端O1和第一电压端V1电连接，用于在第一节点N1的电位的控制下，将第二电压端V2提供的第二电压信号写入驱动电压信号输出端O1，并用于在第二节点N2的电位的控制下，将第一电压端V1提供的第一电压信号写入所述驱动电压信号端。

在图1所示的移位寄存器单元中，所述第一隔离节点与所述第一节点为同一节点，所述第二隔离节点与第二节点为同一节点，所述第三隔离节点与第三节点为同一节点，但不以此为限。

在图1所示的移位寄存器单元中，第三电压端为第一电压端，图1所示的移位寄存器单元用于生成发光控制信号，图1所示的移位寄存器单元为发光控制信号生成电路中的移位寄存器单元。

在图1所示的移位寄存器单元中，控制时钟信号端为第二时钟信号端，调节时钟信号端为第二时钟信号端。

在具体实施时，当所述移位寄存器单元为发光控制生成电路中的移位寄存器单元时，所述第二节点控制电路可以还与第一时钟信号端电连接，还用于在第一时钟信号的控制下，控制所述第二隔离节点的电位。

如图2所示，在图1所示的移位寄存器单元的实施例的基础上，所述第二节点控制电路13还与第一时钟信号端CK电连接，还用于在第一时钟信号的控制下，控制第二节点N2的电位。

如图3所示，图3所示的移位寄存器单元的实施例与图1所示的移位寄存器单元的实施例不同的是：所述控制时钟信号端为第一时钟信号端CK；

所述第二节点控制电路13分别与第一节点N1、第一电压端V1、第二节点N2、第一时钟信号端CK和第三节点N3电连接，用于在第三节点N3的电位和第一时钟信号的控制下，控制第二节点N2的电位，并在第一节点N1的电位的控制下，控制第一电压端V1提供的第一电压信号写入第二节点N2。

如图4所示，与图1所示的移位寄存器单元的实施例不同的是：第一节点N1和第一隔离节点并非同一节点；

所述移位寄存器单元的至少一实施例还包括第一隔离电路41；第一节点N1通过所述第一隔离电路41与第一隔离节点N01电连接；

所述第一隔离电路41的控制端与控制电压端V0电连接。

如图5所示，与图1所示的移位寄存器单元的实施例不同的是：

所述第一节点N1与第一隔离节点并非同一节点，所述第三节点N3与第三隔离节点并非同一节点；

所述移位寄存器单元的至少一实施例还包括第一隔离电路41和第三隔离电路43；第一节点N1通过所述第一隔离电路41与第一隔离节点N01电连接；第三节点N3通过所述第三隔离电路43与第三隔离节点N03电连接；

所述第一隔离电路41的控制端与控制电压端V0电连接，所述第三隔离电路43的控制端与所述控制电压端V0电连接。

在具体实施时，当所述第一隔离电路41包括的第一隔离晶体管为p型晶体管，所述第三隔离电路43包括的第三隔离晶体管为p型晶体管时，所述控制电压端可以为低电压端；

当所述第一隔离电路41包括的第一隔离晶体管为n型晶体管，所述第三隔离电路43包括的第三隔离晶体管为n型晶体管时，所述控制电压端可以为高电压端；

但不以此为限。

如图6所示，与图5所示的移位寄存器单元的实施例不同的是：

所述移位寄存器单元的至少一实施例还包括第二隔离电路42；

第二隔离节点N02通过第二隔离电路42与所述第二节点N2电连接；

所述第二隔离电路42的控制端与所述控制电压端V0电连接。

在具体实施时，当所述第二隔离电路42包括的第二隔离晶体管为p型晶体管，所述控制电压端可以为低电压端；

当所述第二隔离电路41包括的第二隔离晶体管为n型晶体管，所述控制电压端可以为高电压端；

但不以此为限。

如图7所示，本发明至少一实施例所述的移位寄存器单元包括第一节点电位调节电路11、第一储能电路12、第二节点控制电路13、第二储能电路14、第三节点控制电路15、第一节点控制电路16和输出电路17；其中，

所述输出电路17分别与第一节点N1、第二电压端V2、驱动电压信号端O1和输出时钟信号端CBo电连接，用于在第一节点N1的电位的控制下，将第二电压端V2提供的第二电压信号写入驱动电压信号输出端O1，并用于在第二节点N2的电位的控制下，将输出时钟信号端CBo提供的输出时钟信号写入所述驱动电压信号端O1。

在图7所示的移位寄存器单元中，所述第一隔离节点与所述第一节点为同一节点，所述第二隔离节点与第二节点为同一节点，所述第三隔离节点与第三节点为同一节点，但不以此为限。

在图7所示的移位寄存器单元中，控制时钟信号端为第二时钟信号端，调节时钟信号端为第二时钟信号端。

在图7所示的移位寄存器单元中，所述移位寄存器单元用于提供栅极驱动信号，所述移位寄存器单元为栅极驱动电路中的移位寄存器单元，所述第三电压端为输出时钟信号端；所述输出时钟信号端提供的输出时钟信号为与所述第二时钟信号反相的时钟信号。

如图8所示，与图7所示的移位寄存器单元的实施例不同的是：第一节点N1和第一隔离节点并非同一节点；

所述移位寄存器单元的至少一实施例还包括第一隔离电路41；第一节点N1通过所述第一隔离电路41与第一隔离节点N01电连接。

如图9所示，与图7所示的移位寄存器单元的实施例不同的是：

但不以此为限。

如图10所示，与图9所示的移位寄存器单元的实施例不同的是：

所述第二隔离电路42的控制极与所述控制电压端V0电连接。

如图11所示，与图10所示的移位寄存器单元的实施例不同的是：所述调节时钟信号端并非第二时钟信号端CB，而是第三时钟信号端CKo；

所述第一节点电位调节电路11分别与第三时钟信号端CKo和所述第一节点N1电连接，用于在第一节点N1的电位的控制下，根据第三时钟信号端CKo提供的第三时钟信号改变第一节点N1的电位；

所述第三时钟信号与所述第一时钟信号反相。

在本发明至少一实施例中，所述第一节点电位调节电路可以包括调节晶体管和调节电容，其中，

所述调节电容的第二端与所述第一隔离节点电连接。

可选的，第二节点控制电路可以包括第一控制晶体管、控制电容、第二控制晶体管和第三控制晶体管，其中，

所述控制电容的第一端与所述第三节点电连接；

所述第一控制晶体管的控制极与所述第三节点电连接，所述第一控制晶体管的第一极与所述控制电容的第二端电连接，所述第一控制晶体管的第二极与第二时钟信号端电连接；所述第二控制晶体管的控制极与所述控制时钟信号端电连接，所述第二控制晶体管的第一极与所述第二隔离节点电连接；

在具体实施时，所述第二节点控制电路还与第一时钟信号端电连接，还用于在第一时钟信号的控制下，控制所述第二隔离节点的电位。

可选的，所述移位寄存器单元为发光控制信号生成电路中的移位寄存器单元；第二节点控制电路包括第一控制晶体管、控制电容、第二控制晶体管、第三控制晶体管和节点控制晶体管，其中，

所述第一控制晶体管的控制极与所述第三节点电连接，所述第一控制晶体管的第一极与所述第五节点电连接，所述第一控制晶体管的第二极与第二时钟信号端电连接；

在具体实施时，所述第三节点控制电路包括第四控制晶体管、第五控制晶体管和第六控制晶体管，其中，

在本发明至少一实施例中，所述的移位寄存器单元还可以包括第三隔离晶体管；所述第三隔离节点为第三节点；

在具体实施时，所述第一储能电路可以包括第一存储电容，所述第二储能电路可以包括第二存储电容；

所述第二存储电容的第一端与所述第二节点电连接，所述第二存储电容的第二端与第三电压端电连接。

如图12所示，在图1所述的移位寄存器单元的实施例的基础上，在本发明所述的移位寄存器单元的第一实施例中，

所述第一节点电位调节电路11包括调节晶体管T10和调节电容C2，其中，

所述调节晶体管T10的栅极与所述第一节点N1电连接，所述调节晶体管T10的源极与第二时钟信号端CB电连接，所述调节晶体管T10的漏极与所述调节电容C2的第一端电连接；

所述调节电容C2的第二端与所述第一节点N1电连接；

第二节点控制电路13包括第一控制晶体管T11、控制电容C1、第二控制晶体管T8和第三控制晶体管T9，其中，

所述控制电容C1的第一端与所述第三节点N3电连接，所述控制电容C1的第二端与第五节点N5电连接；

所述第一控制晶体管T11的栅极与所述第三节点N3电连接，所述第一控制晶体管T11的漏极与所述第五节点N5电连接，所述第一控制晶体管T11的源极与第二时钟信号端CB电连接；

所述第二控制晶体管T8的栅极与所述第二时钟信号端CB电连接，所述第二控制晶体管T8的源极与所述第五节点N5电连接，所述第二控制晶体管T8的漏极与第二节点N2电连接；

所述第三控制晶体管T9的栅极与所述第一节点N1电连接，所述第三控制晶体管T9的源极与高电压端V01电连接，所述第三控制晶体管T9的漏极与所述第二节点N2电连接；

所述第三节点控制电路15包括第四控制晶体管T2、第五控制晶体管T5和第六控制晶体管T6，其中，

所述第四控制晶体管T2的栅极与第一时钟信号端CK电连接，所述第四控制晶体管T2的源极与低电压端V02电连接，所述第四控制晶体管T2的漏极与第三节点N3电连接；

所述第五控制晶体管T5的栅极与第一节点N1电连接，所述第五控制晶体管T5的源极与高电压端V01电连接，所述第五控制晶体管T5的漏极与第四节点N4电连接；

所述第六控制晶体管T6的栅极与第二时钟信号端CB电连接，所述第六控制晶体管T6的源极与所述第四节点N4电连接，所述第六控制晶体管T6的漏极与所述第三节点N3电连接；

所述第一节点控制电路16包括第七控制晶体管T1和第八控制晶体管T7，其中，

所述第七控制晶体管T1的栅极与第一时钟信号端CK电连接，所述第七控制晶体管T1的源极与所述输入端I1电连接，所述第七控制晶体管T1的漏极与所述第一节点N1电连接；

所述第八控制晶体管T7的栅极与所述第四节点N4电连接，所述第八控制晶体管T7的漏极与所述第一节点N1电连接，所述第八控制晶体管T7的源极与高电压端V01电连接；

所述输出电路17包括第一输出晶体管T3和第二输出晶体管T4；

所述第一输出晶体管T3的栅极与所述第一节点N1电连接，所述第一输出晶体管T3的源极与低电压端V02电连接，所述第一输出晶体管T3的漏极与所述驱动电压信号端O1电连接；

所述第二输出晶体管T4的栅极与所述第二节点N2电连接，所述第二输出晶体管T4的漏极与所述驱动电压信号端O1电连接，所述第二输出晶体管T4的源极与高电压端V01电连接；

所述第一储能电路12包括第一存储电容C4，所述第二储能电路14包括第二存储电容C3；

所述第一存储电容C4的第一端与所述第一节点N1电连接，所述第一存储电容C4的第二端与低电压端V02电连接；

所述第二存储电容C3的第一端与所述第二节点N2电连接，所述第二存储电容C3的第二端与所述高电压端V01电连接。

在本发明至少一实施例中，所述高电压端可以提供高电压信号，所述低电压端可以提供低电压信号。

本发明所述的移位寄存器单元的第一实施例为发光控制信号生成电路中的移位寄存器单元，用于生成发光控制信号。

在本发明所述的移位寄存器单元的第一实施例中，所有的晶体管都为p型薄膜晶体管，但不以此为限。

在本发明至少一实施例中，当所述移位寄存器单元用于生成发光控制信号时，所述移位寄存器单元可以仅使用两个时钟信号，但不以此为限。

本发明所述的移位寄存器单元的第一实施例在工作时，由于C2和C4能够使得CB提供的第二时钟信号由高电压信号跳变为低电压信号时，使得N1的电位变得不特别低，能够改善T1的阈值电压偏移的情况。

如图13所示，本发明所述的移位寄存器单元的第一实施例在工作时，显示周期包括第一时间段t1、第二时间段t2、第三时间段t3、第四时间段t4、第五时间段t5、第六时间段t6、第七时间段t7和第八时间段t8，其中，

在第一时间段t1，CK提供低电压信号，CB提供高电压信号(CB提供的高电压信号的电位为VH)，I1提供低电压信号，如图14A所示，T6关闭，T8关闭，T1打开，N1的电位为低电压，N2的电位为高电压，T2打开，N3的电位为低电压，N4的电位维持为高电压，T4关断，T3打开，O1输出低电压；此时，由于N1的电位不会降到足够低，因此O1输出的低电压具有阈值电压损耗，O1输出的电压信号的电压值为VL-Vth，其中，Vth为T3的阈值电压；VL为V02提供的低电压信号的电压值；

在第一时间段t1，N1的电位为VL，N2的电位为VH，N3的电位为VL，N4的电位为VH，N5的电位为VH；

在第二时间段t2，CK提供高电压信号，CB提供低电压信号(CB提供的低电压信号的电压值为VL)，I1提供低电压信号，如图14B所示，T1关断，T2关断，由于CB提供的第二时钟信号由t1的高电压信号降低为低电压信号，相应降低N1的电位，使得N1的电位为低电压，此时N1的电位为(VL-VH)C2z/(C2z+C4z)+VL；其中，VH为高电压信号的电压值，VL为低电压信号的电压值，C2z为C2的电容值，C4z为C4的电容值；T5和T6打开，高电压信号V01写入N3，T11关断，T8和T9打开，以使得N2的电位为高电压，并由于CB提供的第二时钟信号的电位由高电压降低至低电压，从而进一步降低N1的电位，使得T3能够完全打开，O1输出低电压，O1输出的电压信号的电压值为VL；

在第二时间段t2，N2的电位为VH，N3的电位为VH，N4的电位为VH，N5的电位为VH；

在第三时间段t3，CK提供低电压信号，CB提供高电压信号(CB提供的高电压信号的电位为VH)，I1提供高电压信号，如图14C所示，T1打开，以将I1提供的高电压信号写入N1，T5关断，T6关断，N4浮置，T2打开，N3的电位为低电压，T11打开，以使得N5的电位为高电压，T8关断，T9关断，T10关断，T3关断，T4关断，由于有电路的寄生电容，O1输出的信号保持前一时间段的状态，O1输出低电压，O1输出的电压信号的电压值为VL；

在第三时间段t3，N1的电位为VH，N2的电位为维持为前一时段的电位，N2的电位为VH，N3的电位为VL，N4的电位未知，N5的电位为VH；

在第四时间段t4，CK提供高电压信号，CB提供低电压信号(CB提供的低电压信号的电压值为VL)，I1提供高电压信号，如图14D所示，T1关断，T2关断，T9关断，T11打开，CB提供的低电压信号写入C1，以将N3的电位进一步降低为VL+VL-VH，并T8打开，CB提供的低电压信号通过打开的T8为C3充电，以保证N2的电位为低电压；T6打开，N4的电位为低电压，T7打开，T10关断，N1的电位为高电压，T3关断，T4打开，O1输出高电压；

在第四时间段t4，N1的电位为VH，N2的电位为VL，N4的电位约等于VL，N5的电位为VL；

在第四时间段t4与第五时间段t5之间的时间段，CK提供高电压信号，CB提供高电压信号，T1关断，T2关断，T6关断，N1的电位被C4维持为高电压，N2的电位被C3维持为低电压，N4浮置，N3的电位为低电压，O1维持输出高电压；

在第五时间段t5，CK提供低电压信号，CB提供高电压信号，I1提供高电压信号，如图14E所示，T1和T2打开，N1的电位为高电压，T8关断,T9关断，N2的电位维持为低电压，N3的电位为低电压，N4浮置，T3关断，T4打开，O1输出高电压；

在第五时间段t5，N1的电位为VH，N2的电位为VL，N3的电位为VL，N4的电位未知，N5的电位为VH；

在第六时间段t6，CK提供高电压信号，CB提供低电压信号，T1和T2关闭，N1的电位维持为高电压，如图14F所示，T6打开，T11打开，并CB提供的低电压信号写入C1，以将N3的电位进一步降低为VL+VL-VH，并T8打开，CB提供的低电压信号通过打开的T8为C3充电，以保证N2的电位为低电压；T6打开，N4的电位为低电压，T7打开，T3关闭，T4打开，O1输出高电压；

在第六时间段t6，N1的电位为VH，N2的电位为VL，N3的电位为2VL-VH，N4的电位为VL，N5的电位为VL；

在第七时间段t7，CK提供低电压信号，CB提供高电压信号，I1提供低电压信号，如图14G所示，T1和T2都打开，N1的电位为低电压，T10打开，T9打开，T8关断，N2的电位为高电压，此时由于N1的电位不足够低，因此O1输出的电压信号的电压值为VL-Vth，其中，Vth为T3的阈值电压；

在第七时间段t7，N1的电位为VL，N2的电位为VH，N3的电位约等于VL，N4的电位为VH，N5的电位为VH；

在第八时间段t8，CK提供高电压信号，CB提供低电压信号，I1提供低电压信号，如图14H所示，T1和T2关断，T10打开，由于CB提供的第二时钟信号由上一时间段的高电压信号转换为低电压信号，N1的电位被拉到更低，以使得T3能够完全打开；T9打开，T11关断，N2的电位为高电压，由于T8打开，则N3的电位为高电压，T5和T6打开，N4的电位为高电压，T3打开，T4关闭，O1输出的电压信号的电压值为VL；

在第八时间段t8，N1的电位为VL，N2的电位为VH，N3的电位为VH，N4的电位为VH，N5的电位为VH。

在本发明至少一实施例中，由于Vth的值较小，因此在相应的时序图中看不出VL与VL-Vth的区别。

并且，在本发明至少一实施例中，各时钟信号的高电压值可以为VH，各时钟信号的低电压值可以为VL，但不以此为限。

如图15所示，本发明所述的移位寄存器单元的第二实施例与本发明所述的移位寄存器单元的第一实施例的区别如下：C1的位置；

而在所述移位寄存器单元的第二实施例中，C1的第一端与第三节点N3电连接，C1的第二端与T11的漏极电连接，N3直接与T8的源极电连接。

所述移位寄存器单元的图15所示的第二实施例工作时序图也可以如图13所示，但不以此为限。

本发明如图15所示的移位寄存器单元的第二实施例的工作过程与所述移位寄存器单元的第一实施例的工作过程大致相同，区别在于：

当T11打开时，根据CB提供的第二时钟信号，以控制N3的电位，而没有通过第二时钟信号向C3充电的过程；

具体的，本发明如图15所示的移位寄存器单元的第二实施例在工作时，在第四时间段t4，当T11打开时，根据CB提供的第二时钟信号，实现N3点的电位跳变，跳变值为(VL-VH+VL)，由于在前一时间段(也即第三时间段t3)，N2的电位为VH，所以随着CB提供的第二时钟信号的电位由高电平跳变为低电平，根据电容值比例分配电压值；

在第四时间段t4，T8打开，N3的电位等于N2的电位，N2的电位等于[(2VL-VH)×C1z+VH×C3z]/(C1z+C3z)，其中，C1z为C1的电容值，C3z为C3的电容值。如图16所示，在图2所述的移位寄存器单元的实施例的基础上，在本发明所述的移位寄存器单元的第三实施例中，

所述调节电容C2的第二端与所述第一节点N1电连接；

第二节点控制电路13包括第一控制晶体管T11、控制电容C1、第二控制晶体管T8、节点控制晶体管T0和第三控制晶体管T9，其中，

所述第三控制晶体管T9的栅极与所述第一节点N1电连接，所述第三控制晶体管T9的源极与高电压端V01电连接；

所述节点控制晶体管T0的栅极与第一时钟信号端CK电连接，所述节点控制晶体管T0的源极与所述第三控制晶体管T9的漏极电连接，所述节点控制晶体管T0的漏极与所述第二节点N2电连接；

所述输出电路17包括第一输出晶体管T3和第二输出晶体管T4；

本发明所述的移位寄存器单元的第三实施例为发光控制信号生成电路中的移位寄存器单元，用于生成发光控制信号。

在本发明所述的移位寄存器单元的第三实施例中，所有的晶体管都为p型薄膜晶体管，但不以此为限。

本发明所述的移位寄存器单元的第三实施例与本发明所述的第一实施例的区别在于：增加了节点控制晶体管T0。

本发明所述的移位寄存器单元的第三实施例在工作时，在第一时间段t1、第三时间段t3、第五时间段t5和第七时间段t7，CK提供低电压信号，T0打开；

在第二时间段t2、第四时间段t4、第六时间段t6和第八时间段t8，CK提供高电压信号，T0关闭；

在第一时间段t1，N1的电位为低电压，T0打开，T9打开，则T0打开不会对N2的电位产生影响；

在第二时间段t2，N1的电位为低电压，T9打开，T0关闭，但是由于T8打开，并N3的电位为高电压，则N2的电位可以维持为高电压；

在第三时间段t3，N1的电位为高电压，T0打开，T9关闭，则T0打开不会对N2的电位产生影响；

在第四时间段t4，N1的电位为高电压，T9关闭，T0关闭；

在第五时间段t5，N1的电位为高电压，T0打开，T9关闭，则T0打开不会对N2的电位产生影响；

在第六时间段t6，N1的电位为高电压，T9关闭，T0关闭；

在第七时间段t7，N1的电位低电压，T9打开，T0打开；

在第八时间段t8，N1的电位为低电压，T9打开，T0关闭，但是由于T8打开，并N3的电位为高电压，则N2的电位可以维持为高电压。如图17所示，本发明所述的移位寄存器单元的第四实施例与本发明所述的移位寄存器单元的第三实施例的区别如下：C1的位置；

如图17所示，T2的漏极和T6的漏极直接与N3电连接，C1的一端与N3电连接，C1的另一端与T11电连接。

如图18所示，在图3所述的移位寄存器单元的实施例的基础上，在本发明所述的移位寄存器单元的第五实施例中，

所述调节晶体管T10的栅极与所述第一节点N1电连接，所述调节晶体管T10的源极与第二时钟信号端CB电连接，所述调节晶体管T10的漏极与所述调节电容C1的第一端电连接；

所述调节电容C1的第二端与所述第一节点N1电连接；

所述第一控制晶体管T11的栅极与所述第三节点N3电连接，所述第一控制晶体管T11的漏极与所述第五节点N5电连接，所述第一控制晶体管T11的源极与第一时钟信号端CK电连接；

所述第四控制晶体管T2的栅极与第二时钟信号端CB电连接，所述第四控制晶体管T2的源极与低电压端V02电连接，所述第四控制晶体管T2的漏极与第三节点N3电连接；

所述第六控制晶体管T6的栅极与第一时钟信号端CK电连接，所述第六控制晶体管T6的源极与所述第四节点N4电连接，所述第六控制晶体管T6的漏极与所述第三节点N3电连接；

所述输出电路17包括第一输出晶体管T3和第二输出晶体管T4；

本发明所述的移位寄存器单元的第五实施例为发光控制信号生成电路中的移位寄存器单元，用于生成发光控制信号。

在本发明所述的移位寄存器单元的第五实施例中，所有的晶体管都为p型薄膜晶体管，但不以此为限。

本发明所述的移位寄存器单元的第五实施例与本发明所述的移位寄存器单元的第一实施例的区别如下：T2的栅极与CB电连接，T6的栅极与CK电连接，T11的源极与CK电连接。

如图19所示，在第一种情况下，本发明所述的移位寄存器单元的第五实施例在工作时，

在第一时间段t1，CK提供低电压信号，CB提供高电压信号，I1提供低电压信号，T1关断，T2打开，T6关断，N3的电位为低电压，N1的电位维持为高电压，T11打开，T8关断，N2的电位维持为高电压，O1继续输出上一时间段的电压信号；由于T5和T6关断，此时N4浮置(floating)；在第二时间段t2，CK提供高电压信号，CB提供低电压信号，I1提供低电压信号，T1打开，T2关断，N1的电位为低电压，T9打开，T5打开，T6打开，N3的电位为高电压，T8关闭，N2的电位为高电压，T11关闭，T10打开，T3打开，T4关断，O1输出低电压；T5打开，T6打开，N4的电位为高电压；

在第三时间段t3，CK提供低电压信号，CB提供高电压信号，I1提供高电压信号，T1关闭，T2打开，N3的电位为低电压，T10打开，由于CK提供的电压信号由上一时段的高电压信号跳变为低电压信号，则N1的电位被进一步拉低，使得T3能够完全打开，O1输出低电压；T11打开，T8关断，T9打开，N2的电位为高电压；T5打开，T6关闭，N4的电位为高电压；此时，由于T3完全打开，则O1输出的电压信号的电压值为VL；

在第四时间段t4，CK提供高电压信号，CB提供低电压信号，I1提供高电压信号，T1打开，T2关闭，N1的电位为高电压，T5关闭，T9关闭，T10关闭，T3关闭，T6打开，T11打开，CB提供的第二时钟信号由上一时段的高电压信号跳变为低电压信号，N3的电位被进一步拉低，N4的电位也为低电压，T8打开，N2的电位为低电压，T4打开，T3关闭，O1提供高电压；

在第五时间段t5，CK提供低电压信号，CB提供高电压信号，I1提供高电压信号，T2打开，T1关闭，N3的电位为低电压，T6关闭，N1的电位维持为高电压，T5关闭，N4浮置，T8关闭，N2的电位维持为低电压，T3关闭，T4打开，O1输出高电压；

在第六时间段t6，CK提供高电压信号，CB提供低电压信号，I1提供高电压信号，T1关闭，T2打开，N1的电位为高电压，T9关闭，T5关闭，T6打开，T11打开，由于CB提供的第二时钟信号由上一时段的高电压信号跳变为低电压信号，N3的电位被进一步拉低，N4的电位也为低电压，T8打开，N2的电位为低电压，T4打开，T3关闭，O1提供高电压；

在第七时间段t7，CK提供低电压信号，CB提供高电压信号，I1提供低电压信号，T1关闭，T2打开，N3的电位为低电压，T6关闭，N1的电位维持为高电压，T11打开，T8关闭，T9关闭，N2的电位维持为高电压，O1继续输出高电压；

在第八时间段t8，CK提供高电压信号，CB提供低电压信号，I1提供低电压信号，T1打开，T2关闭，N1的电位为低电压，T5和T6打开，N4的电位和N3的电位为高电压，T8打开，T9打开，N2的电位为高电压，T3打开，T4关闭，O1输出低电压。

如图19所示，输入信号的脉宽与O1输出的发光控制信号的脉宽相同，O1可以作为相邻下一级移位寄存器单元的输入端，但不以此为限。

如图20所示，在第二种情况下，本发明所述的移位寄存器单元的第五实施例在工作时，

在第一时间段t1，CK提供低电压信号，CB提供高电压信号，I1提供低电压信号，T1关断，T2打开，T6关断，N3的电位为低电压，N1的电位维持为高电压，T11打开，T8关断，N2的电位维持为高电压，O1继续输出上一时间段的电压信号；由于T5和T6关断，此时N4浮置；

在第二时间段t2，CK提供高电压信号，CB提供低电压信号，I1提供低电压信号，T1打开，T2关断，N1的电位为低电压，T9打开，T5打开，T6打开，N3的电位为高电压，T8关闭，N2的电位为高电压，T11关闭，T10打开，T3打开，T4关断，O1输出低电压；T5打开，T6打开，N4的电位为高电压；

在第三时间段t3，CK提供低电压信号，CB提供高电压信号，I1提供高电压信号，T1关闭，T2打开，N3的电位为低电压，T10打开，由于CK提供的电压信号由上一时段的高电压信号跳变为低电压信号，则N1的电位被进一步拉低，使得T3能够完全打开，O1输出低电压；T11打开，T8关断，T9打开，N2的电位为高电压；T5打开，T6关闭，N4的电位为高电压；此时由于N1完全打开，则O1输出的电压信号的电压值为VL；

在第六时间段t6，CK提供高电压信号，CB提供低电压信号，I1提供低电压信号，T1关闭，T2打开，N1的电位为高电压，T9关闭，T5关闭，T6打开，T11打开，由于CB提供的第二时钟信号由上一时段的高电压信号跳变为低电压信号，N3的电位被进一步拉低，N4的电位也为低电压，T8打开，N2的电位为低电压，T4打开，T3关闭，O1提供高电压；

如图20所示，输入信号的脉宽与O1输出的发光控制信号的脉宽不相同，但不以此为限。

如图21所示，在图4所述的移位寄存器单元的实施例的基础上，在本发明所述的移位寄存器单元的第六实施例中，

所述第一隔离电路41包括第一隔离晶体管T13；

T13的栅极与低电压端V02连接，T13的源极与N01电连接，T13的漏极与N1电连接；

所述调节电容C2的第二端与所述第一节点N1电连接；

所述第三控制晶体管T9的栅极与所述第一隔离节点N01电连接，所述第三控制晶体管T9的源极与高电压端V01电连接，所述第三控制晶体管T9的漏极与所述第二节点N2电连接；

所述第三节点控制电路15包括第四控制晶体管T2、第三隔离晶体管T12、第五控制晶体管T5和第六控制晶体管T6，其中，

所述第四控制晶体管T2的栅极与第一时钟信号端CK电连接，所述第四控制晶体管T2的源极与低电压端V02电连接；

所述第三隔离晶体管T12的栅极与低电压端V02电连接，第三隔离晶体管T12的源极与所述第四控制晶体管T2的漏极电连接，所述第三隔离晶体管T12的漏极与第三节点N3电连接；

所述第五控制晶体管T5的栅极与第一隔离节点N01电连接，所述第五控制晶体管T5的源极与高电压端V01电连接，所述第五控制晶体管T5的漏极与第四节点N4电连接；

所述第七控制晶体管T1的栅极与第一时钟信号端CK电连接，所述第七控制晶体管T1的源极与所述输入端I1电连接，所述第七控制晶体管T1的漏极与所述第一隔离节点N01电连接；

所述第八控制晶体管T7的栅极与所述第四节点N4电连接，所述第八控制晶体管T7的漏极与所述第一隔离节点N01电连接，所述第八控制晶体管T7的源极与高电压端V01电连接；

所述输出电路17包括第一输出晶体管T3和第二输出晶体管T4；

在本发明至少一实施例中，所述控制电压端为低电压端，但不以此为限。

本发明所述的移位寄存器单元的第六实施例为发光控制信号生成电路中的移位寄存器单元，用于生成发光控制信号。

在本发明所述的移位寄存器单元的第六实施例中，所有的晶体管都为p型薄膜晶体管，但不以此为限。

在本发明所述的移位寄存器单元的第六实施例与在本发明所述的移位寄存器单元的第二实施例的区别在于：增加了T12和T13。

在本发明所述的移位寄存器单元的第六实施例中，增加T13的目的在于：防止当N1的电位过低而导致与N1电连接的晶体管发生DIBL(Drain Induced Barrier Lowering，漏致势垒降低)，从而使得与N1电连接的晶体管的阈值电压发生偏移，导致在其他工作阶段，与N1电连接的晶体管无法正常打开或关闭的情况发生；

增加T12的目的在于，防止当N3的电位电连接的晶体管的阈值电压发生偏移，导致在其他工作阶段，与N3电连接的晶体管无法正常打开或关闭的情况发生。如图22所示，在图5所述的移位寄存器单元的实施例的基础上，在本发明所述的移位寄存器单元的第七实施例中，

所述第一隔离电路41包括第一隔离晶体管T13，所述第三隔离电路43包括第三隔离晶体管T12；

T13的栅极与低电压端V02电连接，T13的源极与N01电连接，T13的漏极与N1电连接；

T12的栅极与低电压端V02电连接，T12的源极与N03电连接，T12的漏极与N3电连接；

所述调节电容C1的第二端与所述第一节点N1电连接；

所述第六控制晶体管T6的栅极与第二时钟信号端CB电连接，所述第六控制晶体管T6的源极与所述第四节点N4电连接，所述第六控制晶体管T6的漏极与所述第三隔离节点N03电连接；

所述第八控制晶体管T7的栅极与所述第四节点N4电连接，所述第八控制晶体管T7的漏极与所述第一隔离节点N1电连接，所述第八控制晶体管T7的源极与高电压端V01电连接；

所述输出电路17包括第一输出晶体管T3和第二输出晶体管T4；

本发明所述的移位寄存器单元的第七实施例为发光控制信号生成电路中的移位寄存器单元，用于生成发光控制信号。

在本发明所述的移位寄存器单元的第七实施例中，所有的晶体管都为p型薄膜晶体管，但不以此为限。

在本发明所述的移位寄存器单元的第七实施例与在本发明所述的移位寄存器单元的第一实施例的区别在于：增加了T13和T12。

在本发明所述的移位寄存器单元的第七实施例中，增加T13的目的在于：防止当N1的电位过低而导致与N1电连接的晶体管发生DIBL(Drain Induced Barrier Lowering，漏致势垒降低)，从而使得与N1电连接的晶体管的阈值电压发生偏移，导致在其他工作阶段，与N1电连接的晶体管无法正常打开或关闭的情况发生；

增加T12的目的在于，防止当N3的电位电连接的晶体管的阈值电压发生偏移，导致在其他工作阶段，与N3电连接的晶体管无法正常打开或关闭的情况发生。

如图23所示，在图6所述的移位寄存器单元的实施例的基础上，在本发明所述的移位寄存器单元的第八实施例中，

所述第一隔离电路41包括第一隔离晶体管T13，所述第三隔离电路43包括第三隔离晶体管T12；所述第二隔离电路42包括第二隔离晶体管T14；

T14的栅极与低电压端V02电连接，T14的源极与N02电连接，T14的漏极与N2电连接；

所述调节电容C2的第二端与所述第一节点N1电连接；

所述第二控制晶体管T8的栅极与所述第二时钟信号端CB电连接，所述第二控制晶体管T8的源极与所述第五节点N5电连接，所述第二控制晶体管T8的漏极与第二隔离节点N02电连接；

所述第三控制晶体管T9的栅极与所述第一隔离节点N01电连接，所述第三控制晶体管T9的源极与高电压端V01电连接，所述第三控制晶体管T9的漏极与所述第二隔离节点N02电连接；

所述输出电路17包括第一输出晶体管T3和第二输出晶体管T4；

本发明所述的移位寄存器单元的第八实施例为发光控制信号生成电路中的移位寄存器单元，用于生成发光控制信号。

在本发明所述的移位寄存器单元的第八实施例中，所有的晶体管都为p型薄膜晶体管，但不以此为限。

在本发明所述的移位寄存器单元的第六实施例与在本发明所述的移位寄存器单元的第一实施例的区别在于：增加了T13、T12和T14。

在本发明所述的移位寄存器单元的第八实施例中，增加T13的目的在于：防止当N1的电位过低而导致与N1电连接的晶体管发生DIBL(Drain Induced Barrier Lowering，漏致势垒降低)，从而使得与N1电连接的晶体管的阈值电压发生偏移，导致在其他工作阶段，与N1电连接的晶体管无法正常打开或关闭的情况发生；

增加T12的目的在于，防止当N3的电位电连接的晶体管的阈值电压发生偏移，导致在其他工作阶段，与N3电连接的晶体管无法正常打开或关闭的情况发生

增加T14的目的在于，防止当N2的电位过低而导致与N2电连接的晶体管发生DIBL(Drain Induced Barrier Lowering，漏致势垒降低)，从而使得与N2电连接的晶体管的阈值电压发生偏移，导致在其他工作阶段，与N2电连接的晶体管无法正常打开或关闭的情况发生。

如图24所示，本发明所述的移位寄存器单元的第九实施例与本发明所述的移位寄存器单元的第七实施例的区别如下：T10的源极接入第三时钟信号端CKo。

在本发明至少一实施例中，CKo提供的第三时钟信号是CK提供的第二时钟信号的反相信号。

如图25所示，在图7所述的移位寄存器单元的实施例的基础上，在本发明所述的移位寄存器单元的第十实施例中，

所述调节电容C1的第二端与所述第一节点N1电连接；

所述输出电路17包括第一输出晶体管T3和第二输出晶体管T4；

所述第二输出晶体管T4的栅极与所述第二节点N2电连接，所述第二输出晶体管T4的漏极与所述驱动电压信号端O1电连接，所述第二输出晶体管T4的源极与输出时钟信号端CBo电连接；

所述第二存储电容C3的第一端与所述第二节点N2电连接，所述第二存储电容C3的第二端与所述输出时钟信号端CBo电连接。

本发明所述的移位寄存器单元的第十实施例为栅极驱动电路中的移位寄存器单元，用于生成栅极驱动信号。

在本发明所述的移位寄存器单元的第十实施例中，所有的晶体管都为p型薄膜晶体管，但不以此为限。

在本发明至少一实施例中，CB提供的第二时钟信号与CBo提供的输出时钟信号反相，但不以此为限。

在本发明至少一实施例中，所述移位寄存器单元提供的栅极驱动信号的脉宽比所述移位寄存器单元提供的发光控制信号的脉宽小，但不以此为限。

并且，在本发明至少一实施例中，当所述移位寄存器单元用于生成栅极驱动信号时，需要采用四个时钟信号。

如图26所示，本发明所述的移位寄存器单元的第十实施例在工作时，显示周期包括第一时间段t1、第二时间段t2、第三时间段t3、第四时间段t4和第五时间段t5；

在第一时间段t1，CK提供低电压信号，CB提供高电压信号，CBo提供低电压信号，I1提供低电压信号，如图27A所示，T1和T2打开，N1的电位为低电压，T9打开，T10打开，N3的电位为低电压，T8关断，N2的电位为高电压，T3打开，T4关闭，O1输出VL-Vth，其中,Vth为T3的阈值电压，VL为低电压端提供的电压信号的电压值；

在第二时间段t2，CK提供高电压信号，CB提供低电压信号，CBo提供高电压信号，I1提供低电压信号，如图27B所示，T1和T2关闭，T10打开，由于CB提供的第二时钟信号由上一时段的高电压信号跳变为低电压信号，因此N1的电位被进一步拉低，使得T3能够完全打开，T5打开，T6打开，N4的电位和N3的电位都为高电压，T8打开，N2的电位为高电压，T3打开，T4关闭，O1输出低电压，此时O1输出的电压信号的电压值为VL；

在第二时间段t2，N1的电位为(VL-VH)C2z/(C2z+C4z)+VL，N2的电位为VH，N3的电位为VH，N4的电位为VH，N5的电位为VH；

在第三时间段t3，CK提供低电压信号，CB提供高电压信号，CBo提供低电压信号，I1提供高电压信号，如图27C所示，T1和T2打开，N1的电位为高电压，T5、T9和T10关闭，T6关闭，N3的电位为低电压，T11打开，T8关闭，N2的电位维持为高电压，T3和T4都关闭，O1输出的电压信号由电路的寄生电容维持为上一时段的电压信号；此时由于T5和T6都关闭，则N4浮置，N4的电位未知；

在第三时间段t3，N1的电位为VH，N2的电位为VH，N3的电位为VL，N4的电位未知，N5的电位为VH；

在第四时间段t4，CK提供高电压信号,CB提供低电压信号，CBo提供高电压信号，I1提供低电压信号，如图27D所示，T1和T2关断，N1的电位保持为高电压，T11打开，由于CB提供的第二时钟信号由上一时段的高电压信号跳变为低电压信号，并T8打开，则进一步拉低N3的电位和N2的电位，T3关闭，T4打开，此时CBo提供高电压信号，O1输出高电压；

在第四时间段t4，N1的电位为VH，N2的电位为VL，N3的电位为2VL-VH，N4的电位为VL，N4的电位为VL；

在第五时间段t5，CK提供低电压信号，CB提供高电压信号，CBo提供低电压信号，如图27E所示，T1和T2打开，N1的电位为VL，N3的电位为VL，T6关闭，T5打开，N4的电位为VH，此时由前一时段的状态决定O1输出低电压信号，并O1输出的低电压信号的电压值为VL，此时由于T3的栅极电位、T3的源极电位和T3的漏极电位都为VL，则T3的栅源电压等于0，T3的栅源电压大于T3的阈值电压，因此此时T3不导通，O1输出的电压信号由电路的寄生电容保持为低电压信号；

在第五时间段t5以及之后的若干个时间段，N2的为电位保持为高电压，则T4始终处于截止状态，可以提高O1输出的低电压信号的稳定状态。

如图28所示，本发明所述的移位寄存器单元的第十一实施例与本发明所述的移位寄存器单元的第十实施例的区别如下：C1的位置；

而在所述移位寄存器单元的第十一实施例中，C1的第一端与第三节点N3电连接，C1的第二端与T11的漏极电连接，N3直接与T8的漏极电连接。

所述移位寄存器单元的图28所示的第十一实施例工作时序图也可以如图26所示，但不以此为限。

本发明如图28所示的移位寄存器单元的第十一实施例的工作过程与所述移位寄存器单元的第十实施例的工作过程大致相同，区别在于：

具体的，本发明如图28所示的移位寄存器单元的第十一实施例在工作时，在第四时间段t4，当T11打开时，根据CB提供的第二时钟信号，实现N3点的电位跳变，跳变值为(VL-VH+VL)，由于在前一时间段(也即第三时间段t3)，N2的电位为VH，所以随着CB提供的第二时钟信号的电位由高电平跳变为低电平，根据电容值比例分配电压值；

在第四时间段t4，T8打开，N3的电位等于N2的电位，N2的电位等于[(2VL-VH)×C1z+VH×C3z]/(C1z+C3z)，其中，C1z为C1的电容值，C3z为C3的电容值。

如图29所示，在图8所述的移位寄存器单元的实施例的基础上，在本发明所述的移位寄存器单元的第十二实施例中，

所述第一隔离电路41包括第一隔离晶体管T13；

所述调节电容C1的第二端与所述第一节点N1电连接；

所述控制电容C1的第一端与所述第三节点N3电连接，所述控制电容C1的第二端与所述第一控制晶体管T11的漏极电连接；

所述第一控制晶体管T11的栅极与所述第三节点N3电连接，所述第一控制晶体管T11的源极与第二时钟信号端CB电连接；

所述第二控制晶体管T8的栅极与所述第二时钟信号端CB电连接，所述第二控制晶体管T8的源极与所述第三节点N3电连接，所述第二控制晶体管T8的漏极与第二节点N2电连接；

所述输出电路17包括第一输出晶体管T3和第二输出晶体管T4；

本发明所述的移位寄存器单元的第十二实施例为栅极驱动电路中的移位寄存器单元，用于生成栅极驱动信号。

在本发明所述的移位寄存器单元的第十二实施例中，所有的晶体管都为p型薄膜晶体管，但不以此为限。

在本发明所述的移位寄存器单元的第十二实施例与在本发明所述的移位寄存器单元的第十一实施例的区别在于：增加了T13和T12。

在本发明所述的移位寄存器单元的第六实施例中，增加T11的目的在于：防止当N1的电位被导通的T10通过CB进一步拉低时，由于N1的电位过低，而导致的T1的阈值电压偏移，防止在需要T1打开时，T1不能完全打开的情况发生；

增加T12的目的在于，防止当N3的电位被导通的T11通过CB进一步拉低时，由于N3的电位过低，而导致的T2的阈值电压偏移，防止在需要T2打开时，T2不能完全打开的情况发生。

如图30所示，在图8所述的移位寄存器单元的实施例的基础上，在本发明所述的移位寄存器单元的第十三实施例中，

所述第一隔离电路41包括第一隔离晶体管T13；

所述调节电容C1的第二端与所述第一节点N1电连接；

所述输出电路17包括第一输出晶体管T3和第二输出晶体管T4；

本发明所述的移位寄存器单元的第十三实施例为栅极驱动电路中的移位寄存器单元，用于生成栅极驱动信号。

在本发明所述的移位寄存器单元的第十三实施例中，所有的晶体管都为p型薄膜晶体管，但不以此为限。

在本发明所述的移位寄存器单元的第十三实施例与在本发明所述的移位寄存器单元的第十实施例的区别在于：增加了T13和T12。

在本发明所述的移位寄存器单元的第十三实施例中，增加T13的目的在于：防止当N1的电位过低而导致与N1电连接的晶体管发生DIBL(Drain Induced Barrier Lowering，漏致势垒降低)，从而使得与N1电连接的晶体管的阈值电压发生偏移，导致在其他工作阶段，与N1电连接的晶体管无法正常打开或关闭的情况发生；

如图31所示，在图9所述的移位寄存器单元的实施例的基础上，在本发明所述的移位寄存器单元的第十四实施例中，

所述调节电容C1的第二端与所述第一节点N1电连接；

所述输出电路17包括第一输出晶体管T3和第二输出晶体管T4；

本发明所述的移位寄存器单元的第十四实施例为栅极驱动电路中的移位寄存器单元，用于生成栅极驱动信号。

在本发明所述的移位寄存器单元的第十四实施例中，所有的晶体管都为p型薄膜晶体管，但不以此为限。

在本发明所述的移位寄存器单元的第十四实施例与在本发明所述的移位寄存器单元的第十实施例的区别在于：增加了T13和T12。

在本发明所述的移位寄存器单元的第十四实施例中，增加T13的目的在于：防止当N1的电位过低而导致与N1电连接的晶体管发生DIBL(Drain Induced Barrier Lowering，漏致势垒降低)，从而使得与N1电连接的晶体管的阈值电压发生偏移，导致在其他工作阶段，与N1电连接的晶体管无法正常打开或关闭的情况发生；

如图32所示，在图10所述的移位寄存器单元的实施例的基础上，在本发明所述的移位寄存器单元的第十五实施例中，

所述调节电容C1的第二端与所述第一节点N1电连接；

所述输出电路17包括第一输出晶体管T3和第二输出晶体管T4；

本发明所述的移位寄存器单元的第十五实施例为栅极驱动电路中的移位寄存器单元，用于生成栅极驱动信号。

在本发明所述的移位寄存器单元的第十五实施例中，所有的晶体管都为p型薄膜晶体管，但不以此为限。

在本发明所述的移位寄存器单元的第十五实施例与在本发明所述的移位寄存器单元的第十实施例的区别在于：增加了T13、T12和T14。

在本发明所述的移位寄存器单元的第十五实施例中，增加T13的目的在于：防止当N1的电位过低而导致与N1电连接的晶体管发生DIBL(Drain Induced Barrier Lowering，漏致势垒降低)，从而使得与N1电连接的晶体管的阈值电压发生偏移，导致在其他工作阶段，与N1电连接的晶体管无法正常打开或关闭的情况发生；

如图33所示，本发明所述的移位寄存器单元的第十六实施例与本发明所述的移位寄存器单元的第十五实施例的区别在于：T10的源极与第三时钟信号端CKo电连接。

在本发明至少一实施例中，CKo提供的第三时钟信号可以与CK提供的第一时钟信号反相。

以上本发明所述的移位寄存器单元的第一实施例至第十六实施例为本发明所述的移位寄存器单元的至少一实施例。

本发明至少一实施例所述的驱动方法应用于上述的移位寄存器单元，所述驱动方法包括：

所述第一储能电路所述第一节点的电位；

所述第二储能电路维持所述第二节点的电位；

通过采用本发明至少一实施例所述的驱动方法，本发明至少一实施例所述的移位寄存器单元即可以提供栅极驱动信号，又可以提供发光控制信号，以提供特定像素工作的波形；在所述移位寄存器单元提供发光控制信号时，所述第三电压端可以为第一电压端；在所述移位寄存器单元提供栅极驱动信号时，所述第三电压端可以为输出时钟信号端；所述输出时钟信号端提供的输出时钟信号为与所述第二时钟信号反相的时钟信号。并且，在本发明至少一实施例所述的驱动方法中，所述第一节点电位调节电路分别与调节时钟信号端和所述第一节点电连接，在第一节点的电位的控制下，根据调节时钟信号端提供的调节时钟信号改变第一节点的电位，以使得需要使得输出电路中的第一输出晶体管打开时，所述第一节点的电位可以下降至够低电压，以使得所述第一输出晶体管充分打开，避免降低驱动电压信号端的输出波形受到第一输出晶体管的阈值电压损耗问题。

在具体实施时，所述驱动电压信号端为栅极驱动信号输出端，所述第三电压端为输出时钟信号端；所述输出时钟信号端提供的输出时钟信号为与所述第二时钟信号反相的时钟信号；或者，

本发明至少一实施例所述的驱动电路包括多级上述的移位寄存器单元。

在本发明至少一实施例中，所述驱动电路的移位寄存器单元的输入端与相邻上一级移位寄存器单元的驱动电压信号输出端电连接；

并且，在本发明至少一实施例所述的驱动电路中，奇数级移位寄存器单元接入的第一时钟信号为偶数级移位寄存器单元接入的第二时钟信号，奇数级移位寄存器单元接入的第二时钟信号为偶数级移位寄存器单元接入的第一时钟信号，但不以此为限；

在本发明至少一实施例所述的驱动电路中，奇数级移位寄存器单元接入的输出时钟信号为偶数级移位寄存器单元接入的第三时钟信号，奇数级移位寄存器单元接入的第三时钟信号为偶数级移位寄存器单元接入的输出时钟信号，但不以此为限。

本发明至少一实施例所述的显示装置包括上述的驱动电路。

本发明至少一实施例所提供的显示装置可以为手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims

1.一种移位寄存器单元，其特征在于，包括第一节点电位调节电路、第一储能电路、第二节点控制电路、第二储能电路、第三节点控制电路、第一节点控制电路和输出电路；其中，

所述第二储能电路用于维持所述第二节点的电位；

2.如权利要求1所述的移位寄存器单元，其特征在于，当所述第一隔离节点与所述第一节点为不同的节点时，所述第一隔离节点与所述第一节点之间通过第一隔离电路电连接；

3.如权利要求2所述的移位寄存器单元，其特征在于，所述第一隔离电路包括第一隔离晶体管；

4.如权利要求1所述的移位寄存器单元，其特征在于，所述第二隔离节点与所述第二节点为同一节点；或者，所述第二隔离节点与所述第二节点之间通过第二电路电连接；

5.如权利要求4所述的移位寄存器单元，其特征在于，所述第二隔离电路包括第二隔离晶体管；

6.如权利要求1所述的移位寄存器单元，其特征在于，所述第三隔离节点与所述第三节点为同一节点；或者，所述第三隔离节点与所述第三节点之间通过第三隔离电路电连接；

7.如权利要求6所述的移位寄存器单元，其特征在于，所述第三隔离电路包括第三隔离晶体管；

8.如权利要求1所述的移位寄存器单元，其特征在于，所述控制时钟信号端为第二时钟信号端；或者，

9.如权利要求1所述的移位寄存器单元，其特征在于，所述调节时钟信号端提供的调节时钟信号为所述第二时钟信号，或者，所述调节时钟信号为与所述第一时钟信号反相的时钟信号。

10.如权利要求1所述的移位寄存器单元，其特征在于，所述驱动电压信号端为栅极驱动信号输出端，所述第三电压端为输出时钟信号端；所述输出时钟信号端提供的输出时钟信号为与所述第二时钟信号反相的时钟信号；或者，

11.如权利要求1至10中任一权利要求所述的移位寄存器单元，其特征在于，所述第一节点电位调节电路包括调节晶体管和调节电容，其中，

所述调节电容的第二端与所述第一隔离节点电连接。

12.如权利要求1至10中任一权利要求所述的移位寄存器单元，其特征在于，所述第二节点控制电路还与第一时钟信号端电连接，还用于在第一时钟信号的控制下，控制所述第二隔离节点的电位。

13.如权利要求1至10中任一权利要求所述的移位寄存器单元，其特征在于，第二节点控制电路包括第一控制晶体管、控制电容、第二控制晶体管和第三控制晶体管，其中，

14.如权利要求12所述的移位寄存器单元，其特征在于，第二节点控制电路包括第一控制晶体管、控制电容、第二控制晶体管、第三控制晶体管和节点控制晶体管，其中，

15.如权利要求1至10中任一权利要求所述的移位寄存器单元，其特征在于，第二节点控制电路包括第一控制晶体管、控制电容、第二控制晶体管和第三控制晶体管，其中，

所述控制电容的第一端与所述第三节点电连接；

16.如权利要求1至10中任一权利要求所述的移位寄存器单元，其特征在于，所述第三节点控制电路包括第四控制晶体管、第五控制晶体管和第六控制晶体管，其中，

17.如权利要求16所述的移位寄存器单元，其特征在于，还包括第三隔离晶体管；所述第三隔离节点为第三节点；

18.如权利要求1至10中任一权利要求所述的移位寄存器单元，其特征在于，所述驱动电压信号端为发光控制信号端，所述第三电压端为第一电压端；

19.如权利要求18所述的移位寄存器单元，其特征在于，还包括第三隔离晶体管；所述第三隔离节点为第三节点；

20.如权利要求1至10中任一权利要求所述的移位寄存器单元，其特征在于，所述第一节点控制电路包括第七控制晶体管和第八控制晶体管，其中，

21.如权利要求1至10中任一权利要求所述的移位寄存器单元，其特征在于，所述输出电路包括第一输出晶体管和第二输出晶体管；

22.如权利要求1至10中任一权利要求所述的移位寄存器单元，其特征在于，所述第一储能电路包括第一存储电容，所述第二储能电路包括第二存储电容；

23.一种驱动方法，应用于如权利要求1至22中任一权利要求所述的移位寄存器单元，其特征在于，所述驱动方法包括：

所述第一储能电路所述第一节点的电位；

所述第二储能电路维持所述第二节点的电位；

24.一种驱动电路，其特征在于，包括多级如权利要求1至22中任一权利要求所述的移位寄存器单元。

25.如权利要求24所述的驱动电路，其特征在于，所述驱动电路为栅极驱动电路，驱动电压信号端为栅极驱动信号输出端，第三电压端为输出时钟信号端；所述输出时钟信号端提供的输出时钟信号为与第二时钟信号反相的时钟信号。

26.如权利要求24所述的驱动电路，其特征在于，所述驱动电路为发光控制信号生成电路；驱动电压信号端为发光控制信号端，第三电压端为第一电压端。

27.一种显示装置，其特征在于，包括如权利要求24至26中任一权利要求所述的驱动电路。