CN107657918B - 发光控制信号生成电路、其驱动方法及装置 - Google Patents

发光控制信号生成电路、其驱动方法及装置 Download PDF

Info

Publication number
CN107657918B
CN107657918B CN201710912348.1A CN201710912348A CN107657918B CN 107657918 B CN107657918 B CN 107657918B CN 201710912348 A CN201710912348 A CN 201710912348A CN 107657918 B CN107657918 B CN 107657918B
Authority
CN
China
Prior art keywords
signal
node
electrically connected
clock signal
switching transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710912348.1A
Other languages
English (en)
Other versions
CN107657918A (zh
Inventor
翟应腾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Tianma Microelectronics Co Ltd
Original Assignee
Shanghai Tianma Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Tianma Microelectronics Co Ltd filed Critical Shanghai Tianma Microelectronics Co Ltd
Priority to CN201710912348.1A priority Critical patent/CN107657918B/zh
Priority to US15/864,644 priority patent/US10650733B2/en
Publication of CN107657918A publication Critical patent/CN107657918A/zh
Application granted granted Critical
Publication of CN107657918B publication Critical patent/CN107657918B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
    • G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
    • G11C19/184—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/017—Adjustment of width or dutycycle of pulses
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/30—Driver circuits
    • H05B45/37—Converter circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness
    • G09G2320/064—Adjustment of display parameters for control of overall brightness by time modulation of the brightness of the illumination source

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明公开了一种发光控制信号生成电路、其驱动方法及装置，通过对发光控制信号生成电路的设置，以及对各级发光控制信号生成电路之间的级联关系的设置，仅利用发光控制信号生成电路，便可以调制出具有不同脉冲宽度的发光控制信号，以满足不同亮度的显示需求，在提高画面显示质量的同时增加画面显示的灵活性，并有助于降低系统的功耗。

Description

发光控制信号生成电路、其驱动方法及装置
技术领域
本发明涉及显示技术领域，尤指一种发光控制信号生成电路、其驱动方法、电致发光显示面板及显示装置。
背景技术
在现有的平板显示器中，有机电致发光显示器(Organic ElectroluminesecentDisplay，OLED)作为一种主动发光的显示器，凭借其低功耗、高色饱和度、广视角等特点，已经逐渐成为显示领域的主流；其中，为了实现OLED显示器的显示功能，通常需要向OLED显示器的显示区域输入发光控制信号，以有助于实现画面的显示。然而，为了使得OLED显示器能够适应不同亮度的显示需求，可以通过调节发光控制信号的脉冲宽度的方式来实现，基于此，如何使发光控制信号生成电路输出宽度可调的脉冲信号，以满足不同亮度的显示需求，就成为了本领域技术人员亟待解决的技术问题。
发明内容
本发明实施例提供了一种发光控制信号生成电路、其驱动方法、电致发光显示面板及显示装置，用以解决现有技术中如何使发光控制信号生成电路输出宽度可调的脉冲信号，以满足不同亮度的显示需求的问题。
本发明实施例提供了一种发光控制信号生成电路，包括：
第一控制模块，用于在信号输入端输入的有效脉冲信号、第一时钟信号端输入的第一时钟信号、第二时钟信号端输入的第二时钟信号和所述第一电压信号端输入的第一电压信号的控制下，控制第一节点的电位；
第二控制模块，用于在所述信号输入端输入的有效脉冲信号、所述第一时钟信号端输入的第一时钟信号、所述第二时钟信号端输入的第二时钟信号、所述第一电压信号端输入的第一电压信号、所述第二电压信号端输入的第二电压信号和所述第一节点电位的控制下，控制第二节点的电位；
输出模块，用于在所述第一节点电位的控制下，将第一电压信号端输入的第一电压信号传输至信号输出端，在所述第二节点电位的控制下，将第二电压信号端输入的第二电压信号传输至所述信号输出端。
另一方面，本发明实施例还提供了一种电致发光显示面板，包括：级联的多个如本发明实施例提供的上述发光控制信号生成电路；
除最后一级所述发光控制信号生成电路之外，其余每级所述发光控制信号生成电路的信号输出端均向下一级所述发光控制信号生成电路的信号输入端输入有效脉冲信号；
第一级所述发光控制信号生成电路的信号输入端接收起始脉冲信号；最后一级所述发光控制信号生成电路的信号输入端接收上一级所述发光控制信号生成电路的信号输出端输出的有效脉冲信号。
另一方面，本发明实施例还提供了一种显示装置，包括：如本发明实施例提供的上述电致发光显示面板。
另一方面，本发明实施例还提供了一种如本发明实施例提供的上述发光控制信号生成电路的驱动方法，包括：第一阶段、第二阶段、第三阶段、第四阶段和第五阶段；
所述第一阶段，向所述信号输入端和所述第一时钟信号端分别提供所述第二电位信号，向第二时钟信号端提供所述第一电位信号，所述信号输出单输出所述第二电位信号；
所述第二阶段，向所述信号输入端和所述第一时钟信号端分别提供所述第一电位信号，向所述第二时钟信号端提供所述第二电位信号，所述信号输出端输出所述第二电位信号；
所述第三阶段，向所述信号输入端和所述第二时钟信号端分别提供所述第一电位信号，向所述第一时钟信号端提供所述第二电位信号，所述信号输出端输出所述第一电位信号；
所述第四阶段，向所述信号输入端和所述第二时钟信号端分别提供所述第二电位信号，向所述第一时钟信号端提供所述第一电位信号，所述信号输出端输出所述第一电位信号；
所述第五阶段，向所述信号输入端和所述第一时钟信号端分别提供所述第二电位信号，向所述第二时钟信号端提供所述第一电位信号，所述信号输出端输出所述第二电位信号。
本发明有益效果如下：
本发明实施例提供的一种发光控制信号生成电路、其驱动方法、电致发光显示面板及显示装置，包括：第一控制模块、第二控制模块和输出模块的设置，通过上述三个模块的相互配合，采用简单的电路结构，就可以使得信号输出端输出具有与信号输入端输入的有效脉冲信号相同脉冲宽度的信号，进而通过调整输入的有效脉冲信号的脉冲宽度，实现对输出信号的脉冲宽度的调整，以适应不同亮度的显示需求；并且，通过对各级发光控制信号生成电路之间级联关系的设置，使得第一级发光控制信号生成电路输出信号的脉冲宽度决定着其余各级发光控制信号生成电路输出信号的脉冲宽度，而第一级发光控制信号生成电路输出信号的脉冲宽度由起始脉冲信号的脉冲宽度决定，使得调整后的发光控制信号可以具有稳定的电位，在提高画面显示质量的同时增加画面显示的灵活性，并有助于降低系统的功耗。
附图说明
图1为现有技术中发光控制信号生成电路与扫描信号生成电路的连接关系示意图；
图2a为现有技术中的发光控制信号生成电路的结构示意图；
图2b为现有技术中的输入输出时序图；
图3为本发明实施例中提供的发光控制信号生成电路的结构示意图之一；
图4为本发明实施例中提供的发光控制信号生成电路的结构示意图之二；
图5为本发明实施例中提供的发光控制信号生成电路的结构示意图之三；
图6为本发明实施例中提供的发光控制信号生成电路的结构示意图之四；
图7为本发明实施例中提供的输入输出时序图之一；
图8为与图6所示的结构对应的模拟结果；
图9为本发明实施例中提供的输入输出时序图之二；
图10为本发明实施例中提供的输入输出时序图之三；
图11为本发明实施例中提供的发光控制信号生成电路的结构示意图之五；
图12为本发明实施例中提供的发光控制信号生成电路的结构示意图之六；
图13为本发明实施例中提供的驱动方法的流程图；
图14为本发明实施例提供的级联的发光控制信号生成电路的结构示意图；
图15为与图14所示的结构对应的输入输出时序图；
图16为本发明实施例提供的显示装置的结构示意图。
具体实施方式
下面将结合附图，对本发明实施例提供的一种发光控制信号生成电路、其驱动方法、电致发光显示面板及显示装置的具体实施方式进行详细地说明。需要说明的是，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
发明人在研究中发现，发光控制信号的脉冲宽度决定了对应的各像素单元的发光时长，而发光时长则决定了OLED显示器的发光亮度，例如，在发光控制信号的脉冲宽度增加时，对应的像素单元的发光时长增加，进而显示亮度增加；而当发光控制信号的脉冲宽度减小时，对应的像素单元的发光时长减小，进而显示亮度降低；因此，通过改变发光控制信号的脉冲宽度，可以调节OLED显示器的显示亮度。此外，在OLED显示器的使用过程中，由于受到周围环境的影响，所以为了清楚地显示图像，需要根据周围环境调节显示器的亮度，因此，可以通过调节发光控制信号的脉冲宽度，来实现OLED显示器亮度的调节。
然而，现有的发光控制信号生成电路只能生成具有固定宽度的脉冲信号(即脉冲宽度固定)，使得OLED显示器难以通过改变脉冲宽度的方式来调节显示亮度，在缺乏操作灵活性的同时，不利于系统功耗的降低；并且，根据图1所示的结构，若要调节发光控制信号的脉冲宽度，需要调节扫描信号生成电路输出的扫描信号的脉冲宽度，然而扫描信号的脉冲宽度在调节后会使得扫描信号的脉冲宽度和电位均不稳定，进而使得发光控制信号的脉冲宽度和电位不稳定，造成显示画面的显示质量下降，降低观看效果。
具体地，如图1所示的结构，扫描信号生成电路(如S1)用于为像素区域的像素控制电路提供扫描信号，发光控制信号生成电路(如E1)用于为像素区域的像素控制电路提供发光控制信号，利用扫描信号和发光控制信号，有利于实现控制发光单元发光；其中，扫描信号生成电路的信号输出端OUT，为发光控制信号生成电路的信号输入端提供触发信号TRG，所以扫描信号的脉冲宽度影响着触发信号TRG的脉冲宽度；此外，现有的发光控制信号生成电路的结构，一般如图2a所示，包括6个P型开关晶体管(如T1～T6)和1个电容C；相应的输入输出时序图如图2b所示，在信号输入端输入的触发信号TRG由高电位信号变为低电位信号时，信号输出端OUT开始输出高电位信号；在此之后，在时钟信号端CK输入的时钟信号第一次由高电位信号变为低电位信号时，信号输出端OUT开始输出低电位信号；因此，发光控制信号的脉冲宽度受触发信号TRG的脉冲宽度的影响，而触发信号TRG由扫描信号生成电路提供，所以扫描信号的脉冲宽度影响着发光控制信号的脉冲宽度，由于扫描信号的脉冲宽度在调节后会导致扫描信号的脉冲宽度和电位均不稳定，所以使得发光控制信号的脉冲宽度和电位也会变得不稳定，影响画面的显示效果。
基于此，本发明实施例提供了一种发光控制信号生成电路，用于输出具有脉冲宽度可调的发光控制信号，以满足不同亮度的显示需求，在提高画面显示质量的同时增加画面显示的灵活性，有助于降低系统的功耗。
具体地，本发明实施例提供的上述发光控制信号生成电路，如图3所示，可以包括：
第一控制模块100，用于在信号输入端PREV输入的有效脉冲信号、第一时钟信号端CK1输入的第一时钟信号、第二时钟信号端CK2输入的第二时钟信号和第一电压信号端VGL输入的第一电压信号的控制下，控制第一节点N1的电位；
第二控制模块200，用于在信号输入端PREV输入的有效脉冲信号、第一时钟信号端CK1输入的第一时钟信号、第二时钟信号端CK2输入的第二时钟信号、第一电压信号端VGL输入的第一电压信号、第二电压信号端VGH输入的第二电压信号和第一节点N1电位的控制下，控制第二节点N2的电位；
输出模块300，用于在第一节点N1电位的控制下，将第一电压信号端VGL输入的第一电压信号传输至信号输出端OUT，在第二节点N2电位的控制下，将第二电压信号端VGH输入的第二电压信号传输至信号输出端OUT。
本发明实施例提供的上述发光控制信号生成电路，通过上述三个模块的相互配合，采用简单的电路结构，就可以使得信号输出端OUT输出具有与信号输入端PREV输入的有效脉冲信号相同脉冲宽度的信号，进而通过调整输入的有效脉冲信号的脉冲宽度，实现对输出信号的脉冲宽度的调整，以适应不同亮度的显示需求。
在具体实施时，在本发明实施例提供的上述发光控制信号生成电路中，信号输入端PREV输入的有效脉冲信号可以为高电位信号，信号输出端OUT输出的有效脉冲信号的上升沿和下降沿均与第一时钟信号的下降沿对齐；通过信号输入端PREV的有效脉冲信号的脉冲宽度，控制信号输出端OUT输出的有效脉冲信号的脉冲宽度，实现输出信号的脉冲宽度的调整。
具体地，为了保证输出的有效脉冲信号的脉冲宽度与输入的有效脉冲信号的脉冲宽度相同，在本发明实施例提供的上述发光控制信号生成电路中，信号输入端PREV输入的有效信号的脉冲宽度可以为整数倍的时钟信号周期的脉冲宽度；当然，输入的有效信号的脉冲宽度可以是时钟信号周期脉冲宽度的一倍、两倍、三倍或是其他倍数，只需根据实际需要进行相应地设置，以保证输出的有效脉冲信号的脉冲宽度与输入的有效脉冲信号的脉冲宽度相同即可，在此不作限定。
较佳地，在本发明实施例提供的上述发光控制信号生成电路中，信号输入端PREV输入的有效脉冲信号可以延长M个时钟周期，信号输出端OUT输出的有效脉冲信号可以对应延长M个时钟周期；其中，M为正整数。如此，可以仅需通过改变信号输入端PREV的有效脉冲信号的时长，即可控制信号输出端OUT输出信号的有效脉冲信号的时长，即改变输入的有效脉冲信号的脉冲宽度，便可以控制输出的有效脉冲信号的脉冲宽度，而不需要进行电路的改动和工艺的改变，增加了系统的灵活性。
为了更加清楚地理解本发明实施例提供的上述发光控制信号生成电路，以实现对输出的有效脉冲信号的脉冲宽度进行调整，下面将结合两种结构的发光控制信号生成电路，对本发明实施例提供的上述发光控制信号生成电路的具体结构和工作过程进行详细描述。
可选地，第一种发光控制信号生成电路的结构，为了能够实现第一控制模块100的功能，在本发明实施例提供的上述发光控制信号生成电路中，如图4所示，第一控制模块100，可以包括：第一子控制模块110和第二子控制模块120；
第一子控制模块110的第一端与信号输入端PREV电连接，第二端与第一时钟信号端CK1电连接，第三端与第一节点N1电连接，第四端与第一电压信号端VGL电连接；第一子控制模块110，用于在第一时钟信号端CK1输入的第一时钟信号的控制下，将信号输入端PREV输入的有效脉冲信号传输至第一节点N1，在第一电压信号端VGL输入的第一电压信号的控制下，维持第一节点N1的电位；
第二子控制模块120的第一端与信号输入端PREV电连接，第二端与第二时钟信号端CK2电连接，第三端与第一节点N1电连接；第二子控制模块120，用于在信号输入端PREV输入的有效脉冲信号和第二时钟信号端CK2输入的第二时钟信号的控制下，控制第一节点N1的电位。
在具体实施时，为了实现第一子控制模块110的功能，在本发明实施例提供的上述发光控制信号生成电路中，如图5和图6所示，第一子控制模块110，可以包括：第一开关晶体管T1和第一电容C1；
第一开关晶体管T1的栅极与第一时钟信号端CK1电连接，源极与信号输入端PREV电连接，漏极与第一节点N1电连接；
第一电容C1连接于第一节点N1和第一电压信号端VGL之间。
具体地，第一开关晶体管T1在第一时钟信号端CK1输入的第一时钟信号的控制下，将信号输入端PREV输入的有效脉冲信号传输至第一节点N1；第一电容C1在第一电压信号端VGL输入的第一电压信号的作用下，维持第一节点N1的电位。
具体地，第一开关晶体管T1可以为P型晶体管，第一时钟信号端CK1输入的第一时钟信号为低电位信号；第一开关晶体管T1还可以为N型晶体管，第一时钟信号端CK1输入的第一时钟信号为高电位信号。
以上仅是举例说明第一子控制模块110的具体结构，在具体实施时，第一子控制模块110的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不作赘述。
在具体实施时，为了实现第二子控制模块120的功能，在本发明实施例提供的上述发光控制信号生成电路中，如图5和图6所示，第二子控制模块120，可以包括：第二开关晶体管T2和第二电容C2；
第二开关晶体管T2的栅极与信号输入端PREV电连接，源极与第二时钟信号端CK2电连接，漏极与第二电容C2的第一端电连接；
第二电容C2的第二端与第一节点N1电连接。
具体地，第二开关晶体管T2在信号输入端PREV输入的有效脉冲信号的控制下，将第二时钟信号端CK2输入的第二时钟信号传输至第二电容C2的第一端；第二电容C2维持a端和b端(即第一节点N1)之间的电压差。
具体地，第二开关晶体管T2可以为P型晶体管，信号输入端PREV输入的有效脉冲信号为低电位信号；第二开关晶体管T2还可以为N型晶体管，信号输入端PREV输入的有效脉冲信号为高电位信号。
需要说明的是，由于输出模块300在第一节点N1电位的控制下，将第一电压信号端VGL输入的第一电压信号传输至信号输出端OUT，所以第二子控制模块120需要和第一子控制模块110配合使用，以控制第一节点N1的电位，实现信号输出端OUT输出低电位信号；并且，在第一节点N1的电位为低电位时，第二子控制模块120可以有效维持第一节点N1的电位，以避免因第一节点N1的电位发生波动而导致输出模块300的信号输出端OUT无法稳定地输出低电位信号。
以上仅是举例说明第二子控制模块120的具体结构，在具体实施时，第二子控制模块120的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不作赘述。
在具体实施时，为了实现第二控制模块200的功能，在本发明实施例提供的上述发光控制信号生成电路中，如图4所示，第二控制模块200，可以包括：第三子控制模块210、第四子控制模块220、第五子控制模块230和第六子控制模块240；
第三子控制模块210的第一端与信号输入端PREV电连接，第二端与第二时钟信号端CK2电连接，第三端与第三节点N3电连接；第三子控制模块210，用于在信号输入端PREV输入有效脉冲信号时，将第二时钟信号端CK2输入的第二时钟信号传输至第三节点N3；在第二时钟信号端CK2输入的第二时钟信号的控制下，将第二时钟信号端CK2输入的第二时钟信号传输至第三节点N3；
第四子控制模块220的第一端与信号输入端PREV电连接，第二端与第一时钟信号端CK1电连接，第三端与第二电压信号端VGH电连接，第四端与第三节点N3电连接，第五端与第四节点N4电连接；第四子控制模块220，用于在信号输入端PREV输入有效脉冲信号时，将第二电压信号端VGH输入的第二电压信号传输至第四节点N4；在第三节点N3电位的控制下，将第一时钟信号端CK1输入的第一时钟信号传输至第四节点N4；
第五子控制模块230的第一端与第四节点N4电连接，第二端与第一电压信号端VGL电连接，第三端与第二节点N2电连接；第五子控制模块230，用于在第四节点N4电位的控制下，将第一电压信号端VGL输入的第一电压信号传输至第二节点N2；
第六子控制模块240的第一端与第一节点N1电连接，第二端与第二节点N2电连接，第三端与第二电压信号端VGH电连接；第六子控制模块240，用于在第一节点N1电位的控制下，将第二电压信号端VGH输入的第二电压信号传输至第二节点N2。
在具体实施时，为了实现第三子控制模块210的功能，在本发明实施例提供的上述发光控制信号生成电路中，如图5所示，第三子控制模块210，可以包括：第四开关晶体管T4和第五开关晶体管T5；
第四开关晶体管T4的栅极与信号输入端PREV电连接，源极与第二时钟信号端CK2电连接，漏极与第三节点N3电连接；
第五开关晶体管T5的栅极和源极均与第二时钟信号端CK2电连接，漏极与第三节点N3电连接。
具体地，第四开关晶体管T4在信号输入端PREV输入的有效脉冲信号的控制下，将第二时钟信号端CK2输入的第二时钟信号传输至第三节点N3；第五开关晶体管T5在第二时钟信号端CK2输入的第二时钟信号的控制下，将第二时钟信号端CK2输入的第二时钟信号传输至第三节点N3。
具体地，第四开关晶体管T4和第五开关晶体管T5可以均为P型晶体管，信号输入端PREV输入的有效脉冲信号为低电位信号，第二时钟信号端CK2输入的第二时钟信号为低电位信号；第四开关晶体管T4和第五开关晶体管T5还可以均为N型晶体管，信号输入端PREV输入的有效脉冲信号为高电位信号，第二时钟信号端CK2输入的第二时钟信号为高电位信号。
进一步地，为了减少第四开关晶体管T4和第五开关晶体管T5的漏电流，增加发光控制信号生成电路的稳定性，在本发明实施例提供的上述发光控制信号生成电路中，如图6所示，第四开关晶体管T4可以为第一双栅晶体管，和/或第五开关晶体管T5可以为第二双栅晶体管；
第一双栅晶体管的第一栅极和第二栅极均与信号输入端PREV电连接，源极与第二时钟信号端CK2电连接，漏极与第三节点N3电连接；
第二双栅晶体管的第一栅极和第二栅极均与第二时钟信号端CK2电连接，源极与第二时钟信号端CK2电连接，漏极与第三节点N3电连接。
具体地，可以将第四开关晶体管T4设置为双栅型晶体管，或将第五开关晶体管T5设置为双栅型晶体管，或者将第四开关晶体管T4和第五开关晶体管T5均设置为双栅型晶体管；其中，以第四开关晶体管T4和第五开关晶体管T5均设置为双栅型晶体管为例，如图6所示，第四开关晶体管T4为第一双栅晶体管，且第一双栅晶体管在第二时钟信号端CK2输入的第二时钟信号的控制下，将第二时钟信号端CK2输入的第二时钟信号传输至第三节点N3；第五开关晶体管T5为第二双栅晶体管，且第二双栅晶体管在信号输入端PREV输入的有效脉冲信号的控制下，将第二时钟信号端CK2输入的第二时钟信号传输至第三节点N3。
以上仅是举例说明第三子控制模块210的具体结构，在具体实施时，第三子控制模块210的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不作赘述。
在具体实施时，为了实现第四子控制模块220的功能，在本发明实施例提供的上述发光控制信号生成电路中，如图5和图6所示，第四子控制模块220，可以包括：第六开关晶体管T6、第七开关晶体管T7和第三电容C3；
第六开关晶体管T6的栅极与第三节点N3电连接，源极与第一时钟信号端CK1电连接，漏极与第四节点N4电连接；
第七开关晶体管T7的栅极与信号输入端PREV电连接，源极与第二电压信号端VGH电连接，漏极与第四节点N4电连接；
第三电容C3连接于第三节点N3和第四节点N4之间。
具体地，第六开关晶体管T6在第三节点N3电位的控制下，将第一时钟信号端CK1输入的第一时钟信号传输至第四节点N4；第七开关晶体管T7在信号输入端PREV输入的有效脉冲信号的控制下，将第二电压信号端VGH输入的第二电压信号传输至第四节点N4；第三电容C3维持第三节点N3和第四节点N4之间的电压差。
具体地，第六开关晶体管T6和第七开关晶体管T7可以均为P型晶体管，第三节点N3的电位为低电位，信号输入端PREV输入的有效脉冲信号为低电位信号；第六开关晶体管T6和第七开关晶体管T7还可以均为N型晶体管，第三节点N3的电位为高电位，信号输入端PREV输入的有效脉冲信号为高电位信号。
以上仅是举例说明第四子控制模块220的具体结构，在具体实施时，第四子控制模块220的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不作赘述。
在具体实施时，为了实现第五子控制模块230的功能，在本发明实施例提供的上述发光控制信号生成电路中，如图5和图6所示，第五子控制模块230，可以包括：第八开关晶体管T8；
第八开关晶体管T8的栅极与第四节点N4电连接，源极与第一电压信号端VGL电连接，漏极与第二节点N2电连接。
具体地，第八开关晶体管T8在第四节点N4电位的控制下，将第一电压信号端VGL输入的第一电压信号传输至第二节点N2。
具体地，第八开关晶体管T8可以为P型晶体管，第四节点N4的电位为低电位；第八开关晶体管T8还可以为N型晶体管，第四节点N4的电位为高电位。
以上仅是举例说明第五子控制模块230的具体结构，在具体实施时，第五子控制模块230的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不作赘述。
在具体实施时，为了实现第六子控制模块240的功能，在本发明实施例提供的上述发光控制信号生成电路中，如图5和图6所示，第六子控制模块240，可以包括：第九开关晶体管T9；
第九开关晶体管T9的栅极与第一节点N1电连接，源极与第二电压信号端VGH电连接，漏极与第二节点N2电连接。
具体地，第九开关晶体管T9在第一节点N1电位的控制下，将第二电压信号端VGH输入的第二电压信号传输至第二节点N2。
具体地，第九开关晶体管T9可以为P型晶体管，第一节点N1的电位为低电位；第九开关晶体管T9还可以为N型晶体管，第一节点N1的电位为高电位。
以上仅是举例说明第六子控制模块240的具体结构，在具体实施时，第六子控制模块240的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不作赘述。
在具体实施时，为了实现输出模块300的功能，在本发明实施例提供的上述发光控制信号生成电路中，如图4所示，输出模块300的第一端与第一节点N1电连接，第二端与第二节点N2电连接，第三端与第一电压信号端VGL电连接，第四端与第二电压信号端VGH电连接，第五端与信号输出端OUT电连接；输出模块300，用于在第一节点N1电位的控制下，将第一电压信号端VGL输入的第一电压信号传输至信号输出端OUT，在第二节点N2电位的控制下，将第二电压信号端VGH输入的第二电压信号传输至信号输出端OUT。
具体地，为了实现输出模块300的功能，在本发明实施例提供的上述发光控制信号生成电路中，如图5和图6所示，输出模块300，可以包括：第十开关晶体管T10、第十一开关晶体管T11和第四电容C4；
第十开关晶体管T10的栅极与第二节点N2电连接，源极与第二电压信号端VGH电连接，漏极与信号输出端OUT电连接；
第十一开关晶体管T11的栅极与第一节点N1电连接，源极与第一电压信号端VGL电连接，漏极与信号输出端OUT电连接；
第四电容C4连接于第二节点N2和第二电压信号端VGH之间。
具体地，第十开关晶体管T10在第二节点N2电位的控制下，将第二电压信号端VGH输入的第二电压信号传输至信号输出端OUT；第十一开关晶体管T11在第一节点N1电位的控制下，将第一电压信号端VGL输入的第一电压信号传输至信号输出端OUT；第四电容C4在第二电压信号端VGH输入的第二电压信号的作用下，维持第二节点N2的电位。
具体地，第十开关晶体管T10和第十一开关晶体管T11可以均为P型晶体管，第二节点N2的电位为低电位，第一节点N1的电位为低电位；第十开关晶体管T10和第十一开关晶体管T11还可以均为N型晶体管，第二节点N2的电位为高电位，第一节点N1的电位为高电位。
以上仅是举例说明输出模块300的具体结构，在具体实施时，输出模块300的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不作赘述。
在具体实施时，本发明实施例提供的上述发光控制信号生成电路中提到的开关晶体管T1、T2、以及T4至T11可以采用P型晶体管设计(如图5和图6所示)，还可以采用N型晶体管设计(未给出图示)，这样可以简化像素电路的制作工艺流程。
需要说明的是，在本发明实施例提供的上述发光控制信号生成电路中，上述各开关晶体管可以是低温多晶硅薄膜晶体管(TFT，Thin Film Transistor)，也可以是金属氧化物半导体场效应管(MOS，Metal Oxide Scmiconductor)，在此不作限定。在具体实施中，这些晶体管的源极和漏极可以互换，不做具体区分。在描述具体实施例是以晶体管都为薄膜晶体管为例进行说明的。
下面将结合几个具体实施例对本发明实施例提供的上述发光控制信号生成电路的工作过程进行详细描述。
实施例一：
具体地，结合图6所示的发光控制信号生成电路，以及图7所示的输入输出时序图，以T1-T5为例进行详细说明；其中，下述描述中以1表示高电位，0表示低电位。需要说明的是，1和0是逻辑电位，其仅是为了更好的解释本发明实施例的具体工作过程，而不是在具体实施时施加在各开关晶体管的栅极上的电压。
T1阶段，PREV＝0，CK1＝0，CK2＝1。
因PREV＝0，使得第四开关晶体管T4、第七开关晶体管T7和第二开关晶体管T2均处于导通状态，所以第四开关晶体管T4将第二时钟信号端CK2输入的第二时钟信号传输至第三节点N3，使第三节点N3的电位为高电位；第七开关晶体管T7将第二电压信号端VGH输入的第二电压信号传输至第四节点N4，使第四节点N4的电位为高电位；第二开关晶体管T2将第二时钟信号端CK2输入的第二时钟信号传输至第二电容C2的a端，使a端电位也为高电位；正是由于第四节点N4的电位为高电位，所以第八开关晶体管T8处于截止状态；此外，由于PREV＝0和CK1＝0，第一开关晶体管T1处于导通状态，将信号输入端PREV输入的有效脉冲信号传输至第一节点N1，使第一节点N1的电位为低电位，进而使得第九开关晶体管T9处于导通状态，将第二电压信号端VGH输入的第二电压信号传输至第二节点N2，将第二节点N2的电位拉高，以保证第十开关晶体管T10处于截止状态；同时，由于第一节点N1的电位为低电位，第十一开关晶体管T11导通，将第一电压信号端VGL输入的第一电压信号传输至信号输出端OUT，使得信号输出端OUT输出低电位信号。
T2阶段，PREV＝1，CK1＝1，CK2＝0。
由于CK2＝0，使得第五开关晶体管T5导通，将第三节点N3的电位拉低至低电位，使第六开关晶体管T6导通，将第一时钟信号端CK1输入的第一时钟信号传输至第四节点N4，使第四节点N4的电位继续保持高电位；由于PREV＝1，使得第四开关晶体管T4、第七开关晶体管T7和第二开关晶体管T2均处于截止状态，又由于PREV＝1和CK1＝1，第一开关晶体管T1关闭，所以在第二电容C2的作用下，保持第一节点N1的电位保持在低电位，第十一开关晶体管T11继续将第一电压信号端VGL输入的第一电压信号传输至信号输出端OUT，使得信号输出端OUT输出低电位信号。
T3阶段，PREV＝1，CK1＝0，CK2＝1。
由于PREV＝1和CK1＝0，所以第一开关晶体管T1导通，将信号输入端PREV输入的脉冲信号传输至第一节点N1，将第一节点N1的电位被拉高至高电位，并给第一电容C1充电，并且，由于第二电容C2的作用为维持第二电容C2的a端和b端(即第一节点N1)两端的电压差，所以在第一节点N1的电位为高电位时，a端的电位被拉低至低电位；由于第一节点N1电位为高电位，使得第十一开关晶体管T11截止，停止向信号输出端OUT输出低电位信号；此外，由于在T2阶段第三节点N3的电位为低电位，所以第六开关晶体管T6继续将第一时钟信号端CK1输入的第一时钟信号传输至第四节点N4，又因CK1＝0，使得第四节点N4的电位为低电位，并且由于第三电容C3的作用为维持第三节点N3和第四节点N4之间的电压差，所以在第四节点N4的电位为低电位时，直至第三节点N3的电位被拉高，使得第六开关晶体管T6截止；但，在第四节点N4的电位为低电位时，使得第八开关晶体管T8导通，将第二节点N2的电位拉低至低电位，使第十开关晶体管T10导通，将第二电压信号端VGH输入的第二电压信号传输至信号输出端OUT，使信号输出端OUT输出高电位信号。
T4阶段，PREV＝0，CK1＝1，CK2＝0。
虽然PREV＝0，但在第一时钟信号端CK1输入的第一时钟信号和第二电压信号端VGH输入的第二电压信号的作用下，第四节点N4的电位为高电位，第八开关晶体管T8截止；但由于在第四电容C4的作用下，使得第二节点N2始终保持为低电位，所以第十开关晶体管T10继续使得信号输出端OUT输出高电位信号；此外，由于PREV＝0和CK2＝0，所以将第二电容C2的a端的电位继续保持低电位，并在第二电容C2的作用下，第一节点N1的电位继续保持高电位，所以第十一开关晶体管T11依然截止，以避免对信号输出端OUT输出的高电位信号产生干扰。
T5阶段，PREV＝0，CK1＝0，CK2＝1。
由于PREV＝0和CK1＝0，第一开关晶体管T1处于导通状态，将信号输入端PREV输入的脉冲信号传输至第一节点N1，使第一节点N1的电位被拉低至低电位，进而使得第九开关晶体管T9处于导通状态，将第二电压信号端VGH输入的第二电压信号传输至第二节点N2，将第二节点N2的电位被拉高，以使第十开关晶体管T10截止；同时，由于第一节点N1的电位为低电位，使得第十一开关晶体管T11导通，将第一电压信号端VGL输入的第一电压信号传输至信号输出端OUT，使得信号输出端OUT输出低电位信号。
通过上述过程表明，通过对发光控制信号生成电路的设置，使得信号输入端PREV输入的脉冲信号的脉冲宽度，决定着信号输出端OUT输出的信号的脉冲宽度；并且通过图8所示的模拟结果，也验证了上述结论；因此，本发明实施例提供的上述发光控制信号生成电路，可以根据不同亮度的显示需求，对信号输入端PREV输入的有效脉冲信号的脉冲宽度进行设置，以调节发光控制信号生成电路输出的发光控制信号的脉冲宽度，在提高画面显示质量的同时增加画面显示的灵活性，并有助于降低系统的功耗。
实施例二：
具体地，结合图6所示的发光控制信号生成电路，以及图9所示的输入输出时序图，以在T3阶段和T4阶段之间插入一个维持阶段Tc为例进行详细说明；其中，维持阶段Tc包括：第一子阶段Tc1和第二子阶段Tc2，并且，下述描述中以1表示高电位，0表示低电位。需要说明的是，1和0是逻辑电位，其仅是为了更好的解释本发明实施例的具体工作过程，而不是在具体实施时施加在各开关晶体管的栅极上的电压。
T1阶段，PREV＝0，CK1＝0，CK2＝1。
因PREV＝0，使得第四开关晶体管T4、第七开关晶体管T7和第二开关晶体管T2均处于导通状态，所以第四开关晶体管T4将第二时钟信号端CK2输入的第二时钟信号传输至第三节点N3，使第三节点N3的电位为高电位；第七开关晶体管T7将第二电压信号端VGH输入的第二电压信号传输至第四节点N4，使第四节点N4的电位为高电位；第二开关晶体管T2将第二时钟信号端CK2输入的第二时钟信号传输至第二电容C2的a端，使a端电位也为高电位；正是由于第四节点N4的电位为高电位，所以第八开关晶体管T8处于截止状态；此外，由于PREV＝0和CK1＝0，第一开关晶体管T1处于导通状态，将信号输入端PREV输入的有效脉冲信号传输至第一节点N1，使第一节点N1的电位为低电位，进而使得第九开关晶体管T9处于导通状态，将第二电压信号端VGH输入的第二电压信号传输至第二节点N2，将第二节点N2的电位拉高，以保证第十开关晶体管T10处于截止状态；同时，由于第一节点N1的电位为低电位，第十一开关晶体管T11导通，将第一电压信号端VGL输入的第一电压信号传输至信号输出端OUT，使得信号输出端OUT输出低电位信号。
T2阶段，PREV＝1，CK1＝1，CK2＝0。
由于CK2＝0，使得第五开关晶体管T5导通，将第三节点N3的电位拉低至低电位，使第六开关晶体管T6导通，将第一时钟信号端CK1输入的第一时钟信号传输至第四节点N4，使第四节点N4的电位继续保持高电位；由于PREV＝1，使得第四开关晶体管T4、第七开关晶体管T7和第二开关晶体管T2均处于截止状态，又由于PREV＝1和CK1＝1，第一开关晶体管T1关闭，所以在第二电容C2的作用下，保持第一节点N1的电位保持在低电位，第十一开关晶体管T11继续将第一电压信号端VGL输入的第一电压信号传输至信号输出端OUT，使得信号输出端OUT输出低电位信号。
T3阶段，PREV＝1，CK1＝0，CK2＝1。
由于PREV＝1和CK1＝0，所以第一开关晶体管T1导通，将信号输入端PREV输入的脉冲信号传输至第一节点N1，将第一节点N1的电位被拉高至高电位，并给第一电容C1充电，并且，由于第二电容C2的作用为维持第二电容C2的a端和b端(即第一节点N1)两端的电压差，所以在第一节点N1的电位为高电位时，a端的电位被拉低至低电位；由于第一节点N1电位为高电位，使得第十一开关晶体管T11截止，停止向信号输出端OUT输出低电位信号；此外，由于在T2阶段第三节点N3的电位为低电位，所以第六开关晶体管T6继续将第一时钟信号端CK1输入的第一时钟信号传输至第四节点N4，又因CK1＝0，使得第四节点N4的电位为低电位，并且由于第三电容C3的作用为维持第三节点N3和第四节点N4之间的电压差，所以在第四节点N4的电位为低电位时，直至第三节点N3的电位被拉高，使得第六开关晶体管T6截止；但，在第四节点N4的电位为低电位时，使得第八开关晶体管T8导通，将第二节点N2的电位拉低至低电位，使第十开关晶体管T10导通，将第二电压信号端VGH输入的第二电压信号传输至信号输出端OUT，使信号输出端OUT输出高电位信号。
Tc1阶段，PREV＝1，CK1＝1，CK2＝0。
由于CK2＝0，所以在第五开关晶体管T5的作用下，第三节点N3的电位被拉低至低电位，使得第六开关晶体管T6开启，将第一时钟信号端CK1输入的第一时钟信号传输至第四节点N4，由于在此阶段CK1＝1，所以第四节点N4的电位为高电位，使得第八开关晶体管T8截止；但由于在T3阶段第二节点N2为低电位，所以在第四电容C4的自举作用下，在此阶段继续保持第二节点N2的电位为低电位，进而使得第十开关晶体管T10保持开启，从而使得信号输出端OUT继续输出高电位信号。
Tc2阶段，PREV＝1，CK1＝0，CK2＝1。
由于PREV＝1和CK1＝0，所以第一节点N1依然保持高电位，进而第十一开关晶体管T11依然截止；由于在Tc1阶段第三节点N3的电位为低电位，所以第六开关晶体管T6继续将第一时钟信号端CK1输入的第一时钟信号传输至第四节点N4，又因CK1＝0，使得第四节点N4的电位为低电位，并且由于第三电容C3的作用为维持第三节点N3和第四节点N4之间的电压差，所以在第四节点N4的电位为低电位时，直至第三节点N3的电位被拉高，使得第六开关晶体管T6截止；但，在第四节点N4的电位为低电位时，使得第八开关晶体管T8导通，将第二节点N2的电位拉低至低电位，使第十开关晶体管T10导通，将第二电压信号端VGH输入的第二电压信号传输至信号输出端OUT，使信号输出端OUT输出高电位信号。
T4阶段，PREV＝0，CK1＝1，CK2＝0。
虽然PREV＝0，但在第一时钟信号端CK1输入的第一时钟信号和第二电压信号端VGH输入的第二电压信号的作用下，第四节点N4的电位为高电位，第八开关晶体管T8截止；但由于在第四电容C4的作用下，使得第二节点N2始终保持为低电位，所以第十开关晶体管T10继续使得信号输出端OUT输出高电位信号；此外，由于PREV＝0和CK2＝0，所以将第二电容C2的a端的电位继续保持低电位，并在第二电容C2的作用下，第一节点N1的电位继续保持高电位，所以第十一开关晶体管T11依然截止，以避免对信号输出端OUT输出的高电位信号产生干扰。
T5阶段，PREV＝0，CK1＝0，CK2＝1。
由于PREV＝0和CK1＝0，第一开关晶体管T1处于导通状态，将信号输入端PREV输入的脉冲信号传输至第一节点N1，使第一节点N1的电位被拉低至低电位，进而使得第九开关晶体管T9处于导通状态，将第二电压信号端VGH输入的第二电压信号传输至第二节点N2，将第二节点N2的电位被拉高，以使第十开关晶体管T10截止；同时，由于第一节点N1的电位为低电位，使得第十一开关晶体管T11导通，将第一电压信号端VGL输入的第一电压信号传输至信号输出端OUT，使得信号输出端OUT输出低电位信号。
通过上述过程表明，在延长输入的有效脉冲信号的时长，即增加输入的有效脉冲信号的脉冲宽度时，输出的有效脉冲信号的脉冲宽度随之增加，实现了对输出的有效脉冲信号的脉冲宽度的控制，以适应不同亮度的显示需求。
实施例三：
若结合图6所示的发光控制信号生成电路，在T3阶段与T4阶段之间增加两个维持阶段时，具体的输入输出时序图如图10所示；并且，在T1阶段、T2阶段、T3阶段、T4阶段和T5阶段中，各开关晶体管和各电容的工作过程与上述描述一致，且两个维持阶段中的Tc1和Tc3的工作过程与实施例二中的维持阶段中的Tc1的工作过程一致，两个维持阶段中的Tc2和Tc4的工作过程均与实施例二中的维持阶段中的Tc2的工作过程一致，因此，本实施例中的Tc1至Tc4的工作过程可参见实施例二中Tc1和Tc2的描述，重复之处不再赘述。
可选地，关于第二种发光控制信号生成电路的结构，根据第一种结构可知，不仅第二开关晶体管T2控制着第一节点N1的电位，第五开关晶体管T5和第三电容C3同样控制着第一节点N1的电位，使得在需要信号输出端OUT输出低电位信号时，控制第一节点N1的电位为低电位，而需要信号输出端OUT输出高电位信号时，控制第一节点N1的电位为高电位；因此，第一节点N1的电位的控制非常重要；反之，第一节点N1的电位同样也影响第一开关晶体管T1、第九开关晶体管T9和第十一开关晶体管T11的工作状态，所以在由于第五开关晶体管T5和第三电容C3的控制下而导致第一节点N1的电位过低时，会对第一开关晶体管T1、第九开关晶体管T9和第十一开关晶体管T11的工作状态产生影响，甚至会造成损坏，以至于影响发光控制信号生成电路的正常工作；因此，为了保持第一节点N1电位的稳定性，避免第一开关晶体管T1、第九开关晶体管T9和第十一开关晶体管T11受到损坏，在本发明实施例提供的上述发光控制信号生成电路中，如图11所示，第一控制模块100在包括第一子控制模块110和第二子控制模块120的基础上，还可以包括：限流模块130：
限流模块130的第一端与第一节点N1电连接，第二端与第一子控制模块110的第三端电连接，第三端与第一电压信号端VGL电连接；
限流模块130，用于在第一电压信号端VGL输入的第一电压信号的控制下，将第一子控制模块110的第三端与第一节点N1导通。
具体地，在设置限流模块130时，将限流模块130设置在第一子控制模块110和第二子控制模块120之间，并且第六子控制模块240的第一端设置在限流模块130靠近第一子控制模块110的一侧，以有利于保护第六子控制模块240受到不良影响。
在具体实施时，为了实现限流模块130的作用，在本发明实施例提供的上述发光控制信号生成电路中，如图12所示，限流模块130，包括：第三开关晶体管T3；
第三开关晶体管T3的栅极与第一电压信号端VGL电连接，源极与第一子控制模块110的第三端电连接，漏极与第一节点N1电连接。
需要指出的是，为了清楚地说明限流模块130以及其他各模块的作用，将第一子控制模块110的第三端重新命名为第五节点N5，所以第三开关晶体管T3的源极与第五节点N5电连接，且第九开关晶体管T9的栅极与第五节点N5电连接，第一开关晶体管T1的漏极与第五节点N5电连接，同时第一电容的一端与第五节点N5电连接。
具体地，第三开关晶体管T3在第一电压信号端VGL输入的第一电压信号的控制下，将第五节点N5与第一节点N1导通。
具体地，第三开关晶体管T3为P型晶体管，第一电压信号端VGL输入的第一电压信号为低电位信号；当然，在第三开关晶体管为N型晶体管时，第一电压信号端输入的第一电压信号应为高电位信号。
以上仅是举例说明限流模块130的具体结构，在具体实施时，限流模块130的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不作赘述。
在具体实施时，本发明实施例提供的上述发光控制信号生成电路中提到的开关晶体管T1-T11可以全部采用P型晶体管设计(如图12所示)，还可以全部采用N型晶体管设计(未给出图示)，这样可以简化像素电路的制作工艺流程。
需要说明的是，在本发明实施例提供的上述发光控制信号生成电路中，上述各开关晶体管可以是低温多晶硅薄膜晶体管(TFT，Thin Film Transistor)，也可以是金属氧化物半导体场效应管(MOS，Metal Oxide Scmiconductor)，在此不作限定。在具体实施中，这些晶体管的源极和漏极可以互换，不做具体区分。在描述具体实施例是以晶体管都为薄膜晶体管为例进行说明的。
下面将结合具体实施例对本发明例提供的上述发光控制信号生成电路的工作过程进行详细描述。
实施例四：
具体地，结合图12所示的发光控制信号生成电路，以及图7所示的输入输出时序图，以T1-T7为例进行详细说明；其中，下述描述中以1表示高电位，0表示低电位。需要说明的是，1和0是逻辑电位，其仅是为了更好的解释本发明实施例的具体工作过程，而不是在具体实施时施加在各开关晶体管的栅极上的电压。
在T1阶段，PREV＝0，CK1＝0，CK2＝1。
因PREV＝0，使得第四开关晶体管T4、第七开关晶体管T7和第二开关晶体管T2均处于导通状态，所以第四开关晶体管T4将第二时钟信号端CK2输入的第二时钟信号传输至第三节点N3，使第三节点N3的电位为高电位；第七开关晶体管T7将第二电压信号端VGH输入的第二电压信号传输至第四节点N4，使第四节点N4的电位为高电位；第二开关晶体管T2将第二时钟信号端CK2输入的第二时钟信号传输至第二电容C2的a端，使a端电位也为高电位；正是由于第四节点N4的电位为高电位，所以第八开关晶体管T8处于截止状态；此外，由于PREV＝0和CK1＝0，第一开关晶体管T1处于导通状态，将信号输入端PREV输入的有效脉冲信号传输至第五节点N5，使第五节点N5的电位为低电位，进而使得第九开关晶体管T9处于导通状态，将第二电压信号端VGH输入的第二电压信号传输至第二节点N2，将第二节点N2的电位拉高，以保证第十开关晶体管T10处于截止状态；由于第三开关晶体管T3的栅极与第一电压信号端VGL电连接，所以第三开关晶体管T3保持开启，使得第五节点N5的电位与第一节点N1的电位相同，且保持在低电位，进而使得第十一开关晶体管T11导通，将第一电压信号端VGL输入的第一电压信号传输至信号输出端OUT，使得信号输出端OUT输出低电位信号。
T2阶段，PREV＝1，CK1＝1，CK2＝0。
由于CK2＝0，使得第五开关晶体管T5导通，将第三节点N3的电位拉低至低电位，使第六开关晶体管T6导通，将第一时钟信号端CK1输入的第一时钟信号传输至第四节点N4，使第四节点N4的电位继续保持高电位；由于PREV＝1，使得第四开关晶体管T4、第七开关晶体管T7和第二开关晶体管T2均处于截止状态，又由于PREV＝1和CK1＝1，第一开关晶体管T1关闭，所以第五节点N5稳定地维持低电位，由于PREV＝1，第二开关晶体管T2截止，所以第一节点N1的电位不会发生波动，稳定地维持在低电位，所以第三开关晶体管T3保持开启，使得第一节点N1的电位保持在低电位，第十一开关晶体管T11继续将第一电压信号端VGL输入的第一电压信号传输至信号输出端OUT，使得信号输出端OUT输出低电位信号。
T3阶段，PREV＝1，CK1＝0，CK2＝1。
由于PREV＝1，第二开关晶体管T2始终截止，又因CK1＝0，所以第一开关晶体管T1开启，使得第五节点N5的电位被拉高，在第三开关晶体管T3开启时，第一节点N1的电位也被拉高，由于第二电容C2的作用为维持第一节点N1和a端的电压差，所以此时a端的电位被拉低，同时因第二开关晶体管T2始终截止，所以a端的电位被稳定在低电位，第一节点N1的电位被稳定在高电位，因此，第三开关晶体管T3不会截止，而是保持开启状态。并且，由于第一节点N1电位为高电位，使得第十一开关晶体管T11截止，停止向信号输出端OUT输出低电位信号。
此外，由于在T2阶段第三节点N3的电位为低电位，所以第六开关晶体管T6继续将第一时钟信号端CK1输入的第一时钟信号传输至第四节点N4，又因CK1＝0，使得第四节点N4的电位为低电位，并且由于第三电容C3的作用为维持第三节点N3和第四节点N4之间的电压差，所以在第四节点N4的电位为低电位时，直至第三节点N3的电位被拉高，使得第六开关晶体管T6截止；但，在第四节点N4的电位为低电位时，使得第八开关晶体管T8导通，将第二节点N2的电位拉低至低电位，使第十开关晶体管T10导通，将第二电压信号端VGH输入的第二电压信号传输至信号输出端OUT，使信号输出端OUT输出高电位信号。
T4阶段，PREV＝0，CK1＝1，CK2＝0。
由于PREV＝0，CK2＝0，所以即便在第二开关晶体管T2开启时，a端的电位依然为高电位，又因CK1＝1，所以第一开关晶体管T1截止，所以第一节点N1的电位稳定在高电位，使得第三开关晶体管T3依然保持开启。
此外，虽然PREV＝0，但在第一时钟信号端CK1输入的第一时钟信号和第二电压信号端VGH输入的第二电压信号的作用下，第四节点N4的电位为高电位，第八开关晶体管T8截止；但由于在第四电容C4的作用下，使得第二节点N2始终保持为低电位，所以第十开关晶体管T10继续使得信号输出端OUT输出高电位信号；并且，由于第一节点N1的电位稳定在高电位，所以第十一开关晶体管T11依然截止，以避免对信号输出端OUT输出的高电位信号产生干扰。
T5阶段，PREV＝0，CK1＝0，CK2＝1。
由于PREV＝0，CK2＝1，使得在第二开关晶体管T2开启时，a端的电位被拉高，而又因CK1＝0，使得在第一开关晶体管T1开启时，第五节点N5的电位被拉低，进而使得在第三开关晶体管T3开启时，第一节点N1的电位也被拉低至低电位；同时，由于第二电容C2的作用，第一节点N1的电位稳定地维持在低电位，使得在此阶段第三开关晶体管T3依然保持开启。
此外，由于第一节点N1的电位为低电位，使得第九开关晶体管T9处于导通状态，将第二电压信号端VGH输入的第二电压信号传输至第二节点N2，将第二节点N2的电位被拉高，以使第十开关晶体管T10截止；同时，又由于第一节点N1的电位为低电位，使得第十一开关晶体管T11导通，将第一电压信号端VGL输入的第一电压信号传输至信号输出端OUT，使得信号输出端OUT输出低电位信号。
T6阶段，PREV＝0，CK1＝1，CK2＝0。
由于PREV＝0，CK2＝0，使得第四开关晶体管T4和第七开关晶体管T7开启，使得第三节点N3的电位为低电位，第四节点的电位为高电位，进而使得第八开关晶体管T8依然保持关闭，从而使得第二节点N2的电位维持在高电位，第十开关晶体管T10截止；又因PREV＝0，CK2＝0，使得第二开关晶体管T2开启，进而使得a端的电位被拉低至电位；同时由于CK1＝1，使得第一开关晶体管T1截止，所以在第二电容C2的作用下，为了维持第二电容C2两端的电压差，将第一节点N1的电位进一步拉低，以至于第一节点N1的电位低于第一电压信号的电位，导致第三开关晶体管T3截止，在保证信号输出端OUT输出低电位信号的同时，避免了其他晶体管受到影响。
T7阶段，PREV＝0，CK1＝0，CK2＝1。
由于PREV＝0，CK2＝1，所以在第二开关晶体管T2开启时，将a端的电位拉高，使得在第二电容C2的作用下，将第一节点N1的电位拉回至正常的低电位；同时，由于CK1＝0，在第一开关晶体管T1开启时，第五节点N5的电位为正常的低电位，使得第三开关晶体管T3开启，保证各开关晶体管的正常工作。
通过以上工作过程可知，在信号输出端OUT输出高电位信号之后再输出低电位信号时，由于第二开关晶体管T2和第二电容C2的作用，可能会将第一节点N1的电位进一步拉低，以至于低于第一电压信号的电位(即第三开关晶体管T3的栅极电位)，使得第三开关晶体管T3截止，从而保护第一开关晶体管T1和第九开关晶体管T9免受损坏，以保证发光控制信号生成电路的正常工作，有利于显示面板的正常显示。
实施例五：
具体地，结合图12所示的发光控制信号生成电路，以及图9所示的输入输出时序图，以在T3阶段和T4阶段之间插入一个维持阶段Tc为例进行详细说明；其中，维持阶段Tc包括：第一子阶段Tc1和第二子阶段Tc2，并且，下述描述中以1表示高电位，0表示低电位。需要说明的是，1和0是逻辑电位，其仅是为了更好的解释本发明实施例的具体工作过程，而不是在具体实施时施加在各开关晶体管的栅极上的电压。
T1阶段，PREV＝0，CK1＝0，CK2＝1。
由于此阶段各开关晶体管的工作状态，与实施例四中T1阶段的各开关晶体管的工作状态一致，所以此阶段各开关晶体管的工作状态可参见实施例四中T1阶段的描述，重复之处不再赘述。
T2阶段，PREV＝1，CK1＝1，CK2＝0。
由于此阶段各开关晶体管的工作状态，与实施例四中T2阶段的各开关晶体管的工作状态一致，所以此阶段各开关晶体管的工作状态可参见实施例四中T2阶段的描述，重复之处不再赘述。
T3阶段，PREV＝1，CK1＝0，CK2＝1。
由于此阶段各开关晶体管的工作状态，与实施例四中T3阶段的各开关晶体管的工作状态一致，所以此阶段各开关晶体管的工作状态可参见实施例四中T3阶段的描述，重复之处不再赘述。
Tc1阶段，PREV＝1，CK1＝1，CK2＝0。
由于PREV＝1，CK2＝0，所以第二开关晶体管T2依然截止，又因CK1＝1，使得第一开关晶体管T1也处于截止状态，所以第五节点N5、第一节点N1和a端的电位与T3阶段时保持一致，即第五节点N5和第一节点N1均为高电位，a端的电位为低电位，所以第三开关晶体管T3依然保持开启。
此外，由于CK2＝0，所以在第五开关晶体管T5的作用下，第三节点N3的电位被拉低至低电位，使得第六开关晶体管T6开启，将第一时钟信号端CK1输入的第一时钟信号传输至第四节点N4，由于在此阶段CK1＝1，所以第四节点N4的电位为高电位，使得第八开关晶体管T8截止；但由于在T3阶段第二节点N2为低电位，所以在第四电容C4的自举作用下，在此阶段继续保持第二节点N2的电位为低电位，进而使得第十开关晶体管T10保持开启，从而使得信号输出端OUT继续输出高电位信号。
Tc2阶段，PREV＝1，CK1＝0，CK2＝1。
由于PREV＝1，CK2＝1，所以第二开关晶体管T2依然截止，又因CK1＝0，使得第一开关晶体管T1开启，将第五节点N5的电位稳定在高电位，使得第一节点N1的电位也稳定在高定位，a端的电位稳定在低电位，第三开关晶体管T3依然保持开启。
此外，由于在Tc1阶段第三节点N3的电位为低电位，所以第六开关晶体管T6继续将第一时钟信号端CK1输入的第一时钟信号传输至第四节点N4，又因CK1＝0，使得第四节点N4的电位为低电位，并且由于第三电容C3的作用为维持第三节点N3和第四节点N4之间的电压差，所以在第四节点N4的电位为低电位时，直至第三节点N3的电位被拉高，使得第六开关晶体管T6截止；但，在第四节点N4的电位为低电位时，使得第八开关晶体管T8导通，将第二节点N2的电位拉低至低电位，使第十开关晶体管T10导通，将第二电压信号端VGH输入的第二电压信号传输至信号输出端OUT，使信号输出端OUT输出高电位信号。
T4阶段，PREV＝0，CK1＝1，CK2＝0。
由于此阶段各开关晶体管的工作状态，与实施例四中T4阶段的各开关晶体管的工作状态一致，所以此阶段各开关晶体管的工作状态可参见实施例四中T4阶段的描述，重复之处不再赘述。
T5阶段，PREV＝0，CK1＝0，CK2＝1。
由于此阶段各开关晶体管的工作状态，与实施例四中T5阶段的各开关晶体管的工作状态一致，所以此阶段各开关晶体管的工作状态可参见实施例四中T5阶段的描述，重复之处不再赘述。
T6阶段，PREV＝0，CK1＝1，CK2＝0。
由于此阶段各开关晶体管的工作状态，与实施例四中T6阶段的各开关晶体管的工作状态一致，所以此阶段各开关晶体管的工作状态可参见实施例四中T6阶段的描述，重复之处不再赘述。
T7阶段，PREV＝0，CK1＝0，CK2＝1。
由于此阶段各开关晶体管的工作状态，与实施例四中T7阶段的各开关晶体管的工作状态一致，所以此阶段各开关晶体管的工作状态可参见实施例四中T7阶段的描述，重复之处不再赘述。
实施例六：
若结合图12所示的发光控制信号生成电路，在T3阶段与T4阶段之间增加两个维持阶段时，具体的输入输出时序图如图10所示；并且，在T1阶段、T2阶段、T3阶段、T4阶段、T5阶段、T6阶段和T7阶段中，各开关晶体管和各电容的工作过程与上述描述一致，且两个维持阶段中的Tc1和Tc3的工作过程与实施例五中的维持阶段中的Tc1的工作过程一致，两个维持阶段中的Tc2和Tc4的工作过程均与实施例五中的维持阶段中的Tc2的工作过程一致，因此，本实施例中的Tc1至Tc4的工作过程可参见实施例五中Tc1和Tc2的描述，重复之处不再赘述。
通过实施例五和实施例六可知，在T3阶段和T4阶段之间插入至少一个维持阶段时，在图12所示的发光控制信号生成电路的结构中，输出的有效脉冲信号的脉冲宽度依然与输入的有效脉冲信号的脉冲宽度的相同，并且，通过调整输入的有效脉冲信号的脉冲宽度，可以实现对输出的有效脉冲信号的脉冲宽度的调整，以适应不同亮度的显示需求，有利于降低系统的功耗。
在具体实施时，不管是第一种结构的发光控制信号生成电路，还是第二种结构的发光控制信号生成电路，在图7、图9和图10所示的输入输出时序图中，不管是第一时钟信号还是第二时钟信号，输入高电位信号的时长要大于输入低电位信号的时长，因此，在此种情况下，为了保证发光控制信号生成电路的正常工作，不能将第一时钟信号和第二时钟信号设置为同步信号，二者之间需要有一定的相位差；但第二时钟信号的上升沿比第一时钟信号的下降沿早多少，需要根据具体情况而定；然而，第一时钟信号和第二时钟信号的时序并不限于图7、图9和图10所示，输入高电位信号的时长还可以等于输入低电位信号的时长，此时，可以使第一时钟信号和第二时钟信号的相位差为90度，或小于90度，但不能为0度，即不能同步，以保证发光控制信号生成电路的正常工作。
并且，需要指出的是，图5、图6和图12给出的是各开关晶体管为P型晶体管时的结构，且图7、图9和图10所示的时序图，均是与图5、图6和图12所示的结构相对应的；然而，在各开关晶体管为N型晶体管时，对应的时序图中各信号的电位高度与图7、图9和图10所示的各信号的电位高度正好相反，且第一电压信号端应该为开态电压，即VGH，而第二电压信号端应该为关态电压，即VGL，只要能够保证发光控制信号生成电路能够正常工作，稳定地输出有效脉冲信号即可，在此不作限定；此外，本发明实施例提供的发光控制信号生成电路与电致发光显示面板中的发光控制信号线一一对应连接，而发光控制信号线用于为对应的各像素控制电路输入发光控制信号，以控制对应的发光单元发光；因此，可以根据像素控制电路的具体结构和工作原理，对发光控制信号生成电路的结构(如各开关晶体管为N型晶体管或为P型晶体管)进行相应地设置，以保证通过发光控制信号线向像素控制电路输入有效的脉冲信号，以保证电致发光显示面板的正常显示。
基于同一发明构思，本发明实施例还提供了一种如本发明实施例提供的上述发光控制信号生成电路的驱动方法，如图13所示，该驱动方法可以包括：第一阶段、第二阶段、第三阶段、第四阶段和第五阶段；
S1301、第一阶段，向信号输入端和第一时钟信号端分别提供第二电位信号，向第二时钟信号端提供第一电位信号，信号输出单输出第二电位信号；
S1302、第二阶段，向信号输入端和第一时钟信号端分别提供第一电位信号，向第二时钟信号端提供第二电位信号，信号输出端输出第二电位信号；
S1303、第三阶段，向信号输入端和第二时钟信号端分别提供第一电位信号，向第一时钟信号端提供第二电位信号，信号输出端输出第一电位信号；
S1304、第四阶段，向信号输入端和第二时钟信号端分别提供第二电位信号，向第一时钟信号端提供第一电位信号，信号输出端输出第一电位信号；
S1305、第五阶段，向信号输入端和第一时钟信号端分别提供第二电位信号，向第二时钟信号端提供第一电位信号，信号输出端输出第二电位信号。
在具体实施时，在本发明实施例提供的上述驱动方法中，在第三阶段与第四阶段之间，还可以包括：至少一个维持阶段；维持阶段可以包括：第一子阶段和第二子阶段；
第一子阶段，信号输入端与第一时钟信号端分别提供第一电位信号，第二时钟信号端提供第二电位信号，信号输出端输出第一电位信号；
第二子阶段，信号输入端和第二时钟信号端分别提供第一电位信号，第一时钟信号端提供第二电位信号，信号输出端输出第一电位信号。
基于同一发明构思，本发明实施例还提供了一种电致发光显示面板，可以包括：级联的多个如本发明实施例提供的上述发光控制信号生成电路；
如图14所示，其中仅示出了四个发光控制信号生成电路，但并不限于四个，此处只是为了说明各发光控制信号生成电路之间的级联关系；具体地，除最后一级发光控制信号生成电路之外，其余每级发光控制信号生成电路的信号输出端均向下一级发光控制信号生成电路的信号输入端输入有效脉冲信号；
第一级发光控制信号生成电路的信号输入端接收起始脉冲信号；最后一级发光控制信号生成电路的信号输入端接收上一级发光控制信号生成电路的信号输出端输出的有效脉冲信号。
本发明实施例提供的上述电致发光显示面板，通过对各级发光控制信号生成电路之间级联关系的设置，使得第一级发光控制信号生成电路输出信号的脉冲宽度决定着其余各级发光控制信号生成电路输出信号的脉冲宽度，而第一级发光控制信号生成电路输出信号的脉冲宽度由起始脉冲信号的脉冲宽度决定，使得调整后的发光控制信号可以具有稳定的电位，在提高画面显示质量的同时增加画面显示的灵活性，并有助于降低系统的功耗。
在具体实施时，为了有效控制各级发光控制信号生成电路输出发光控制信号，并减少走线的设置数量，减少走线的占用面积，实现窄边框的设计，在本发明实施例提供的上述电致发光显示面板中，可以仅设置两条时钟信号线，并且两条时钟信号线分别为级联的各发光控制信号生成电路提供时钟信号，具体地，如图14所示，位于奇数级的发光控制信号生成电路中的第一时钟信号端与第一时钟信号线电连接，第二时钟信号端与第二时钟信号线电连接；位于偶数级的发光控制信号生成电路中的第一时钟信号端与第二时钟信号线电连接，第二时钟信号端与第一时钟信号线电连接。
具体地，在图14所示的四个发光控制信号生成电路中，第一级发光控制信号生成电路E1和第三级发光控制信号生成电路E3的第一时钟信号端CK1与第一时钟信号线L1电连接，第二时钟信号端CK2与第二时钟信号线L2电连接；而第二级发光控制信号生成电路E2和第四级发光控制信号生成电路E4的第一时钟信号端CK1与第二时钟信号线L2电连接，第二时钟信号端CK2与第一时钟信号线L1电连接。
进一步地，与图14对应的输入输出时序图如图15所示，图14中的所示的四个发光控制信号生成电路中，每级发光控制信号生成电路的信号输出端均向下一级发光控制信号生成电路的信号输入端输入有效脉冲信号，如第一级发光控制信号生成电路E1的信号输出端OUT1向第二级发光控制信号生成电路E2的信号输入端PREV输入有效脉冲信号，第二级发光控制信号生成电路E2根据接收到的脉冲信号，以及第一时钟信号和第二时钟信号的时序，输出发光控制信号，具体的过程可参见上述发光控制信号生成电路的具体实施例，重复之处不再赘述。
基于同一发明构思，本发明实施例还提供了一种显示装置，包括：如本发明实施例提供的上述电致发光显示面板；该显示装置可以为手机(如图16所示，其中，1表示电致发光显示面板)、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。对于该显示装置的其它必不可少的组成部分均为本领域的普通技术人员应该理解具有的，在此不做赘述，也不应作为对本发明的限制。
本发明实施例提供了一种发光控制信号生成电路、其驱动方法、电致发光显示面板及显示装置，包括：第一控制模块、第二控制模块和输出模块的设置，通过上述三个模块的相互配合，采用简单的电路结构，就可以使得信号输出端输出具有与信号输入端输入的有效脉冲信号相同脉冲宽度的信号，进而通过调整输入的有效脉冲信号的脉冲宽度，实现对输出信号的脉冲宽度的调整，以适应不同亮度的显示需求；并且，通过对各级发光控制信号生成电路之间级联关系的设置，使得第一级发光控制信号生成电路输出信号的脉冲宽度决定着其余各级发光控制信号生成电路输出信号的脉冲宽度，而第一级发光控制信号生成电路输出信号的脉冲宽度由起始脉冲信号的脉冲宽度决定，使得调整后的发光控制信号可以具有稳定的电位，在提高画面显示质量的同时增加画面显示的灵活性，并有助于降低系统的功耗。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (21)

1.一种发光控制信号生成电路，包括：
第一控制模块，用于在信号输入端输入的有效脉冲信号、第一时钟信号端输入的第一时钟信号、第二时钟信号端输入的第二时钟信号和第一电压信号端输入的第一电压信号的控制下，控制第一节点的电位；
第二控制模块，用于在所述信号输入端输入的有效脉冲信号、所述第一时钟信号端输入的第一时钟信号、所述第二时钟信号端输入的第二时钟信号、所述第一电压信号端输入的第一电压信号、第二电压信号端输入的第二电压信号和所述第一节点电位的控制下，控制第二节点的电位；
输出模块，用于在所述第一节点电位的控制下，将第一电压信号端输入的第一电压信号传输至信号输出端，在所述第二节点电位的控制下，将第二电压信号端输入的第二电压信号传输至所述信号输出端；
其中，所述第一控制模块，包括：第一子控制模块和第二子控制模块；
所述第一子控制模块的第一端与所述信号输入端电连接，第二端与所述第一时钟信号端电连接，第三端与所述第一节点电连接，第四端与所述第一电压信号端电连接；所述第一子控制模块，用于在所述第一时钟信号端输入的第一时钟信号的控制下，将所述信号输入端输入的有效脉冲信号传输至所述第一节点，在所述第一电压信号端输入的第一电压信号的控制下，维持所述第一节点的电位；
所述第二子控制模块的第一端与所述信号输入端电连接，第二端与所述第二时钟信号端电连接，第三端与所述第一节点电连接；所述第二子控制模块，用于在所述信号输入端输入的有效脉冲信号和所述第二时钟信号端输入的第二时钟信号的控制下，控制所述第一节点的电位。
2.如权利要求1所述的发光控制信号生成电路，其特征在于，所述信号输入端输入的有效脉冲信号为高电位信号，所述信号输出端输出的有效脉冲信号的上升沿和下降沿均与所述第一时钟信号的下降沿对齐。
3.如权利要求2所述的发光控制信号生成电路，其特征在于，所述信号输入端输入的有效信号的脉冲宽度为整数倍的时钟信号周期的脉冲宽度。
4.如权利要求3所述的发光控制信号生成电路，其特征在于，所述信号输入端输入的有效脉冲信号延长M个时钟周期，所述信号输出端输出的有效脉冲信号对应延长M个时钟周期；其中，M为正整数。
5.如权利要求1所述的发光控制信号生成电路，其特征在于，所述第一子控制模块，包括：第一开关晶体管和第一电容；
所述第一开关晶体管的栅极与所述第一时钟信号端电连接，源极与所述信号输入端电连接，漏极与所述第一节点电连接；
所述第一电容连接于所述第一节点和所述第一电压信号端之间。
6.如权利要求1所述的发光控制信号生成电路，其特征在于，所述第二子控制模块，包括：第二开关晶体管和第二电容；
所述第二开关晶体管的栅极与所述信号输入端电连接，源极与所述第二时钟信号端电连接，漏极与所述第二电容的第一端电连接；
所述第二电容的第二端与所述第一节点电连接。
7.如权利要求1所述的发光控制信号生成电路，其特征在于，所述第一控制模块，还包括：限流模块；
所述限流模块的第一端与所述第一节点电连接，第二端与所述第一子控制模块的第三端电连接，第三端与所述第一电压信号端电连接；
所述限流模块，用于在所述第一电压信号端输入的第一电压信号的控制下，将所述第一子控制模块的第三端与所述第一节点导通。
8.如权利要求7所述的发光控制信号生成电路，其特征在于，所述限流模块，包括：第三开关晶体管；
所述第三开关晶体管的栅极与所述第一电压信号端电连接，源极与所述第一子控制模块的第三端电连接，漏极与所述第一节点电连接。
9.如权利要求1-8任一项所述的发光控制信号生成电路，其特征在于，所述第二控制模块，包括：第三子控制模块、第四子控制模块、第五子控制模块和第六子控制模块；
所述第三子控制模块的第一端与所述信号输入端电连接，第二端与所述第二时钟信号端电连接，第三端与第三节点电连接；所述第三子控制模块，用于在所述信号输入端输入有效脉冲信号时，将所述第二时钟信号端输入的第二时钟信号传输至所述第三节点；在所述第二时钟信号端输入的第二时钟信号的控制下，将所述第二时钟信号端输入的第二时钟信号传输至所述第三节点；
所述第四子控制模块的第一端与所述信号输入端电连接，第二端与所述第一时钟信号端电连接，第三端与所述第二电压信号端电连接，第四端与所述第三节点电连接，第五端与第四节点电连接；所述第四子控制模块，用于在所述信号输入端输入有效脉冲信号时，将所述第二电压信号端输入的第二电压信号传输至所述第四节点；在所述第三节点电位的控制下，将所述第一时钟信号端输入的第一时钟信号传输至所述第四节点；
所述第五子控制模块的第一端与所述第四节点电连接，第二端与所述第一电压信号端电连接，第三端与所述第二节点电连接；所述第五子控制模块，用于在所述第四节点电位的控制下，将所述第一电压信号端输入的第一电压信号传输至所述第二节点；
所述第六子控制模块的第一端与所述第一节点电连接，第二端与所述第二节点电连接，第三端与所述第二电压信号端电连接；所述第六子控制模块，用于在所述第一节点电位的控制下，将所述第二电压信号端输入的第二电压信号传输至所述第二节点。
10.如权利要求9所述的发光控制信号生成电路，其特征在于，所述第三子控制模块，包括：第四开关晶体管和第五开关晶体管；
所述第四开关晶体管的栅极与所述信号输入端电连接，源极与所述第二时钟信号端电连接，漏极与所述第三节点电连接；
所述第五开关晶体管的栅极和源极均与所述第二时钟信号端电连接，漏极与所述第三节点电连接。
11.如权利要求10所述的发光控制信号生成电路，其特征在于，所述第四开关晶体管为第一双栅晶体管，和/或所述第五开关晶体管为第二双栅晶体管；
所述第一双栅晶体管的第一栅极和第二栅极均与所述信号输入端电连接，源极与所述第二时钟信号端电连接，漏极与所述第三节点电连接；
所述第二双栅晶体管的第一栅极和第二栅极均与所述第二时钟信号端电连接，源极与所述第二时钟信号端电连接，漏极与所述第三节点电连接。
12.如权利要求9所述的发光控制信号生成电路，其特征在于，所述第四子控制模块，包括：第六开关晶体管、第七开关晶体管和第三电容；
所述第六开关晶体管的栅极与所述第三节点电连接，源极与所述第一时钟信号端电连接，漏极与所述第四节点电连接；
所述第七开关晶体管的栅极与所述信号输入端电连接，源极与所述第二电压信号端电连接，漏极与所述第四节点电连接；
所述第三电容连接于所述第三节点和所述第四节点之间。
13.如权利要求9所述的发光控制信号生成电路，其特征在于，所述第五子控制模块，包括：第八开关晶体管；
所述第八开关晶体管的栅极与所述第四节点电连接，源极与所述第一电压信号端电连接，漏极与所述第二节点电连接。
14.如权利要求9所述的发光控制信号生成电路，其特征在于，所述第六子控制模块，包括：第九开关晶体管；
所述第九开关晶体管的栅极与所述第一节点电连接，源极与所述第二电压信号端电连接，漏极与所述第二节点电连接。
15.如权利要求1-8任一项所述的发光控制信号生成电路，其特征在于，所述输出模块的第一端与所述第一节点电连接，第二端与所述第二节点电连接，第三端与所述第一电压信号端电连接，第四端与所述第二电压信号端电连接，第五端与所述信号输出端电连接；所述输出模块，用于在所述第一节点电位的控制下，将所述第一电压信号端输入的第一电压信号传输至所述信号输出端，在所述第二节点电位的控制下，将所述第二电压信号端输入的第二电压信号传输至所述信号输出端。
16.如权利要求15所述的发光控制信号生成电路，其特征在于，所述输出模块，包括：第十开关晶体管、第十一开关晶体管和第四电容；
所述第十开关晶体管的栅极与所述第二节点电连接，源极与所述第二电压信号端电连接，漏极与所述信号输出端电连接；
所述第十一开关晶体管的栅极与所述第一节点电连接，源极与所述第一电压信号端电连接，漏极与所述信号输出端电连接；
所述第四电容连接于所述第二节点和所述第二电压信号端之间。
17.一种电致发光显示面板，其特征在于，包括：级联的多个如权利要求1-16任一项所述的发光控制信号生成电路；
除最后一级所述发光控制信号生成电路之外，其余每级所述发光控制信号生成电路的信号输出端均向下一级所述发光控制信号生成电路的信号输入端输入有效脉冲信号；
第一级所述发光控制信号生成电路的信号输入端接收起始脉冲信号；最后一级所述发光控制信号生成电路的信号输入端接收上一级所述发光控制信号生成电路的信号输出端输出的有效脉冲信号。
18.如权利要求17所述的电致发光显示面板，其特征在于，位于奇数级的所述发光控制信号生成电路中的第一时钟信号端与第一时钟信号线电连接，第二时钟信号端与第二时钟信号线电连接；
位于偶数级的所述发光控制信号生成电路中的第一时钟信号端与所述第二时钟信号线电连接，第二时钟信号端与所述第一时钟信号线电连接。
19.一种显示装置，其特征在于，包括：如权利要求17或18所述的电致发光显示面板。
20.一种如权利要求1-16任一项所述的发光控制信号生成电路的驱动方法，其特征在于，包括：第一阶段、第二阶段、第三阶段、第四阶段和第五阶段；
所述第一阶段，向所述信号输入端和所述第一时钟信号端分别提供第二电位信号，向第二时钟信号端提供第一电位信号，所述信号输出单输出所述第二电位信号；
所述第二阶段，向所述信号输入端和所述第一时钟信号端分别提供所述第一电位信号，向所述第二时钟信号端提供所述第二电位信号，所述信号输出端输出所述第二电位信号；
所述第三阶段，向所述信号输入端和所述第二时钟信号端分别提供所述第一电位信号，向所述第一时钟信号端提供所述第二电位信号，所述信号输出端输出所述第一电位信号；
所述第四阶段，向所述信号输入端和所述第二时钟信号端分别提供所述第二电位信号，向所述第一时钟信号端提供所述第一电位信号，所述信号输出端输出所述第一电位信号；
所述第五阶段，向所述信号输入端和所述第一时钟信号端分别提供所述第二电位信号，向所述第二时钟信号端提供所述第一电位信号，所述信号输出端输出所述第二电位信号。
21.如权利要求20所述的驱动方法，其特征在于，在所述第三阶段与所述第四阶段之间，还包括：至少一个维持阶段；所述维持阶段包括：第一子阶段和第二子阶段；
所述第一子阶段，所述信号输入端与所述第一时钟信号端分别提供所述第一电位信号，所述第二时钟信号端提供所述第二电位信号，所述信号输出端输出所述第一电位信号；
所述第二子阶段，所述信号输入端和所述第二时钟信号端分别提供所述第一电位信号，所述第一时钟信号端提供所述第二电位信号，所述信号输出端输出所述第一电位信号。
CN201710912348.1A 2017-09-29 2017-09-29 发光控制信号生成电路、其驱动方法及装置 Active CN107657918B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201710912348.1A CN107657918B (zh) 2017-09-29 2017-09-29 发光控制信号生成电路、其驱动方法及装置
US15/864,644 US10650733B2 (en) 2017-09-29 2018-01-08 Light-emitting control signal generation circuit, driving method, and display device thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710912348.1A CN107657918B (zh) 2017-09-29 2017-09-29 发光控制信号生成电路、其驱动方法及装置

Publications (2)

Publication Number Publication Date
CN107657918A CN107657918A (zh) 2018-02-02
CN107657918B true CN107657918B (zh) 2019-10-01

Family

ID=61116909

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710912348.1A Active CN107657918B (zh) 2017-09-29 2017-09-29 发光控制信号生成电路、其驱动方法及装置

Country Status (2)

Country Link
US (1) US10650733B2 (zh)
CN (1) CN107657918B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111243519B (zh) * 2018-05-07 2021-09-03 上海天马微电子有限公司 发光控制信号生成电路、显示面板和显示装置
CN108806592B (zh) * 2018-05-18 2020-03-24 京东方科技集团股份有限公司 显示驱动电路、显示驱动方法和显示装置
TWI691943B (zh) * 2018-12-14 2020-04-21 友達光電股份有限公司 脈波產生電路
KR102668648B1 (ko) * 2018-12-14 2024-05-24 삼성디스플레이 주식회사 표시 장치
CN109473058B (zh) * 2019-01-23 2022-04-15 京东方科技集团股份有限公司 显示装置、显示控制装置及方法
KR102137638B1 (ko) * 2020-01-15 2020-07-27 주식회사 사피엔반도체 디스플레이 패널의 보다 세분화된 밝기 제어가 가능한 디스플레이 장치
CN111768733B (zh) 2020-06-10 2022-08-30 京东方科技集团股份有限公司 发光控制信号生成电路、方法和显示装置
CN111640388B (zh) * 2020-06-30 2022-11-29 上海天马微电子有限公司 扫描信号生成电路、检测电路、面板及扫描信号生成方法
US11922845B2 (en) * 2020-10-23 2024-03-05 Chengdu Boe Optoelectronics Technology Co., Ltd. Shift register unit, method for driving the same, driving circuit and display device
US11967278B2 (en) * 2021-03-09 2024-04-23 Chengdu Boe Optoelectronics Technology Co., Ltd. Shift register, driving circuit and display substrate
KR20220134810A (ko) * 2021-03-25 2022-10-06 삼성디스플레이 주식회사 표시 장치
CN113990238A (zh) * 2021-12-01 2022-01-28 云谷（固安）科技有限公司 移位寄存器
EP4192195A1 (en) * 2021-12-02 2023-06-07 Tridonic GmbH & Co. KG Control integrated circuit for controlling an operating device for lighting means; operating device; luminaire and method for operating a control integrated circuit
US20240135882A1 (en) * 2022-01-27 2024-04-25 Hefei Boe Joint Technology Co., Ltd. Voltage supply circuit, voltage supply method, voltage supply module and display device
CN114999397A (zh) * 2022-04-27 2022-09-02 湖北长江新型显示产业创新中心有限公司 一种发光控制电路、显示面板及显示装置
CN116935783A (zh) * 2023-06-30 2023-10-24 天马新型显示技术研究院(厦门)有限公司 显示面板及显示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102760407A (zh) * 2012-07-13 2012-10-31 京东方科技集团股份有限公司 发光控制电路、发光控制方法和移位寄存器
CN103886836A (zh) * 2013-12-25 2014-06-25 友达光电股份有限公司 发光控制电路
CN105609054A (zh) * 2016-02-29 2016-05-25 信利（惠州）智能显示有限公司 一种发光控制电路及移位寄存器
CN105810150A (zh) * 2016-05-17 2016-07-27 信利（惠州）智能显示有限公司 一种移位寄存器和发光控制电路
CN106601177A (zh) * 2017-02-08 2017-04-26 上海天马有机发光显示技术有限公司 移位寄存器及其驱动方法、驱动电路和显示装置
CN106887209A (zh) * 2017-04-28 2017-06-23 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、移位寄存器以及显示装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101839953B1 (ko) * 2011-01-21 2018-03-20 삼성디스플레이 주식회사 구동 장치 및 이를 이용한 표시 장치
KR101764452B1 (ko) * 2011-12-28 2017-08-02 가부시키가이샤 제이올레드 시프트 레지스터
CN103700355B (zh) 2013-12-20 2016-05-04 京东方科技集团股份有限公司 一种移位寄存器单元、栅极驱动电路及显示器件
CN104575436B (zh) * 2015-02-06 2017-04-05 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路及显示装置
CN105096823A (zh) * 2015-07-16 2015-11-25 上海和辉光电有限公司 有机发光显示装置及其扫描驱动电路
CN105185287B (zh) * 2015-08-27 2017-10-31 京东方科技集团股份有限公司 一种移位寄存器、栅极驱动电路和相关显示装置
CN105047124B (zh) * 2015-09-18 2017-11-17 京东方科技集团股份有限公司 一种移位寄存器、栅极驱动电路及显示装置
CN105096808B (zh) * 2015-09-18 2018-02-16 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置
KR102431435B1 (ko) * 2015-10-26 2022-08-12 삼성디스플레이 주식회사 발광제어 구동부 및 이를 포함하는 표시 장치
CN105304057B (zh) * 2015-12-09 2018-11-30 京东方科技集团股份有限公司 一种移位寄存器及其驱动方法、栅极驱动电路
CN105702295B (zh) 2016-01-15 2019-06-14 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路、显示面板及显示装置
CN105741802B (zh) * 2016-03-28 2018-01-30 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN105609042B (zh) 2016-04-01 2018-09-14 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、栅极驱动电路和显示装置
KR102582032B1 (ko) * 2016-04-05 2023-09-25 삼성디스플레이 주식회사 발광 구동부 및 이를 포함하는 표시 장치
TWI625718B (zh) * 2016-10-04 2018-06-01 創王光電股份有限公司 高穩定性的脈衝寬度可調式移位暫存器
CN109147635B (zh) * 2017-06-27 2021-04-16 上海天马有机发光显示技术有限公司 一种移位寄存器、其驱动方法及显示装置
CN107316599B (zh) * 2017-07-07 2020-09-22 上海天马有机发光显示技术有限公司 移位寄存单元、其驱动方法及显示面板
CN111243519B (zh) * 2018-05-07 2021-09-03 上海天马微电子有限公司 发光控制信号生成电路、显示面板和显示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102760407A (zh) * 2012-07-13 2012-10-31 京东方科技集团股份有限公司 发光控制电路、发光控制方法和移位寄存器
CN103886836A (zh) * 2013-12-25 2014-06-25 友达光电股份有限公司 发光控制电路
CN105609054A (zh) * 2016-02-29 2016-05-25 信利（惠州）智能显示有限公司 一种发光控制电路及移位寄存器
CN105810150A (zh) * 2016-05-17 2016-07-27 信利（惠州）智能显示有限公司 一种移位寄存器和发光控制电路
CN106601177A (zh) * 2017-02-08 2017-04-26 上海天马有机发光显示技术有限公司 移位寄存器及其驱动方法、驱动电路和显示装置
CN106887209A (zh) * 2017-04-28 2017-06-23 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、移位寄存器以及显示装置

Also Published As

Publication number Publication date
US20180130407A1 (en) 2018-05-10
US10650733B2 (en) 2020-05-12
CN107657918A (zh) 2018-02-02

Similar Documents

Publication Publication Date Title
CN107657918B (zh) 发光控制信号生成电路、其驱动方法及装置
CN108735151A (zh) 发光控制信号生成电路、显示面板和显示装置
CN105609041B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN105609058B (zh) 背光源及显示装置
CN107452351B (zh) 一种移位寄存器、其驱动方法、驱动控制电路及显示装置
CN106104664B (zh) 显示装置及其驱动方法
CN104299570B (zh) 一种像素电路及其驱动方法、阵列基板和显示面板
CN105931672B (zh) 移位寄存器
CN107919091B (zh) 一种oled像素驱动电路及驱动方法、oled显示装置
CN107705757B (zh) 移位寄存器及其分时控制方法、显示面板和装置
CN105139801B (zh) 阵列基板行驱动电路、移位寄存器、阵列基板及显示器
CN106782338B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN108877680A (zh) 一种像素电路及其驱动方法、显示面板及显示装置
CN109509433A (zh) 像素电路、显示装置和像素驱动方法
CN105144276B (zh) 显示装置及其驱动方法
CN105378822B (zh) 全n型晶体管反相器电路
CN106448564B (zh) 一种oled像素电路及其驱动方法、显示装置
CN110459164A (zh) 像素驱动电路及显示装置
CN107644613B (zh) 显示驱动方法、显示驱动装置和显示模组
CN105609042B (zh) 移位寄存器单元、驱动方法、栅极驱动电路和显示装置
CN108039150A (zh) 移位寄存电路及移位寄存单元
CN103295528B (zh) 发光二极管模块
CN107464526A (zh) 一种像素补偿电路、其驱动方法及显示装置
CN107871471A (zh) 一种像素驱动电路及其驱动方法、显示装置
CN107680536A (zh) 像素电路、其驱动方法及有机发光显示面板、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant