CN105609042B - 移位寄存器单元、驱动方法、栅极驱动电路和显示装置 - Google Patents

Abstract

本发明提供一种移位寄存器单元、驱动方法、栅极驱动电路和显示装置。所述移位寄存器单元包括第一栅极驱动控制节点控制模块；第二栅极驱动控制节点控制模块；栅极驱动信号输出模块；第一发光控制节点控制模块，在输入阶段和输出阶段在第一栅极驱动控制节点的控制下控制第一发光控制节点的电位为第一电平；第二发光控制节点控制模块，在输出截止保持阶段在发光控制信号的控制下控制第二发光控制节点的电位为第一电平；以及，发光控制信号输出模块。本发明可以解决现有技术中不能提供同时提供低脉冲的栅极驱动信号和高脉冲的发光控制信号的包括比较少信号线和晶体管的数目的移位寄存器单元的问题。

Description

移位寄存器单元、驱动方法、栅极驱动电路和显示装置

技术领域

本发明涉及显示技术领域，尤其涉及一种移位寄存器单元、驱动方法、栅极驱动电路和显示装置。

背景技术

在显示领域，为了不断改善显示画面，高ppi(Pixels Per Inch，像素密度)、窄边框显示成了研究的热门。但随着像素数目的提高，栅极驱动电路在一帧时间内所需扫描的行数增加，在显示屏幕大小不变的情况下，留给每一行移位寄存器单元的版图的面积逐渐减小，此外窄边框的要求，更是使每一行移位寄存器单元的要求更加严苛，因此电路结构简单、晶体管数目较少的移位寄存器电路十分必要。并现有技术中不能提供同时提供低脉冲的栅极驱动信号和高脉冲的发光控制信号的包括比较少信号线和晶体管的数目的移位寄存器单元。

发明内容

本发明的主要目的在于提供一种移位寄存器单元、驱动方法、栅极驱动电路和显示装置，以解决现有技术中不能提供同时提供低脉冲的栅极驱动信号和高脉冲的发光控制信号的包括比较少信号线和晶体管的数目的移位寄存器单元的问题。

为了达到上述目的，本发明提供了一种移位寄存器单元，包括用于输出栅极驱动信号的栅极驱动信号输出端和用于输出发光控制信号的发光控制信号输出端，所述移位寄存器单元还包括：

第一栅极驱动控制节点控制模块，分别与第一栅极驱动控制节点和第二栅极驱动控制节点连接；

第二栅极驱动控制节点控制模块，分别与所述第一栅极驱动控制节点和所述第二栅极驱动控制节点连接；

栅极驱动信号输出模块，分别与所述第一栅极驱动控制节点、所述第二栅极驱动控制节点和所述栅极驱动信号输出端连接；

第一发光控制节点控制模块，分别与所述第一栅极驱动控制节点和第一发光控制节点连接，用于在输入阶段和输出阶段在所述第一栅极驱动控制节点的控制下控制所述第一发光控制节点的电位为第一电平，在复位阶段和输出截止保持阶段控制所述第一发光控制节点的电位为第二电平；

第二发光控制节点控制模块，分别与第二发光控制节点和所述发光控制信号输出端连接，用于在输入阶段和输出阶段控制所述第二发光控制节点的电位为第二电平，在复位阶段控制所述第二发光控制节点的电位为第一电平，在输出截止保持阶段在所述发光控制信号的控制下控制所述第二发光控制节点的电位为第一电平；

以及，发光控制信号输出模块，分别与所述第一发光控制节点和所述第二发光控制节点连接，用于在输入阶段和输出阶段在所述第一发光控制节点的控制下控制所述发光控制信号输出端输出第二电平，在复位阶段和输出截止保持阶段控制所述发光控制信号输出端输出第一电平。

实施时，所述第一发光控制节点控制模块，还分别与第一时钟信号线和发光起始信号线连接，具体用于在复位阶段和输出截止保持阶段在发光起始信号和第一时钟信号的控制下控制所述第一发光控制节点的电位为第二电平。

实施时，所述第二发光控制节点控制模块还分别与第一时钟信号线、第二时钟信号线和发光起始信号线连接；

所述第二发光控制节点控制模块具体用于在输入阶段，在第一时钟信号的控制下控制所述第二发光控制节点接入发光起始信号，从而使得所述第二发光控制节点的电位为第二电平，在输出阶段控制所述第二发光控制节点的电位维持为第二电平；

所述第二发光控制节点控制模块还具体用于在复位阶段，在第一时钟信号的控制下控制所述第二发光控制节点接入发光起始信号，从而使得所述第二发光控制节点的电位为第一电平；

所述第二发光控制节点控制模块还具体用于在输出截止保持阶段，在所述发光控制信号的控制下当第二时钟信号的电位为第一电平时控制所述第二发光控制节点的电位为第一电平；

所述第二发光控制节点控制模块还具体用于在输出截止保持阶段，当所述第一时钟信号的电位为第一电平时，控制所述第二发光控制节点接入所述发光起始信号，以使得所述第二发光控制节点的电位为第一电平。

实施时，所述第一栅极驱动控制节点控制模块用于在输入阶段和输出阶段控制所述第一栅极驱动控制节点的电位为第一电平，在复位阶段和输出截止保持阶段控制所述第一栅极驱动控制节点的电位为第二电平；

所述第二栅极驱动控制节点控制模块用于在输入阶段、复位阶段和输出截止保持阶段控制所述第二栅极驱动控制节点的电位为第一电平，在输出阶段在所述第一栅极驱动控制节点的控制下控制所述第二栅极驱动控制节点的电位为第二电平；

所述栅极驱动信号输出模块，用于在输入阶段在第一栅极驱动控制节点的控制下控制所述栅极驱动信号输出端输出第二电平，在输出阶段在第一栅极驱动控制节点的控制下控制所述栅极驱动信号输出端输出第一电平，在复位阶段和输出截止保持阶段在第二栅极驱动控制节点的控制下控制所述栅极驱动信号输出端输出第二电平。

实施时，所述第一栅极驱动控制节点控制模块，分别与栅极驱动起始信号线、第一时钟信号线和第二时钟信号线连接，具体用于在输入阶段在所述第一时钟信号的控制下控制所述第一栅极驱动控制节点接入所述栅极驱动起始信号，以使得所述第一栅极驱动控制节点的电位为第一电平，在输出阶段控制所述第一栅极驱动控制节点的电位继续为第一电平，在复位阶段在所述第一时钟信号的控制下控制所述第一栅极驱动控制节点接入所述栅极驱动起始信号，以使得所述第一栅极驱动控制节点的电位为第二电平；

所述第一栅极驱动控制节点控制模块还具体用于在输出截止保持阶段，当所述第二时钟信号的电位和所述第二栅极驱动控制节点的电位都为第一电平时控制所述第一栅极驱动控制节点的电位为第二电平，当所述第一时钟信号的电位为第一电平时控制所述第一栅极驱动控制节点接入栅极驱动起始信号，从而使得所述第一栅极驱动控制节点的电位为第二电平。

实施时，所述第一栅极驱动控制节点控制模块包括：

第一晶体管，栅极与第一时钟信号线连接，第一极与栅极驱动起始信号线连接，第二极与所述第一栅极驱动控制节点连接；

第二晶体管，栅极与第二时钟信号线连接，第二极与所述第一栅极驱动控制节点连接；

第三晶体管，栅极与所述第二栅极驱动控制节点连接，第一极与第二电平输出端连接，第二极与所述第二晶体管的第一极连接；以及，

第一存储电容，第一端与所述第一栅极驱动控制节点连接，第二端与所述栅极驱动信号输出端连接。

实施时，所述第二栅极驱动控制节点控制模块还与第一时钟信号线连接；

所述第二栅极驱动控制节点控制模块具体用于在输入阶段和输出阶段在所述第一栅极驱动控制节点的控制下控制所述第二栅极驱动控制节点接入所述第一时钟信号，在复位阶段在所述第一时钟信号的控制下控制所述第二栅极驱动控制节点的电位为第一电平；

所述第二栅极驱动控制节点控制模块还具体用于在输出截止保持阶段，当所述第一时钟信号的电位为第一电平时控制所述第二栅极驱动控制节点的电位为第一电平，当所述第一时钟信号的电位为第二电平时控制维持所述第二栅极驱动控制节点的电位为第一电平。

实施时，所述第二栅极驱动控制节点控制模块包括：

第四晶体管，栅极与第一时钟信号线连接，第一极与所述第二栅极驱动控制节点连接，第二极与第一电平输出端连接；

第五晶体管，栅极与所述第一栅极驱动控制节点连接，第一极与所述第二栅极驱动控制节点连接，第二极与所述第一时钟信号线连接；以及，

第二存储电容，第一端与所述第二栅极驱动控制节点连接，第二端与第二电平输出端连接。

实施时，所述栅极驱动信号输出模块包括：

第六晶体管，栅极与所述第一栅极驱动控制节点连接，第一极与所述栅极驱动信号输出端连接，第二极与第二时钟信号线连接；以及，

第七晶体管，栅极与所述第二栅极驱动控制节点连接，第一极与第二电平输出端连接，第二极与所述栅极驱动信号输出端连接。

实施时，所述第一发光控制节点控制模块包括：

第八晶体管，栅极与第一时钟信号线连接，第一极与第二电平输出端连接；

第九晶体管，栅极与发光起始信号线连接，第一极与所述第八晶体管的第二极连接，第二极与所述第一发光控制节点连接；

第十晶体管，栅极与所述第一栅极驱动控制节点连接，第一极与所述第一发光控制节点连接，第二极与第一电平输出端连接；以及，

第三存储电容，第一端与所述第一发光控制节点连接，第二端与第二电平输出端连接。

实施时，所述第二发光控制节点控制模块包括：

第十一晶体管，栅极与所述发光控制信号输出端连接，第二极与第二时钟信号线连接；

第十二晶体管，栅极与第一时钟信号线连接，第一极与发光起始信号线连接，第二极与所述第二发光控制节点连接；以及，

第四存储电容，第一端与所述第十一晶体管的第一极连接，第二端与所述第二发光控制节点连接。

实施时，所述发光控制信号输出模块包括：

第十三晶体管，栅极与所述第二发光控制节点连接，第一极与所述发光控制信号输出端连接，第二极与第一电平输出端连接；以及，

第十四晶体管，栅极与所述第一发光控制节点连接，第一极与第二电平输出端连接，第二极与所述发光控制信号输出端连接。

本发明还提供了一种移位寄存器单元的驱动方法，应用于上述的移位寄存器单元，所述驱动方法包括：

在每一显示周期的输入阶段和输出阶段，第一发光控制节点控制模块在第一栅极驱动控制节点的控制下控制第一发光控制节点的电位为第一电平，第二发光控制节点控制模块控制第二发光控制节点的电位为第二电平，发光控制信号输出模块在所述第一发光控制节点的控制下控制发光控制信号输出端输出第二电平；

在每一显示周期的复位阶段，第一发光控制节点控制模块控制所述第一发光控制节点的电位为第二电平，第二发光控制节点控制模块控制所述第二发光控制节点的电位为第一电平，发光控制信号输出模块控制所述发光控制信号输出端输出第一电平；

在每一显示周期的输出截止保持阶段，第一发光控制节点控制模块控制所述第一发光控制节点的电位为第二电平，第二发光控制节点控制模块在所述发光控制信号的控制下控制所述第二发光控制节点的电位为第一电平，发光控制信号输出模块控制所述发光控制信号输出端输出第一电平。

本发明还提供了一种栅极驱动电路，包括多级上述的移位寄存器单元。

本发明还提供了一种显示装置，包括上述的栅极驱动电路。

与现有技术相比，本发明所述的移位寄存器单元、驱动方法、栅极驱动电路和显示装置不仅提供栅极驱动信号(低脉冲信号)，还提供了发光控制信号(高脉冲信号)，并且通过第一栅极驱动控制节点控制第一发光控制节点控制模块，将发光控制信号反馈而控制第二发光控制节点控制模块，以减少控制信号线和晶体管的个数，结构简单，有利于实现窄边框。

附图说明

图1是本发明实施例所述的移位寄存器单元的结构框图；

图2A是本发明另一实施例所述的移位寄存器单元的结构框图；

图2B是本发明又一实施例所述的移位寄存器单元的结构框图；

图2C是本发明再一实施例所述的移位寄存器单元的结构框图；

图3A是本发明另一实施例所述的移位寄存器单元的结构图；

图3B是本发明如图3A所示的移位寄存器单元的工作时序图；

图4是本发明另一实施例所述的移位寄存器单元的结构图；

图5是本发明又一实施例所述的移位寄存器单元的结构图；

图6是本发明再一实施例所述的移位寄存器单元的结构图；

图7是本发明所述的移位寄存器单元的一具体实施例的电路图；

图8是本发明所述的移位寄存器单元的该具体实施例的工作时序图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

如图1所示，本发明实施例所述的移位寄存器单元包括用于输出栅极驱动信号的栅极驱动信号输出端Gate和用于输出发光控制信号的发光控制信号输出端EM，所述移位寄存器单元还包括：

第一栅极驱动控制节点控制模块11，分别与第一栅极驱动控制节点Q和第二栅极驱动控制节点P连接；

第二栅极驱动控制节点控制模块12，分别与所述第一栅极驱动控制节点Q和所述第二栅极驱动控制节点P连接；

栅极驱动信号输出模块13，分别与所述第一栅极驱动控制节点Q、所述第二栅极驱动控制节点P和所述栅极驱动信号输出端Gate连接；

第一发光控制节点控制模块14，分别与所述第一栅极驱动控制节点Q和第一发光控制节点N连接，用于在输入阶段和输出阶段在所述第一栅极驱动控制节点Q的控制下控制所述第一发光控制节点N的电位为第一电平，在复位阶段和输出截止保持阶段控制所述第一发光控制节点N的电位为第二电平；

第二发光控制节点控制模块15，分别与第二发光控制节点M和所述发光控制信号输出端EM连接，用于在输入阶段和输出阶段控制所述第二发光控制节点M的电位为第二电平，在复位阶段控制所述第二发光控制节点M的电位为第一电平，在输出截止保持阶段在所述发光控制信号输出端EM输出的发光控制信号的控制下控制所述第二发光控制节点M的电位为第一电平；

以及，发光控制信号输出模块16，分别与所述第一发光控制节点N和所述第二发光控制节点M连接，用于在输入阶段和输出阶段在所述第一发光控制节点N的控制下控制所述发光控制信号输出端EM输出第二电平，在复位阶段和输出截止保持阶段控制所述发光控制信号输出端EM输出第一电平。

本发明实施例所述的移位寄存器单元不仅提供栅极驱动信号输出端Gate输出的栅极驱动信号(低脉冲信号)，还提供了发光控制信号输出端EM输出的发光控制信号(高脉冲信号)，并且通过第一栅极驱动控制节点Q控制第一发光控制节点控制模块，将发光控制信号输出端EM输出的发光控制信号反馈而控制第二发光控制节点控制模块，以减少控制信号线和晶体管的个数，结构简单，有利于实现窄边框。

在实际操作时，所述第一电平可以为低电平，而第二电平可以为高电平；也可以将第一电平设置为高电平，而第二电平为低电平，高低电平的设置随着实际情况而设置，并不作限定。

具体的，如图2A所示，所述第一发光控制节点控制模块14，还分别与第一时钟信号线和发光起始信号线连接；

所述第一时钟信号线输出第一时钟信号CK1，所述发光起始信号线输出发光起始信号STVE；

所述第一发光控制节点控制模块14具体用于在复位阶段和输出截止保持阶段在发光起始信号STVE和第一时钟信号CK1的控制下控制所述第一发光控制节点N的电位为第二电平。

在实际操作时，如图2A所示的移位寄存器单元在工作时，在每一显示周期的输出阶段，STVE由第二电平跳变为第一电平，CK1为第二电平，所述第一发光控制节点控制模块14控制N的电位维持为第一电平，在每一显示周期的复位阶段，STVE维持为第一电平，CK1为第一电平，所述第一发光控制节点控制模块14控制N的电位为第二电平，并在每一显示周期的输出截止控制阶段，STVE维持为第一电平，CK1间隔输出第二电平、第一电平，所述第一发光控制节点控制模块14控制N的电位维持为第二电平。

CK1的波形、STVE的波形和N的电位的波形将在之后的具体实施例中具体绘制介绍。

具体的，如图2B所示，所述第二发光控制节点控制模块15还分别与第一时钟信号线、第二时钟信号线和发光起始信号线连接；

所述第一时钟信号线输出第一时钟信号CK1，所述第二时钟信号线输出第二时钟信号CK2，所述发光起始信号线输出发光起始信号STVE；

所述第二发光控制节点控制模块15具体用于在输入阶段，在第一时钟信号CK1的控制下控制所述第二发光控制节点M接入发光起始信号STVE，从而使得所述第二发光控制节点M的电位为第二电平，在输出阶段控制所述第二发光控制节点M的电位维持为第二电平；

所述第二发光控制节点控制模块15还具体用于在复位阶段，在第一时钟信号CK1的控制下控制所述第二发光控制节点M接入发光起始信号STVE，从而使得所述第二发光控制节点M的电位为第一电平；

所述第二发光控制节点控制模块15还具体用于在输出截止保持阶段，在所述发光控制信号的控制下当第二时钟信号CK2的电位为第一电平时控制所述第二发光控制节点M的电位为第一电平；

所述第二发光控制节点控制模块15还具体用于在输出截止保持阶段，当所述第一时钟信号CK1的电位为第一电平时，控制所述第二发光控制节点M接入所述发光起始信号STVE，以使得所述第二发光控制节点M的电位为第一电平。

在实际操作时，如图2B所示的移位寄存器单元在工作时，在每一显示周期的输入阶段，CK1为第一电平，CK2为第二电平，STVE为第二电平，EM为第二电平，第二发光控制节点控制模块15控制M接入STVE，从而控制M的电位为第二电平，在每一显示周期的输出阶段，CK1为第二电平，CK2为第一电平，STVE为第一电平，EM为第二电平，第二发光控制节点控制模块15维持M的电位为第二电平，在每一显示周期的复位阶段，CK1为第一电平，CK2为第二电平，STVE继续为第一电平，EM为第一电平，第二发光控制节点控制模块15控制M接入STV，以使得M的电位为第一电平，在每一显示周期的输出截止保持阶段，STVE继续为第一电平，EM继续为第一电平，CK1间隔为第二电平、第一电平，CK2间隔为第一电平、第二电平，第二发光控制节点控制模块在CK1、STVE、CK2和EM的控制下控制M的电位保持为第一电平。

CK1的波形、CK2的波形、STVE的波形、EM的波形和M的电位的波形将在之后的具体实施例中具体绘制介绍。

具体的，本发明实施例所述的移位寄存器单元在工作时，所述第一栅极驱动控制节点控制模块11用于在输入阶段和输出阶段控制所述第一栅极驱动控制节点的电位为第一电平，在复位阶段和输出截止保持阶段控制所述第一栅极驱动控制节点Q的电位为第二电平；

所述第二栅极驱动控制节点控制模块12用于在输入阶段、复位阶段和输出截止保持阶段控制所述第二栅极驱动控制节点P的电位为第一电平，在输出阶段在所述第一栅极驱动控制节点Q的控制下控制所述第二栅极驱动控制节点P的电位为第二电平；

所述栅极驱动信号输出模块13，用于在输入阶段在第一栅极驱动控制节点Q的控制下控制所述栅极驱动信号输出端Gate输出第二电平，在输出阶段在第一栅极驱动控制节点Q的控制下控制所述栅极驱动信号输出端Gate输出第一电平，在复位阶段和输出截止保持阶段在第二栅极驱动控制节点P的控制下控制所述栅极驱动信号输出端Gate输出第二电平。

具体的，如图2C所示，所述第一栅极驱动控制节点控制模块11，分别与栅极驱动起始信号线、第一时钟信号线和第二时钟信号线连接；

所述栅极驱动起始信号线输出栅极驱动起始信号STVG，所述第一时钟信号线输出第一时钟信号CK1，所述第二时钟信号线输出第二时钟信号CK2；

所述第一栅极驱动控制节点控制模块11具体用于在输入阶段在所述第一时钟信号CK1的控制下控制所述第一栅极驱动控制节点Q接入所述栅极驱动起始信号STVG，以使得所述第一栅极驱动控制节点Q的电位为第一电平，在输出阶段控制所述第一栅极驱动控制节点Q的电位继续为第一电平，在复位阶段在所述第一时钟信号CK1的控制下控制所述第一栅极驱动控制节点Q接入所述栅极驱动起始信号STVG，以使得所述第一栅极驱动控制节点Q的电位为第二电平；

所述第一栅极驱动控制节点控制模块11还具体用于在输出截止保持阶段，当所述第二时钟信号CK2的电位和所述第二栅极驱动控制节点P的电位都为第一电平时控制所述第一栅极驱动控制节点Q的电位为第二电平，当所述第一时钟信号CK1的电位为第一电平时控制所述第一栅极驱动控制节点Q接入所述栅极驱动起始信号，从而使得所述第一栅极驱动控制节点Q的电位为第二电平。

在实际操作时，在每一显示周期的输入阶段，STVG为第一电平，CK1为第一电平，CK2为第二电平，所述第一栅极驱动控制节点控制模块11控制STVG接入Q，以控制Q的电位为第一电平，在每一显示周期的输出阶段，STVG为第二电平，CK2为第一电平，CK1为第二电平，第一栅极驱动控制节点控制模块11维持Q的电位为第一电平，在每一显示周期的复位阶段，STVG为第二电平，CK1为第一电平，CK2为第二电平，P的电位为第一电平，第一栅极驱动控制节点控制模块11控制Q接入STVG，以控制Q的电位为第二电平，在每一显示周期的输出截止保持阶段，P的电位为第一电平，CK1间隔为第二电平、第一电平，CK2间隔为第一电平、第二电平，当CK1为第一电平时，第一栅极驱动控制节点控制模块11控制Q的电位为第二电平，当CK1为第二电平时，第一栅极驱动控制节点控制模块11控制Q的电位为第二电平，当CK2为第一电平时，第一栅极驱动节点控制模块11进一步控制Q的电位为第二电平。

具体的，如图3A所示，所述第一栅极驱动控制节点控制模块11包括：

第一晶体管T1，栅极与第一时钟信号线连接，第一极与栅极驱动起始信号线连接，第二极与所述第一栅极驱动控制节点Q连接；

第二晶体管T2，栅极与第二时钟信号线连接，第二极与所述第一栅极驱动控制节点Q连接；

第三晶体管T3，栅极与所述第二栅极驱动控制节点P连接，第一极与第二电平输出端连接，第二极与所述第二晶体管T2的第一极连接；以及，

第一存储电容C1，第一端与所述第一栅极驱动控制节点Q连接，第二端与所述栅极驱动信号输出端Gate连接；

第一时钟信号线输出第一时钟信号CK1，第二时钟信号线输出第二时钟信号CK2，所述栅极驱动起始信号线输出栅极驱动起始信号STVG，所述第二电平输出端输出第二电平V2。

在图3A中，T1、T2和T3都为p型TFT，V2为高电平。

如图3B所示，本发明如图3A所示的移位寄存器单元包括的第一栅极驱动控制节点控制模块11在工作时，

在每一显示周期的输入阶段t1，CK1为低电平，CK2为高电平，STVG为低电平，P的电位为低电平，Gate输出高电平，T1开启，T2关断，STVG接入Q，Q的电位为低电平；

在每一显示周期的输出阶段t2，CK1为高电平，CK2为低电平，STVG为高电平，P的电位为高电平，Gate输出低电平，T2开启，T1和T3关断，由于T1处于关断状态，T6的栅极(也即Q)处于悬空状态，而C1两端的电位差不能突变，因此Q的电位也相应被拉至更低的电平；

在每一显示周期的复位阶段t3，CK1为低电平，CK2为高电平，STVG为高电平，P的电位为低电平，T1开启，T2关断，STVG接入Q，Q的电位为高电平；

在每一显示周期的输出截止保持阶段t4，CK1间隔为高电平、低电平，CK2间隔为低电平、高电平，STVG为高电平，P的电位为低电平，CK1周期性将T1开启，以在CK1为低电平时使得Q的电位为高电平，CK2周期性将T2开启，以在CK2为低电平时使得Q的电位为高电平；

在图3B中，标示为t0的为设置于输入阶段之前的准备阶段，在该准备阶段，CK1为高电平，CK2为低电平，STVG为高电平，STVE为高电平。

如图3B所示，CK1和CK2为低脉宽占空比小于50％的时钟信号，STVG和STVE为触发信号。

如图4所示，在本发明所述的移位寄存器单元的一实施例中，所述第二栅极驱动控制节点控制模块12还与第一时钟信号线连接；

所述第一时钟信号线输出第一时钟信号CK1；

所述第二栅极驱动控制节点控制模块12具体用于在输入阶段和输出阶段在所述第一栅极驱动控制节点Q的控制下控制所述第二栅极驱动控制节点P接入所述第一时钟信号CK1，在复位阶段在所述第一时钟信号CK1的控制下控制所述第二栅极驱动控制节点P的电位为第一电平；

所述第二栅极驱动控制节点控制模块12还具体用于在输出截止保持阶段，当所述第一时钟信号CK1的电位为第一电平时控制所述第二栅极驱动控制节点的电位P为第一电平，当所述第一时钟信号CK1的电位为第二电平时控制维持所述第二栅极驱动控制节点P的电位为第一电平。

根据一种具体实施方式，所述第二栅极驱动控制节点控制模块包括：

第四晶体管，栅极与第一时钟信号线连接，第一极与所述第二栅极驱动控制节点连接，第二极与第一电平输出端连接；

第五晶体管，栅极与所述第一栅极驱动控制节点连接，第一极与所述第二栅极驱动控制节点连接，第二极与所述第一时钟信号线连接；以及，

第二存储电容，第一端与所述第二栅极驱动控制节点连接，第二端与第二电平输出端连接；

所述第一时钟信号线输出第一时钟信号，所述第一电平输出端输出第一电平，所述第二电平输出端输出第二电平。

具体的，所述栅极驱动信号输出模块包括：

第六晶体管，栅极与所述第一栅极驱动控制节点连接，第一极与所述栅极驱动信号输出端连接，第二极与第二时钟信号线连接；以及，

第七晶体管，栅极与所述第二栅极驱动控制节点连接，第一极与第二电平输出端连接，第二极与所述栅极驱动信号输出端连接；

所述第二时钟信号线输出第二时钟信号，所述第二电平输出端输出第二电平。

根据一种具体实施例方式，如图5所示，所述第一发光控制节点控制模块14包括：

第八晶体管T8，栅极与第一时钟信号线连接，第一极与第二电平输出端连接；

第九晶体管T9，栅极与发光起始信号线连接，第一极与所述第八晶体管的第二极连接，第二极与所述第一发光控制节点N连接；

第十晶体管T10，栅极与所述第一栅极驱动控制节点Q连接，第一极与所述第一发光控制节点N连接，第二极与第一电平输出端连接；以及，

第三存储电容C3，第一端与所述第一发光控制节点N连接，第二端与第二电平输出端连接；

所述第一时钟信号线输出第一时钟信号CK1，所述第二电平输出端输出第二电平V2，所述发光起始信号线输出发光起始信号STVE，所述第一电平输出端输出第一电平V1。

在本发明如图5所示的实施例中，T8、T9和T10都为p型晶体管，第一电平V1为低电平VGL，第二电平V2为高电平VGH。

本发明如图5所示的实施例将第十晶体管T10的栅极设置为与第一栅极驱动控制节点Q连接，以将第一栅极驱动控制节点Q共用以控制第一发光控制节点N的电位，以减少控制线和晶体管的数目，有利于实现窄边框。

具体的，如图3B所示，本发明如图5所示的移位寄存器单元的实施例在工作时，

在每一显示周期的输入阶段t1，Q的电位为低电平，STVE为高电平，CK1为低电平，T10导通，以将N的电位拉低为低电平；

在每一显示周期的输出阶段t2，Q的电位为低电平，STVE为低电平，CK1为高电平，N的电位仍然为低电平；

在每一显示周期的复位阶段t3，Q的电位为高电平，CK1为低电平，STVE为低电平，以使得T10关断，T8和T9都开启，以将N的电位拉高为高电平；

在每一显示周期的输出截止保持阶段t4，Q的电位为高电平，CK1间隔为高电平、低电平，STVE为低电平，以使得T10关断，T9开启，当CK1为低电平时T8开启，同时通过C3的保持作用，使得N的电位稳定的保持在高电平。

根据一种具体实施方式，如图6所示，所述第二发光控制节点控制模块15包括：

第十一晶体管T11，栅极与所述发光控制信号输出端EM连接，第二极与第二时钟信号线连接；

第十二晶体管T12，栅极与第一时钟信号线连接，第一极与发光起始信号线连接，第二极与所述第二发光控制节点M连接；以及，

第四存储电容C4，第一端与所述第十一晶体管T11的第一极连接，第二极与所述第二发光控制节点M连接；

所述第二时钟信号线输出第二时钟信号CK2，所述第一时钟信号线输出第一时钟信号CK1，所述发光起始信号线输出发光起始信号STVE。

在图6所示的实施例中，T11、T12和T13都为p型晶体管，但在实际操作时T11、T12和T13也可以为n型晶体管。

本发明如图6所示的实施例通过T11将发光控制信号EM反馈至第二发光控制节点M，以当EM为低电平时控制T11导通，以在T12不导通并EM为低电平时通过T11和C4控制M的电位为低电平，本发明如图6所示的实施例通过T12在CK1和STVE都为低电平时控制M的电位为低电平。

具体的，如图3B所示，本发明如图6所示的实施例在工作时，

在每一显示周期的复位阶段t3，CK1为低电平，STVE为低电平，T12开启，以使得M接入STVE，从而将M的电位拉低；

在每一显示周期的输出截止保持阶段t4，CK1间隔为高电平、低电平，当CK1为低电平时，T12开启，以将M的电位拉低，CK2间隔为低电平、高电平，EM的电位为低电平，以控制T11开启，从而当CK2为低电平时通过T11的反馈和C4的耦合将M的电位拉低。

具体的，所述发光控制信号输出模块包括：

第十三晶体管，栅极与所述第二发光控制节点连接，第一极与所述发光控制信号输出端连接，第二极与第一电平输出端连接；以及，

第十四晶体管，栅极与所述第一发光控制节点连接，第一极与第二电平输出端连接，第二极与所述发光控制信号输出端连接。

下面通过一具体实施例来说明本发明所述的移位寄存器单元。

如图7所示，本发明所述的移位寄存器单元的一具体实施例包括第一栅极驱动控制节点控制模块11、第二栅极驱动控制节点控制模块12、栅极驱动信号输出模块13、第一发光控制节点控制模块14、第二发光控制节点控制模块15和发光控制信号输出模块16，其中，

所述第一栅极驱动控制节点控制模块11包括：

第一晶体管T1，栅极与输出第一时钟信号CK1的第一时钟信号线连接，源极与输出栅极驱动起始信号STVG的栅极驱动起始信号线连接，漏极与所述第一栅极驱动控制节点Q连接；

第二晶体管T2，栅极与输出第二时钟信号CK2的第二时钟信号线连接，漏极与所述第一栅极驱动控制节点Q连接；

第三晶体管T3，栅极与所述第二栅极驱动控制节点P连接，源极与输出高电平VGH的高电平输出端连接，漏极与所述第二晶体管T2的第一极连接；以及，

第一存储电容C1，第一端与所述第一栅极驱动控制节点Q连接，第二端与所述栅极驱动信号输出端Gate连接；

所述第二栅极驱动控制节点控制模块12包括：

第四晶体管T4，栅极与输出第一时钟信号CK1的第一时钟信号线连接，源极与所述第二栅极驱动控制节点P连接，漏极与输出低电平VGL的低电平输出端连接；

第五晶体管T5，栅极与所述第一栅极驱动控制节点Q连接，源极与所述第二栅极驱动控制节点P连接，漏极与输出第一时钟信号CK1的第一时钟信号线连接；以及，

第二存储电容C2，第一端与所述第二栅极驱动控制节点P连接，第二端与输出高电平VGH的高电平输出端连接；

所述栅极驱动信号输出模块13包括：

第六晶体管T6，栅极与所述第一栅极驱动控制节点Q连接，源极与所述栅极驱动信号输出端Gate连接，漏极与输出第二时钟信号CK2的第二时钟信号线连接；以及，

第七晶体管T7，栅极与所述第二栅极驱动控制节点P连接，源极与输出高电平VGH的高电平输出端连接，漏极与所述栅极驱动信号输出端Gate连接；

所述第一发光控制节点控制模块14包括：

第八晶体管T8，栅极与输出第一时钟信号CK1的第一时钟信号线连接，源极与输出高电平VGH的高电平输出端连接；

第九晶体管T9，栅极与输出发光起始信号STVE的发光起始信号线连接，源极与所述第八晶体管T8的漏极连接，漏极与所述第一发光控制节点N连接；

第十晶体管T10，栅极与所述第一栅极驱动控制节点Q连接，源极与所述第一发光控制节点N连接，漏极与输出低电平VGL的低电平输出端连接；以及，

第三存储电容C3，第一端与所述第一发光控制节点N连接，第二端与输出高电平VGH的高电平输出端连接；

所述第二发光控制节点控制模块15包括：

第十一晶体管T11，栅极与所述发光控制信号输出端EM连接，漏极与输出第二时钟信号CK2的第二时钟信号线连接；

第十二晶体管T12，栅极与输出第一时钟信号CK1的第一时钟信号线连接，源极与输出发光起始信号STVE的发光起始信号线连接，漏极与所述第二发光控制节点M连接；以及，

第四存储电容C4，第一端与所述第十一晶体管T11的源极连接，第二端与所述第二发光控制节点M连接；

所述发光控制信号输出模块16包括：

第十三晶体管T13，栅极与所述第二发光控制节点M连接，源极与所述发光控制信号输出端EM连接，漏极与输出低电平VGL的低电平输出端连接；以及，

第十四晶体管T14，栅极与所述第一发光控制节点N连接，源极与输出高电平VGH的高电平输出端连接，漏极与所述发光控制信号输出端EM连接。

在图7所示的移位寄存器单元的具体实施例中，所有的晶体管都为p型TFT(ThinFilm Transistor，薄膜晶体管)，但是实际操作时，上述晶体管也可以为n型TFT。

如图8所示，本发明如图7所示的移位寄存器单元的具体实施例在工作时，

在每一显示周期的准备阶段t0，STVE跳变为高电位，N节点的高电位由C3保持，为下一个阶段(即输入阶段t1)T10对N节点的下拉做准备；

在每一显示周期的输入阶段t1，STVG和CK1跳变为低电位，T1开启，将STVG的低电位传递到Q节点，此时T1处于饱和区，由于p型TFT处于饱和区时传递低电位有阈值损失，所以Q节点的电位VL+|Vthp|，Vthp为T1的阈值电压，T6开启，因为此时CK2为高电位，因此Gate输出的栅极驱动信号为高电位，同时由于CK1为低电位，T4开启，将P节点的电位拉低，T7开启，也将Gate输出的栅极驱动信号拉高，T12开启，STVE为高电位，从而M节点的电位变为高电位，T13关断，同时由于Q节点的电位被拉低，因此T10开启，将N节点的电位拉低，T14开启，以使得EM输出的发光控制信号高电位；

在每一显示周期的输出阶段t2，STVG和CK1跳变为高电位，CK2跳变为低电位，由于此时T1关断，因此Q节点的电位维持为低电位，T5开启从而控制CK1接入P节点，以将P节点的电位拉高为高电位，从而控制T3和T7关断，T6开启以使得CK2的低电位传递至Gate，从而使得Gate输出的栅极驱动信号为低电位，此时由于T6的栅极的电位处于悬空状态，因此C1两端的电压(VL+|Vthp|-VH)不能突变，所以Q节点的电位会随着Gate输出的栅极驱动信号的电位的降低而降低，最后Q节点的电位稳定在2VL+|Vthp|-VH，使得T6工作在线性区，从而CK2的低电位信号无阈值损失地传递到Gate，Gate输出的栅极驱动信号的电位为低电平VGL；Q节点的低电位也使T10工作在线性区，从而N节点的电位为低电平VGL，使得T14很好的开启，EM输出的发光控制信号的电位为高电平VGH；

在每一显示周期的复位阶段t3，CK2跳变为高电位，CK1跳变为低电位，CK2跳变为高电位时，由于T6仍开启，T6将Gate输出的栅极驱动信号的电位拉至CK2的高电位，同时由于C1两端的电压不能突变，Q节点的电位也会被拉高；当CK1跳变为低电位时，Q节点的电位被拉高至高电平VGH；与此同时，STVE跳变为低电位，使得T8和T9都开启，N节点的电位被拉高至高电位，T14关断；Q节点的高电位也使得T10关断，CK1的低电位使T12开启，将STVE的低电位传递到M节点，从而控制T13开启，使得EM输出的发光控制信号的电位下降，T11开启，将CK2的高电位传递到C4的第一端，C4的第二端与M节点连接，M节点的电位被拉至低电位，所以C4的第二端和C4的第一端的电位差为负值；

在每一显示周期的输出截止保持阶段t4包括的第一保持阶段t41，CK2跳变为低电位，由于C4两端的电位差不能突变，因此C4的第一端的电位被拉至CK2的低电位，所以M节点的电位将会被拉至更低电位，使得T13很好的开启，将EM输出的发光控制节点的电位拉至低电平VGL；

在每一显示周期的输出截止保持阶段t4包括的第二保持阶段t42，通过CK1、CK2周期性将T1、T2打开，Q节点的电位稳定地保持在高电位；通过CK1将T4周期性开启及C2的电位保持功能，P节点的电位维持在低电位；由CK1周期性将T12开启进而使得M节点的电位被拉至低电位，并通过T11的反馈及C4的耦合作用将EM输出的发光控制信号的电位拉至更低的电位；通过CK1周期性将T8开启及C3的电位保持作用，N节点的电位稳定地保持在高电位；Q节点的高电位、P节点的低电位、M节点的较低电位、N节点的高电位使的Gate输出的栅极驱动信号的电位保持在高电位、EM输出的发光控制信号的电位保持在低电位。

由图7、图8可知，本发明所述的移位寄存器的该具体实施例包括十四个晶体管T1-T14及四个电容C1-C4构成，并采用低脉宽占空比小于50％的CK1和CK2作为控制信号，采用STVG和STVE作为触发信号，并采用高电平VGH和低电平VGL作为电源信号，由Gate输出栅极驱动信号，由EM输出发光控制信号。由图8可知，Gate输出的栅极驱动信号为低脉冲输出信号，EM输出的发光控制信号为高脉冲输出信号。

本发明所述的移位寄存器单元的该具体实施例通过Q节点的共用及T11反馈的作用实现一级低脉冲输出和一级高脉冲输出，适用于OLED(Organic Light-Emitting Diode，有机发光二极管)像素电路驱动。

本发明实施例所述的移位寄存器单元采用共用第一栅极驱动控制节点及发光控制信号输出反馈的思想，即可实现14T4C同时输出OLED像素电路所需要的不同的高脉冲信号和低脉冲信号，结构简单、控制时钟信号比较少，适用于窄边框显示。

本发明实施例所述的移位寄存器单元的驱动方法，应用于上述的移位寄存器单元，所述驱动方法包括：

在每一显示周期的输入阶段和输出阶段，第一发光控制节点控制模块在第一栅极驱动控制节点的控制下控制第一发光控制节点的电位为第一电平，第二发光控制节点控制模块控制第二发光控制节点的电位为第二电平，发光控制信号输出模块在所述第一发光控制节点的控制下控制发光控制信号输出端输出第二电平；

在每一显示周期的复位阶段，第一发光控制节点控制模块控制所述第一发光控制节点的电位为第二电平，第二发光控制节点控制模块控制所述第二发光控制节点的电位为第一电平，发光控制信号输出模块控制所述发光控制信号输出端输出第一电平；

在每一显示周期的输出截止保持阶段，第一发光控制节点控制模块控制所述第一发光控制节点的电位为第二电平，第二发光控制节点控制模块在所述发光控制信号的控制下控制所述第二发光控制节点的电位为第一电平，发光控制信号输出模块控制所述发光控制信号输出端输出第一电平。

本发明实施例所述的移位寄存器单元的驱动方法在每一显示周期的输入阶段和输出阶段在第一栅极驱动控制节点的控制下控制第一发光控制节点的电位为第一电平，在输出截止保持阶段第二发光控制节点控制模块在所述发光控制信号的控制下控制所述第二发光控制节点的电位为第一电平，以通过将第一栅极驱动控制节点共用并且发光控制信号反馈以减少控制信号和器件的数目，利于实现窄边框。

本发明实施例所述的栅极驱动电路，包括多级上述的移位寄存器单元。

本发明实施例所述的显示装置包括上述的栅极驱动电路。

以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (14)

1.一种移位寄存器单元，其特征在于，包括用于输出栅极驱动信号的栅极驱动信号输出端和用于输出发光控制信号的发光控制信号输出端，所述移位寄存器单元还包括：

第一栅极驱动控制节点控制模块，分别与第一栅极驱动控制节点和第二栅极驱动控制节点连接；

第二栅极驱动控制节点控制模块，分别与所述第一栅极驱动控制节点和所述第二栅极驱动控制节点连接；

栅极驱动信号输出模块，分别与所述第一栅极驱动控制节点、所述第二栅极驱动控制节点和所述栅极驱动信号输出端连接；

第一发光控制节点控制模块，分别与所述第一栅极驱动控制节点和第一发光控制节点连接，用于在输入阶段和输出阶段在所述第一栅极驱动控制节点的控制下控制所述第一发光控制节点的电位为第一电平，在复位阶段和输出截止保持阶段控制所述第一发光控制节点的电位为第二电平；

第二发光控制节点控制模块，分别与第二发光控制节点和所述发光控制信号输出端连接，用于在输入阶段和输出阶段控制所述第二发光控制节点的电位为第二电平，在复位阶段控制所述第二发光控制节点的电位为第一电平，在输出截止保持阶段在所述发光控制信号的控制下控制所述第二发光控制节点的电位为第一电平；

以及，发光控制信号输出模块，分别与所述第一发光控制节点和所述第二发光控制节点连接，用于在输入阶段和输出阶段在所述第一发光控制节点的控制下控制所述发光控制信号输出端输出第二电平，在复位阶段和输出截止保持阶段控制所述发光控制信号输出端输出第一电平；

所述第一栅极驱动控制节点控制模块用于在输入阶段和输出阶段控制所述第一栅极驱动控制节点的电位为第一电平，在复位阶段和输出截止保持阶段控制所述第一栅极驱动控制节点的电位为第二电平；

所述第二栅极驱动控制节点控制模块用于在输入阶段、复位阶段和输出截止保持阶段控制所述第二栅极驱动控制节点的电位为第一电平，在输出阶段在所述第一栅极驱动控制节点的控制下控制所述第二栅极驱动控制节点的电位为第二电平；

所述栅极驱动信号输出模块，用于在输入阶段在第一栅极驱动控制节点的控制下控制所述栅极驱动信号输出端输出第二电平，在输出阶段在第一栅极驱动控制节点的控制下控制所述栅极驱动信号输出端输出第一电平，在复位阶段和输出截止保持阶段在第二栅极驱动控制节点的控制下控制所述栅极驱动信号输出端输出第二电平。

2.如权利要求1所述的移位寄存器单元，其特征在于，所述第一发光控制节点控制模块，还分别与第一时钟信号线和发光起始信号线连接，具体用于在复位阶段和输出截止保持阶段在发光起始信号和第一时钟信号的控制下控制所述第一发光控制节点的电位为第二电平。

3.如权利要求2所述的移位寄存器单元，其特征在于，所述第二发光控制节点控制模块还分别与第一时钟信号线、第二时钟信号线和发光起始信号线连接；

所述第二发光控制节点控制模块具体用于在输入阶段，在第一时钟信号的控制下控制所述第二发光控制节点接入发光起始信号，从而使得所述第二发光控制节点的电位为第二电平，在输出阶段控制所述第二发光控制节点的电位维持为第二电平；

所述第二发光控制节点控制模块还具体用于在复位阶段，在第一时钟信号的控制下控制所述第二发光控制节点接入发光起始信号，从而使得所述第二发光控制节点的电位为第一电平；

所述第二发光控制节点控制模块还具体用于在输出截止保持阶段，在所述发光控制信号的控制下当第二时钟信号的电位为第一电平时控制所述第二发光控制节点的电位为第一电平；

所述第二发光控制节点控制模块还具体用于在输出截止保持阶段，当所述第一时钟信号的电位为第一电平时，控制所述第二发光控制节点接入所述发光起始信号，以使得所述第二发光控制节点的电位为第一电平。

4.如权利要求1至3中任一权利要求所述的移位寄存器单元，其特征在于，所述第一栅极驱动控制节点控制模块，分别与栅极驱动起始信号线、第一时钟信号线和第二时钟信号线连接，具体用于在输入阶段在所述第一时钟信号的控制下控制所述第一栅极驱动控制节点接入所述栅极驱动起始信号，以使得所述第一栅极驱动控制节点的电位为第一电平，在输出阶段控制所述第一栅极驱动控制节点的电位继续为第一电平，在复位阶段在所述第一时钟信号的控制下控制所述第一栅极驱动控制节点接入所述栅极驱动起始信号，以使得所述第一栅极驱动控制节点的电位为第二电平；

所述第一栅极驱动控制节点控制模块还具体用于在输出截止保持阶段，当所述第二时钟信号的电位和所述第二栅极驱动控制节点的电位都为第一电平时控制所述第一栅极驱动控制节点的电位为第二电平，当所述第一时钟信号的电位为第一电平时控制所述第一栅极驱动控制节点接入栅极驱动起始信号，从而使得所述第一栅极驱动控制节点的电位为第二电平。

5.如权利要求4所述的移位寄存器单元，其特征在于，所述第一栅极驱动控制节点控制模块包括：

第一晶体管，栅极与第一时钟信号线连接，第一极与栅极驱动起始信号线连接，第二极与所述第一栅极驱动控制节点连接；

第二晶体管，栅极与第二时钟信号线连接，第二极与所述第一栅极驱动控制节点连接；

第三晶体管，栅极与所述第二栅极驱动控制节点连接，第一极与第二电平输出端连接，第二极与所述第二晶体管的第一极连接；以及，

第一存储电容，第一端与所述第一栅极驱动控制节点连接，第二端与所述栅极驱动信号输出端连接。

6.如权利要求1至3中任一权利要求所述的移位寄存器单元，其特征在于，所述第二栅极驱动控制节点控制模块还与第一时钟信号线连接；

所述第二栅极驱动控制节点控制模块具体用于在输入阶段和输出阶段在所述第一栅极驱动控制节点的控制下控制所述第二栅极驱动控制节点接入所述第一时钟信号，在复位阶段在所述第一时钟信号的控制下控制所述第二栅极驱动控制节点的电位为第一电平；

所述第二栅极驱动控制节点控制模块还具体用于在输出截止保持阶段，当所述第一时钟信号的电位为第一电平时控制所述第二栅极驱动控制节点的电位为第一电平，当所述第一时钟信号的电位为第二电平时控制维持所述第二栅极驱动控制节点的电位为第一电平。

7.如权利要求6所述的移位寄存器单元，其特征在于，所述第二栅极驱动控制节点控制模块包括：

第四晶体管，栅极与第一时钟信号线连接，第一极与所述第二栅极驱动控制节点连接，第二极与第一电平输出端连接；

第五晶体管，栅极与所述第一栅极驱动控制节点连接，第一极与所述第二栅极驱动控制节点连接，第二极与所述第一时钟信号线连接；以及，

第二存储电容，第一端与所述第二栅极驱动控制节点连接，第二端与第二电平输出端连接。

8.如权利要求1至3中任一权利要求所述的移位寄存器单元，其特征在于，所述栅极驱动信号输出模块包括：

第六晶体管，栅极与所述第一栅极驱动控制节点连接，第一极与所述栅极驱动信号输出端连接，第二极与第二时钟信号线连接；以及，

第七晶体管，栅极与所述第二栅极驱动控制节点连接，第一极与第二电平输出端连接，第二极与所述栅极驱动信号输出端连接。

9.如权利要求2或3所述的移位寄存器单元，其特征在于，所述第一发光控制节点控制模块包括：

第八晶体管，栅极与第一时钟信号线连接，第一极与第二电平输出端连接；

第九晶体管，栅极与发光起始信号线连接，第一极与所述第八晶体管的第二极连接，第二极与所述第一发光控制节点连接；

第十晶体管，栅极与所述第一栅极驱动控制节点连接，第一极与所述第一发光控制节点连接，第二极与第一电平输出端连接；以及，

第三存储电容，第一端与所述第一发光控制节点连接，第二端与第二电平输出端连接。

10.如权利要求3所述的移位寄存器单元，其特征在于，所述第二发光控制节点控制模块包括：

第十一晶体管，栅极与所述发光控制信号输出端连接，第二极与第二时钟信号线连接；

第十二晶体管，栅极与第一时钟信号线连接，第一极与发光起始信号线连接，第二极与所述第二发光控制节点连接；以及，

第四存储电容，第一端与所述第十一晶体管的第一极连接，第二端与所述第二发光控制节点连接。

11.如权利要求1至3中任一权利要求所述的移位寄存器单元，其特征在于，所述发光控制信号输出模块包括：

第十三晶体管，栅极与所述第二发光控制节点连接，第一极与所述发光控制信号输出端连接，第二极与第一电平输出端连接；以及，

第十四晶体管，栅极与所述第一发光控制节点连接，第一极与第二电平输出端连接，第二极与所述发光控制信号输出端连接。

12.一种移位寄存器单元的驱动方法，应用于如权利要求1至11中任一权利要求所述的移位寄存器单元，其特征在于，所述驱动方法包括：

在每一显示周期的输入阶段和输出阶段，第一发光控制节点控制模块在第一栅极驱动控制节点的控制下控制第一发光控制节点的电位为第一电平，第二发光控制节点控制模块控制第二发光控制节点的电位为第二电平，发光控制信号输出模块在所述第一发光控制节点的控制下控制发光控制信号输出端输出第二电平；

在每一显示周期的复位阶段，第一发光控制节点控制模块控制所述第一发光控制节点的电位为第二电平，第二发光控制节点控制模块控制所述第二发光控制节点的电位为第一电平，发光控制信号输出模块控制所述发光控制信号输出端输出第一电平；

在每一显示周期的输出截止保持阶段，第一发光控制节点控制模块控制所述第一发光控制节点的电位为第二电平，第二发光控制节点控制模块在所述发光控制信号的控制下控制所述第二发光控制节点的电位为第一电平，发光控制信号输出模块控制所述发光控制信号输出端输出第一电平。

13.一种栅极驱动电路，其特征在于，包括多级如权利要求1至11中任一权利要求所述的移位寄存器单元。

14.一种显示装置，其特征在于，包括如权利要求13所述的栅极驱动电路。