JP2014167841A - シフトレジスタ回路および画像表示装置 - Google Patents

Abstract

【課題】出力信号の電位の降下を防ぐことを課題とする。
【解決手段】シフトレジスタ回路２０は、ノード２１の電位が上昇することに応じてＯＵＴ_１から出力信号を出力させるトランジスタ１を有する。シフトレジスタ回路２０は、ＣＬＫ_３によりノード２２の電位が上昇することに応じてノード２１の電位を降下させるトランジスタ２を有する。シフトレジスタ回路２０は、ＣＬＫ_４によりノード２３の電位が上昇することに応じてノード２１の電位を降下させるトランジスタ３を有する。
【選択図】図１

Description

本発明は、シフトレジスタ回路および画像表示装置に関する。

従来、前段の回路が出力した信号を後段の回路へ伝達するシフトレジスタ回路が知られている。このようなシフトレジスタ回路は、ＬＣＤ（Liquid Crystal Display）や有機ＥＬ（Electro-Luminescence）ディスプレイ等の表示素子を順次操作するためのドライバ回路として用いられている。

以下、図１８を用いて、シフトレジスタ回路の動作について説明する。図１８は、従来のシフトレジスタ回路を説明する回路図である。例えば、図１８に示すシフトレジスタ回路３０は、複数のトランジスタ３１〜３８、ノード４０、４１を有する。なお、図１８に示す例では、トランジスタ３１、３７は、ゲート（ベース）およびドレイン（コレクタ）がダイオード接続されている。

このようなシフトレジスタ回路３０では、前段の回路から入力された信号を次段の回路に出力しない非選択時においては、ノード４０の電位が「Ｌｏｗ」状態となり、ノード４１の電位が「Ｈｉｇｈ」状態となる。また、シフトレジスタ回路３０では、前段の回路から入力された信号を次段の回路に出力する選択時においては、ノード４０の電位が「Ｈｉｇｈ」状態となり、ノード４１の電位が「Ｌｏｗ」状態となる。

ここで、シフトレジスタ回路３０は、前段の回路から入力信号である「ｉｎ」のパルスが入力されると、ダイオードとして動作するトランジスタ３１を介し、パルスをノード４０に入力する。このような場合には、ノード４０の電位が「Ｈｉｇｈ」状態となり、トランジスタ３５がオン状態となる結果、シフトレジスタ回路３０は、クロック信号である「ＣＬＫ」を出力信号である「ＯＵＴ」として出力する。

また、シフトレジスタ回路３０は、「ｉｎ」のパルスをトランジスタ３４のゲート（ベース）に入力する。このような場合には、トランジスタ３４がオン状態となり、ノード４１の電位が「ＶＧＬ（低電位）」へ降下する。また、シフトレジスタ回路３０は、クロック信号のパルスをトランジスタ３８のゲートに入力する。この結果、トランジスタ３８がオン状態になり、ノード４１の電位が「ＶＧＬ」へと降下し、トランジスタ３３がオフ状態となり、ノード４０の電位が「Ｈｉｇｈ」状態となる。

また、シフトレジスタ回路３０は、次段の回路が出力した「ＯＵＴ」を、トランジスタ３２のゲートに入力する。すると、トランジスタ３２がオン状態となるので、ノード４０の電位が「ＶＧＬ」へと降下する。また、シフトレジスタ回路３０の動作終了後は、トランジスタ３４、３８がオフ状態となり、ノード４１の電位が「Ｌｏｗ」状態から「Ｈｉｇｈ」状態へと遷移し、トランジスタ３３、３６がオン状態となる結果、ノード４０が安定して「Ｌｏｗ」状態となる。

特開２００３−０４６０９０号公報

しかしながら、上述したシフトレジスタ回路３０は、トランジスタ３３やトランジスタ３４の電圧特性がシフトした際に転送不良が生じるという問題がある。

例えば、継続した使用によりトランジスタ３３、３６、３７の電圧特性がシフトした場合には、ゲート電圧に対して流れる電流量が減少する。このため、トランジスタ３３は、ノード４０の電位を十分に下げることができなくなる。この結果、シフトレジスタ回路３０は、非選択時においてトランジスタ３５を完全なオフ状態にすることができなくなり、転送不良を生じさせてしまう。

本発明は、上記に鑑みてなされたものであって、出力信号の電位の降下を防ぐことができるシフトレジスタ回路および画像表示装置を提供することを目的とする。

本発明に係るシフトレジスタ回路および画像表示装置は、一つの態様において、ゲートが第１の導電経路に接続され、ドレインが第１のクロック信号の入力端子に接続されるとともにソースに出力信号を出力する出力端子が接続された、前記第１のクロック信号が入力された際に前記第１の導電経路の電位が上昇することに応じて前記出力端子から出力信号を出力させる第１のトランジスタと、ゲートが第２の導電経路に接続されて、ドレインが前記第１の導電経路に接続されるとともにソースが低電位端子に接続された、第２のクロック信号により前記第２の導電経路の電位が上昇することに応じて前記第１の導電経路の電位を降下させる第２のトランジスタと、ゲートが第３の導電経路に接続されて、ドレインが前記第１の導電経路に接続されるとともにソースが低電位端子に接続された、第３のクロック信号により前記第３の導電経路の電位が上昇することに応じて前記第１の導電経路の電位を降下させる第３のトランジスタとを有する。

本発明に係るシフトレジスタ回路および画像表示装置は、出力信号の電位の降下を防ぐことができる。

第１形態のシフトレジスタ回路を示す回路図である。 トランジスタの電流特性を説明するグラフである。 電圧特性がシフトしていない場合のシミュレーション結果を説明する図である。 電圧特性がシフトした場合のシミュレーション結果を説明する図である。 トランジスタの電圧特性の一例を説明する図である。 シフトレジスタ回路に入力される信号波形を説明する図である。 シフトレジスタ回路の動作を説明する図である。 期間Ｔ０におけるシフトレジスタ回路の状態を説明する図である。 期間Ｔ１におけるシフトレジスタ回路の状態を説明する図である。 期間Ｔ２におけるシフトレジスタ回路の状態を説明する図である。 期間Ｔ３におけるシフトレジスタ回路の状態を説明する図である。 期間Ｔ６におけるシフトレジスタ回路の状態を説明する図である。 期間Ｔ９におけるシフトレジスタ回路の状態を説明する図である。 期間Ｔ１０におけるシフトレジスタ回路の状態を説明する図である。 期間Ｔ１１におけるシフトレジスタ回路の状態を説明する図である。 シフトレジスタ回路の適用例を説明する第１の図である。 シフトレジスタ回路の適用例を説明する第２の図である。 従来のシフトレジスタ回路を説明する回路図である。

以下に、本発明に係るシフトレジスタ回路および画像表示装置の実施形態を図面に基づいて詳細に説明する。なお、この実施形態は本発明を限定するものではない。そして、以下に例示する実施形態は、形状を矛盾させない範囲で適宜変更、組み合わせることが可能である。

［第１形態］
［シフトレジスタ回路の構造］
図１を用いて、シフトレジスタ回路の第１形態を説明する。図１は、第１形態のシフトレジスタ回路を示す回路図である。図１に示したように、シフトレジスタ回路２０は、複数のトランジスタ１〜１３、ノード２１〜２３を有する。また、シフトレジスタ回路２０は、前段のシフトレジスタ回路が出力した信号である「ｉｎ」、クロック信号である「ＣＬＫ_１」、「ＣＬＫ_２」、「ＣＬＫ_３」、「ＣＬＫ_４」、および次段のシフトレジスタ回路の出力信号である「ＯＵＴ_２」が入力される入力端子を有する。また、シフトレジスタ回路２０は、次段のシフトレジスタ回路に信号を出力する「ＯＵＴ_１」の出力端子を有する。例えば、シフトレジスタ回路２０は、画像表示装置のドライバ回路に適用される場合には、「ＯＵＴ_１」の出力端子から次段のシフトレジスタ回路と、画像表示領域のゲート線とに信号を出力する。

また、シフトレジスタ回路２０は、電位が所定の閾値よりも高い値「ＶＧＨ」に保たれている高電位端子と、電位が所定の閾値よりも低い値「ＶＧＬ」に保たれている低電位端子とを有する。なお、以下の説明では、「ＶＧＨ」の値はＧＮＤ（グランド）よりも高い値とし、例えば、８（Ｖ）〜２０（Ｖ）、「ＶＧＬ」の値はＧＮＤよりも低い値とし、例えば、−５（Ｖ）〜−１５（Ｖ）とする。

また、各トランジスタ１〜１３は、例えば、ｎチャンネルのＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor)であるが、本発明はこれに限定されるものではない。例えば、各トランジスタ１〜１３は、ＮＰＮ型のトランジスタや、キャリアが電子であるタイプ（ｎ型）のＭＩＳ(Metal Insulator Semiconductor）構造を採用した電界効果トランジスタ（FET:Field Effect Transistor）であってもよい。

また、各トランジスタ１〜１３は、ＦＥＴの一種である薄膜トランジスタ（TFT：Thin Film Transistor）、すなわちｎ−ＭＩＳＦＥＴＴＦＴであってもよい。また、ＰＮＰ型のトランジスタやキャリアが正孔である（ｐ型）のＦＥＴ、又はＴＦＴ等を用いて、シフトレジスタ回路２０と同等の機能を発揮する回路を構成してもよい。

ここで、各トランジスタ１〜１３には、ゲート、ソース、ドレインの３つの電極が存在するが、ソース、およびドレインは、トランジスタの導電性及び相対的な電位関係によって定義される。このため、以下の説明では、各トランジスタ１〜１３がｎチャンネルのＭＯＳＦＥＴであるものとし、各トランジスタ１〜１３が有する端子のうち、高電位側の端子をドレイン、低電位側の端子をソースと記載する。

［接続関係］
ここで、図１に示したシフトレジスタ回路２０における各トランジスタ１〜１３、ノード２１、ノード２２、ノード２３の接続関係について説明する。

ノード２１は、トランジスタ１、２、３、６、７、８、１３を接続する導電経路である。詳細には、ノード２１は、トランジスタ１のゲート、トランジスタ２のドレイン、トランジスタ３のドレイン、トランジスタ６のドレイン、トランジスタ７のゲート、トランジスタ８のゲート、トランジスタ１３のソースに接続される。

ノード２２は、トランジスタ２、４、７、９、１１を接続する導電経路である。詳細には、ノード２２は、トランジスタ２のゲート、トランジスタ４のソース、トランジスタ７のドレイン、トランジスタ９のドレイン、トランジスタ１１のゲートに接続される。

ノード２３は、トランジスタ３、５、８、１０、１２を接続する導電経路である。詳細には、ノード２３は、トランジスタ３のゲート、トランジスタ５のソース、トランジスタ８のドレイン、トランジスタ１０のドレイン、トランジスタ１２のゲートに接続される。

トランジスタ１は、ゲートがノード２１に接続され、ドレインが「ＣＬＫ_１」の入力端子に接続されるとともにソースに「ＯＵＴ_１」を出力する出力端子が接続される。そして、トランジスタ１は、ノード２１の電位が所定の閾値より高い場合には、オン状態となる。この結果、「ＣＬＫ_１」が「ＯＵＴ_１」として出力される。

トランジスタ２は、ゲートがノード２２に接続されて、ドレインがノード２１に接続されるとともにソースが低電位端子に接続される。そして、トランジスタ２は、「ＣＬＫ_３」によりノード２２の電位が所定の閾値より高くなった場合には、オン状態となる。この結果、ノード２１の電位が「ＶＧＬ」へ引き下げられる。

トランジスタ３は、ゲートがノード２３に接続されて、ドレインがノード２１に接続されるとともにソースが低電位端子に接続される。そして、トランジスタ３は、「ＣＬＫ_４」によりノード２３の電位が所定の閾値より高くなった場合には、オン状態となる。この結果、ノード２１の電位が「ＶＧＬ」へ引き下げられる。

トランジスタ４は、ゲートおよびドレインが「ＣＬＫ_３」の入力端子に接続されて、ソースがノード２２に接続される。そして、トランジスタ４は、「ＣＬＫ_３」の電位が「ＶＧＨ」となる場合にオン状態となり、ノード２２の電位を「ＶＧＨ」へ上昇させる。また、トランジスタ４は、「ＣＬＫ_３」の電位が「ＶＧＬ」となる場合にオフ状態となる。

トランジスタ５は、ゲートおよびドレインが「ＣＬＫ_４」の入力端子に接続されて、ソースがノード２３に接続される。そして、トランジスタ５は、「ＣＬＫ_４」の電位が「ＶＧＨ」となる場合にオン状態となり、ノード２３の電位を「ＶＧＨ」へ上昇させる。また、トランジスタ５は、「ＣＬＫ_４」の電位が「ＶＧＬ」となる場合にオフ状態となる。

トランジスタ６は、ゲートが「ＯＵＴ_２」の出力端子に接続され、ドレインがノード２１に接続されるとともにソースが低電位端子に接続される。そして、トランジスタ６は、「ＯＵＴ_２」の電位が所定の閾値よりも高い場合には、オン状態となる。この結果、ノード２１の電位が「ＶＧＬ」へと引き下げられる。

トランジスタ７は、ゲートがノード２１に接続されて、ドレインがノード２２に接続されるとともにソースが低電位端子に接続される。そして、トランジスタ７は、ノード２１の電位が所定の閾値よりも高い場合には、オン状態となる。この結果、ノード２２の電位が「ＶＧＬ」へ引き下げられる。

トランジスタ８は、ゲートがノード２１に接続され、ドレインがノード２３に接続され、ソースが低電位端子に接続される。そして、トランジスタ８は、ノード２１の電位が所定の閾値よりも高い場合には、オン状態となる。この結果、ノード２３の電位が「ＶＧＬ」へ引き下げられる。

トランジスタ９は、ゲートが「ｉｎ」の入力端子に接続され、ドレインがノード２２に接続され、ソースが低電位端子に接続される。そして、トランジスタ９は、「ｉｎ」の電位が所定の閾値よりも高い場合には、オン状態となる。この結果、ノード２２の電位が「ＶＧＬ」へ引き下げられる。

トランジスタ１０は、ゲートが「ｉｎ」の入力端子に接続され、ドレインがノード２３に接続され、ソースが低電位端子に接続される。そして、トランジスタ１０は、「ｉｎ」の電位が所定の閾値よりも高い場合には、オン状態となる。この結果、ノード２３の電位が「ＶＧＬ」へ引き下げられる。

トランジスタ１１は、ゲートがノード２２に接続され、ドレインがトランジスタ１のソースに接続され、ソースが低電位端子に接続される。そして、トランジスタ１１は、ノード２２の電位が所定の閾値よりも高い場合には、オン状態となる。この結果、トランジスタ１のソース、すなわち「ＯＵＴ_１」の出力端子における電位が「ＶＧＬ」へ引き下げられる。

トランジスタ１２は、ゲートがノード２３に接続され、ドレインがトランジスタ１のソースに接続され、ソースが低電位端子に接続される。そして、トランジスタ１２は、ノード２３の電位が所定の閾値よりも高い場合には、オン状態となる。この結果、トランジスタ１のソース、すなわち「ＯＵＴ_１」の出力端子における電位が「ＶＧＬ」へ引き下げられる。

トランジスタ１３は、ゲートが信号「ｉｎ」の入力端子に接続され、ドレインが高電位端子に接続され、ソースがノード２１に接続される。そして、トランジスタ１３は、信号「ｉｎ」の電位が所定の閾値よりも高い場合には、オン状態となる。この結果、ノード２１の電位が上昇する。

ここで、各トランジスタ１〜１３のドレイン、ソース間に流れる電流は、ゲート、ソース間の電位に応じて変化する。このため、各トランジスタ１〜１３は、ゲートの電位が所定の閾値よりも十分に高い場合は、完全なオン状態となるが、所定の閾値よりも十分に高くない場合は、完全なオン状態とはならない。また、各トランジスタ１〜１３は、ゲートの電位が所定の閾値よりも十分に低い場合は、完全なオフ状態となるが、ゲートの電位が所定の閾値よりも十分に低くない場合は、完全なオフ状態とはならない。

例えば、図２は、トランジスタの電流特性を説明するグラフである。なお、図２に示すグラフは、横軸を各トランジスタ１〜１３のゲート、ソース間の電位Ｖｇ（V:Volt）とし、縦軸にドレイン、ソース間の電流Ｉｄ（A:Ampere）を対数表示した。また、通常状態の各トランジスタ１〜１３の電流特性を実線で示し、電圧特性がシフトした状態の各トランジスタ１〜１３の電流特性を点線で示した。図２中の実線に示すように、各トランジスタ１〜１３は、電位Ｖｇが十分に低い場合には、電流Ｉｄをほぼ流さないオフ状態となる。

また、各トランジスタ１〜１３は、電位Ｖｇが十分に低くない場合には、電流Ｉｄが流れるオン（低）状態となる。また、各トランジスタ１〜１３は、電位Ｖｇが十分に高くない場合には、電流Ｉｄが十分に流れないオン（中）状態となる。また、各トランジスタ１〜１３は、電位Ｖｇが十分に高い場合には、電流Ｉｄが飽和し、完全なオン状態であるオン（高）状態となる。

ここで、各トランジスタ１〜１３のゲートに高い電圧が継続して印加された場合や、各トランジスタ１〜１３が長期間使用された場合には、図２中の実線で示す電流特性が矢印方向にシフトし、図２中の点線で示す電流特性へと変化する。この結果、各トランジスタ１〜１３において、ゲート電圧に対して流れる電流量が減少するので、各トランジスタ１〜１３が完全なオフ状態やオン状態にならず、動作不良を引き起こす場合がある。

例えば、図１８に示す従来のシフトレジスタ回路３０は、非選択時においてノード４１の電位を「ＶＧＨ」状態に保持し、トランジスタ３３をオン（高）状態に保持する。しかし、トランジスタ３３を継続してオン（高）状態に保持すると、トランジスタ３３の電圧特性がシフトしてしまい、ノード４１の電位ではトランジスタ３３をオン（高）に保持することができなくなる場合がある。この結果、シフトレジスタ回路３０は、ノード４０の電位を「ＶＧＬ」状態に保持できなくなり、トランジスタ３５がオン状態となる結果、誤ったタイミングで「ＯＵＴ」を出力してしまう。

一方、本発明のシフトレジスタ回路２０は、ノード２２とノード２３とを有し、非選択時において、ノード２２またはノード２３のどちらか一方の電位を「ＶＧＨ」とし、もう一方の電位を「ＶＧＬ」にする。このため、シフトレジスタ回路２０は、ノード２１の電位を下げるトランジスタ２およびトランジスタ３を継続してオン（高）にすることが無いので、トランジスタ２およびトランジスタ３の電圧特性がシフトするのを防ぐことができる。この結果、シフトレジスタ回路２０は、非選択時においてノード２１の電位を安定して「ＶＧＬ」に保持し、誤動作を防ぐことができる。

例えば、ノード２２とノード２３にはそれぞれ反転したパルスを入力することでこれまで「ＶＧＨ」で固定されていた電位が、例えば１フレーム毎に「ＶＧＨ」と「ＶＧＬ」とを交互に入れ替わる。このため、ノード２２とノード２３とから構成されるスイッチに長時間に渡り「ＶＧＨ」が供給されていたものが、フレーム毎にリフレッシュされて、電圧シフトが抑えられ、シフトレジスタ回路２０の誤動作を抑制できる。

詳細には、シフトレジスタ回路２０は、ノード２１の電位に応じて「ＣＬＫ_１」を「ＯＵＴ_１」として出力するトランジスタ１と、ノード２２の電位に応じてノード２１の電位を降下させるトランジスタ２と、ノード２３の電位に応じてノード２１の電位を降下させるトランジスタ３とを有する。

すなわち、シフトレジスタ回路２０は、非選択時においてどちらか一方の電位が「Ｈｉｇｈ」状態となり、ノード２１の電位を「Ｌｏｗ」状態に保持するノード２２、２３を有する。このため、シフトレジスタ回路２０は、非選択時において、ノード２２またはノード２３のいずれか一方の電位を「ＶＧＨ」状態に保持し、トランジスタ２又はトランジスタ３のいずれかをオン状態に保持すれば、ノード２１の電位を「ＶＧＬ」状態に保持することができる。

このため、シフトレジスタ回路２０は、非選択時において、トランジスタ２又はトランジスタ３を継続してオン状態にせずともよく、いずれか一方のみをオン状態にすればよい。この結果、シフトレジスタ回路２０は、トランジスタ２およびトランジスタ３の電圧特性がシフトするのを防ぐことができ、非選択時においてノード２１の電位を十分な「Ｌｏｗ」状態に保持し、転送不良の発生を防ぐことができる。

また、シフトレジスタ回路２０は「ｉｎ」が入力されると、ノード２１の電位を上昇させ、ノード２２またはノード２３のうち、「ｉｎ」が入力される直前に「ＶＧＨ」状態であったノードの電位を「ＶＧＨ」と「ＶＧＬ」の中間程度まで降下させる。ここで、トランジスタ１に「ＣＬＫ_１」の「ＶＧＨ」のパルスが流れた場合は、ブートストラップ効果により、ノード２１の電位が上昇する。この結果、ノード２２またはノード２３の電位がさらに降下し、トランジスタ２、３がオフ状態となり、ノード２１の電位がさらに上昇する。この結果、シフトレジスタ回路２０は、「ＯＵＴ_１」の電位の低下を防ぐことができる。

［電圧特性のシフトについて］
ここで、トランジスタの電圧特性がシフトした際に、誤動作や動作不良が発生する例について説明する。まず、図３を用いて、図１８に例示したシフトレジスタ回路３０のトランジスタ３３が正常に動作する場合、すなわち、電圧特性がシフトしていない際のシフトレジスタ回路３０の動作について説明する。

図３は、電圧特性がシフトしていない場合のシミュレーション結果を説明する図である。なお、図３に示す例では、横軸方向を時間（マイクロ秒）とし、縦軸方向に「ＯＵＴ」、ノード４０、ノード４１、「ｉｎ」の電位（ボルト）をプロットした。例えば、図３に示す例では、トランジスタ３３には電圧特性のシフトが発生していないので、シフトレジスタ回路３０は、「ｉｎ」のパルスが入力されると、ノード４０の電圧を上昇させ、ノード４１の電位を下降させ、「ＯＵＴ」のパルスを出力する。その後、シフトレジスタ回路３０は、非選択状態に移行し、ノード４１の電位を「Ｈｉｇｈ」状態に保持するとともに、ノード４０の電位を「Ｌｏｗ」状態にする。

一方、図４は、電圧特性がシフトした場合のシミュレーション結果を説明する図である。なお、図４に示す例では、トランジスタ３３のみを継続して用いることで、トランジスタ３３の電圧特性がシフトした際のシミュレーション結果を記載した。なお、図４に示す例では、横軸方向を時間（マイクロ秒）とし、縦軸方向に「ＯＵＴ」、ノード４０、ノード４１、「ｉｎ」の電位（ボルト）をプロットした。

例えば、図４に示す例では、図３と同様、「ｉｎ」のパルスが入力されている。しかしながら、図４に示す例では、「ｉｎ」のパルス入力により、ノード４０の電位が若干上昇するものの、トランジスタ３３の電圧特性がシフトしており、完全なオフ状態にすることができないため、ノード４１の電位が「Ｈｉｇｈ」状態にとどまってしまい、ノード４０の電位を上昇させることができず、「ＯＵＴ」を出力することができなくなり、誤動作を生じさせてしまう。

そこで、シフトレジスタ回路２０は、非選択状態において、トランジスタ２とトランジスタ３とを交互にオン（高）状態にするので、トランジスタ２およびトランジスタ３の電圧特性がシフトすることを防止できる。この結果、シフトレジスタ回路２０は、ノード２１の電位を適切に制御し、転送不良を防止することができる。

次に、図５を用いて、トランジスタ２およびトランジスタ３を交互にオン（高）状態にすることで、電圧特性のシフトを防止できる点について説明する。ここで、図５は、トランジスタの電圧特性の一例を説明する図である。なお、図５には、横軸方向をトランジスタの動作時間とし、縦軸方向にトランジスタの電圧特性のシフト量、すなわち、ドレイン、ソース間に所定の量の電流を流すためにゲートに印加する電圧の変化量をプロットした。

詳細には、図５に示す例では、「ＶＧＨ」を連続してゲートに印加したトランジスタの電圧特性のシフト量を三角印でプロットし、「ＶＧＨ」と「ＶＧＬ」とをデューティー比が５０パーセントとなるようにゲートに印加したトランジスタの電圧特性のシフト量を四角印でプロットした。

図５に示すように、「ＶＧＨ」を連続してゲートに印加しつづけた場合には、動作時間が１０時間を経過したあたりで、電圧特性のシフト量が８ボルトほどとなり、２０時間を経過したあたりで、電圧特性のシフト量が９ボルトほどとなった。また、「ＶＧＨ」を連続してゲートに印加しつづけた場合には、動作時間が８５時間を経過したあたりで、電圧特性のシフト量が８ボルト弱ほどとなった。

一方、「ＶＧＨ」と「ＶＧＬ」とをデューティー比が５０パーセントとなるようにゲートに印加した場合には、動作時間が２０時間を経過しても電圧特性のシフト量が１ボルト程度にとどまり、動作時間が８５時間を経過しても、電圧特性のシフト量が１ボルト程度に収まった。

このように、１つのトランジスタに連続して「ＶＧＨ」を印加した場合には、トランジスタの電圧特性のシフト量が大きく変化してしまう。例えば、トランジスタ３のみを継続して使用することで、電圧特性がシフトした場合には、シフトレジスタ回路２０は、転送不良を生じさせてしまう。

一方、シフトレジスタ回路２０は、上述したように、非選択時において、トランジスタ２、３を継続してオン状態にせずともよい。このため、シフトレジスタ回路２０は、トランジスタ２、３の電圧特性がシフトし、トランジスタ２、３を流れる電流量が減少することで、ノード２１の電位が上昇してトランジスタ１がオンになり、「ＯＵＴ_１」を出力してしまうような誤動作を防止することができる。

［シフトレジスタ回路２０の入力信号］
図６は、シフトレジスタ回路に入力される信号波形を説明する図である。例えば、図６に示す例では、シフトレジスタ回路２０には、「ｉｎ」として、例えば「ＶＳＴ」（垂直走査開始信号：Vertical Start）が入力されるとともに、「ＣＬＫ_１」、「ＣＬＫ_２」、「ＣＬＫ_３」、「ＣＬＫ_４」が入力される。

ここで、「ＶＳＴ」は、シフトレジスタ回路２０の前段に他のシフトレジスタ回路が存在しない場合に、「ｉｎ」としてシフトレジスタ回路２０に入力される信号であり、複数のシフトレジスタが信号を伝達する処理の開始を示す信号である。なお、シフトレジスタ回路２０の前段に他のシフトレジスタ回路が存在する場合には、シフトレジスタ回路２０の前段に存在する他のシフトレジスタ回路が出力した「ＯＵＴ_１」が「ｉｎ」としてシフトレジスタ回路２０に入力される。

ここで、「ＣＬＫ_１」は、電位が「ＶＧＨ」から「ＶＧＬ」まで周期的に変化するクロック信号であり、シフトレジスタ回路２０が次段のシフトレジスタ回路に「ＯＵＴ_１」を出力するタイミングを示す信号である。なお、「ＣＬＫ_１」は、特許請求の範囲に記載の「第１のクロック信号」の一例である。

また、「ＣＬＫ_２」は、クロック信号であり、図１に示すシフトレジスタでは「ｉｎ」に入力されるタイミングと同期したクロック信号である。なお、以下の説明においては、「ＣＬＫ_２」は、「ＣＬＫ_１」の位相を反転させた信号である。

また、「ＣＬＫ_３」は、電位が「ＶＧＨ」から「ＶＧＬ」まで周期的に変化するクロック信号であり、非選択時においてノード２２の電位を「Ｈｉｇｈ」状態に保持するか否かを示す信号である。なお、「ＣＬＫ_３」は、特許請求の範囲に記載の「第２のクロック信号」の一例である。

また、「ＣＬＫ_４」とは、電位が「ＶＧＨ」から「ＶＧＬ」まで周期的に変化するクロック信号であり、非選択時においてノード２３の電位を「Ｈｉｇｈ」状態に保持するか否かを示す信号である。なお、「ＣＬＫ_４」は、特許請求の範囲に記載の「第３のクロック信号」の一例である。

ここで、「ＣＬＫ_３」の位相と「ＣＬＫ_４」の位相とは反転している。具体的には、「ＣＬＫ_３」の電位が「ＶＧＬ」となる場合には、「ＣＬＫ_４」の電位は「ＶＧＨ」となり、「ＣＬＫ_３」の電位が「ＶＧＨ」となる場合には、「ＣＬＫ_４」の電位は「ＶＧＬ」となる。このようにして、シフトレジスタ回路２０は、非選択状態において、ノード２２、２３のどちらか一方の電位を「Ｈｉｇｈ」状態にする。なお、「ＣＬＫ_３」および「ＣＬＫ_４」の周期は、より長い周期が望ましい。すなわち、「ＣＬＫ_３」および「ＣＬＫ_４」の位相は、任意のタイミングで反転させればよいが、一例としては、１フレームまたは２フレームごとに反転するように設定することができる。

［シフトレジスタ回路２０の動作例］
次に、各信号が入力された際のシフトレジスタ回路２０の動作について説明する。図７は、シフトレジスタ回路の動作を説明する図である。なお、図７には、シフトレジスタ回路２０に入力される「ＣＬＫ_１」、「ＣＬＫ_２」、「ＣＬＫ_３」、「ＣＬＫ_４」および「ｉｎ」の入力波形と、ノード２１〜２３の電位変化、及び「ＯＵＴ_１」、「ＯＵＴ_２」の波形を示した。

また、図７には、各トランジスタ１〜１３がオン（高）状態となる範囲を網かけで示し、オン（中）状態となる範囲を濃い点描で示し、オン（低）状態となる範囲を薄い点描で示す。また、各トランジスタ１〜１３がオフ状態となる範囲は、白抜きで示す。また、図７中期間Ｔ０よりも前の状態では、ノード２１、２３の電位が「ＶＧＬ」であり、ノード２２の電位が「ＶＧＨ」であるものとする。ここでは、図７中に示した各期間におけるトランジスタ１〜１３の状態および各ノードの状態変化を具体的に説明する。

（期間Ｔ０）期間Ｔ０は、「ｉｎ」が入力される前の非選択期間である。具体的には、「ＣＬＫ_１」の電位が「ＶＧＨ」から「ＶＧＬ」に遷移し、「ＣＬＫ_２」の電位が「ＶＧＬ」となり、「ＣＬＫ_３」の電位が「ＶＧＨ」となり、「ＣＬＫ_４」の電位が「ＶＧＬ」となる期間である。この期間Ｔ０では、「ＣＬＫ_３」の電位が「ＶＧＨ」であることから、トランジスタ４がオン（高）状態となり、ノード２２の電位が「ＶＧＨ」へ上昇する。これに伴って、トランジスタ２がオン（高）状態となり、ノード２１の電位が「ＶＧＬ」へ引き下げられる。同様に、トランジスタ１１がオン（高）状態となり、トランジスタ１のソースすなわち「ＯＵＴ_１」の電位が「ＶＧＬ」へ引き下げられる。

ここで、期間Ｔ０におけるシフトレジスタ回路２０の状態を説明する。図８は、期間Ｔ０におけるシフトレジスタ回路の状態を説明する図である。なお、図８−図１５では、電位がＶＧＬより高いノードを太線で表し、電位がＶＧＬとなるノードを細線で表すこととする。図７と図８に示すように、「ＣＬＫ_３」の電位が「ＶＧＨ」であることから、ノード２２の電位は「ＶＧＨ」となる。また、「ＣＬＫ_４」の電位が「ＶＧＬ」であるにも関らず、ノード２３の電位は「ＶＧＨ」となる。

これは、期間Ｔ０以前に「ＣＬＫ_３」と「ＣＬＫ_４」が反転したと仮定しており、その場合、反転前は「ＣＬＫ_３」の電位が「ＶＧＬ」で、「ＣＬＫ_４」の電位が「ＶＧＨ」となる。また、トランジスタ４とトランジスタ５は、ダイオード接続となっている。このため、反転と同時に、トランジスタ４は、オン（高）状態となりノード２２の電位を「ＶＧＨ」へ上昇させる。一方で、トランジスタ５は、「ＣＬＫ_４」の電位が「ＶＧＬ」となるとオフ状態となるので、ノード２３は、「ＶＧＨ」を維持する状態となる。このため、ノード２３の電位をゲートに印加するトランジスタ３およびトランジスタ１２も、オン（高）状態となる。したがって、トランジスタ１のソースすなわち「ＯＵＴ_１」の電位は「ＶＧＬ」へ引き下げられる。

（期間Ｔ１）期間Ｔ１は、上段のシフトレジスタ回路から出力された「ＯＵＴ」が「ｉｎ」に入力される、または、最上段の場合にはスタートパルスが「ｉｎ」に入力される期間である。具体的には、「ｉｎ」の電位が「ＶＧＨ」となり、「ＣＬＫ_１」の電位が「ＶＧＨ」から「ＶＧＬ」に遷移し、「ＣＬＫ_２」の電位が「ＶＧＨ」となり、「ＣＬＫ_３」の電位が「ＶＧＨ」となり、「ＣＬＫ_４」の電位が「ＶＧＬ」となる期間である。

図９は、期間Ｔ１におけるシフトレジスタ回路の状態を説明する図である。図９に示すように、「ｉｎ」が入力されると、ノード２１に「ＶＧＨ」が供給されると共に「ｉｎ」のパルスがトランジスタ９、１０に印加される。これらの結果、トランジスタ７、８、９、１０がオン状態となり、ノード２２およびノード２３の電位は「ＶＧＬ」へ引かれる。この時、トランジスタ４はダイオードであることから、「ＣＬＫ_３」の「ＶＧＨ」を供給し続けるがトランジスタサイズを十分絞ることで選択期間中の「ＶＧＬ」の保持を妨げることはない。また、「ＣＬＫ_４」の電位は「ＶＧＬ」であることから、トランジスタ５はオフ状態であるのでここからの供給はない。

具体的には、図７に示すように、「ＣＬＫ_３」の電位が「ＶＧＨ」を維持することから、トランジスタ４がオン（高）状態を維持し、ノード２２へ「ＶＧＨ」が供給される。一方で、「ｉｎ」の電位が「ＶＧＨ」に遷移するので、トランジスタ１３がオン（高）となり、ノード２１へ「ＶＧＨ」が供給される。また、「ｉｎ」の電位が「ＶＧＨ」に遷移するので、トランジスタ９とトランジスタ１０がオン（高）状態となる。このため、ノード２２およびノード２３の電位は、期間Ｔ０の「ＶＧＨ」の状態から「ＶＧＬ」へ引っ張られる。

さらに、ノード２１へ「ＶＧＨ」が供給されるので、トランジスタ７およびトランジスタ８がオン状態となり、ノード２２およびノード２３の電位は、さらに「ＶＧＬ」へ引っ張られる。したがって、ノード２２およびノード２３の電位は、「ＶＧＬ」よりも高く「ＧＮＤ」よりも低くなる。

そして、ノード２２の電位が「ＶＧＬ」よりも高く「ＧＮＤ」よりも低くなるので、トランジスタ２およびトランジスタ１１は、オン（高）状態からオン（低）状態に遷移する。同様に、ノード２３の電位が「ＶＧＬ」よりも高く「ＧＮＤ」よりも低くなるので、トランジスタ３およびトランジスタ１２は、オン（高）状態からオン（低）状態に遷移する。これらの結果、ノード２１の電位は、トランジスタ２とトランジスタ３により「ＶＧＬ」へ引っ張られるので、「ＶＧＨ」より低く「ＧＮＤ」よりも高くなる。そして、このノード２１の電位が印加されるトランジスタ１、７、８は、オン（中）状態となる。

すなわち、期間Ｔ１の状態では、トランジスタ４、９、１０、１３がオン（高）状態となり、トランジスタ１、７、８がオン（中）状態となり、トランジスタ２、３、１１、１２がオン（低）状態となり、その他のトランジスタがオフ状態となる。また、ノード２１の電位は、「ＶＧＨ」より低く「ＧＮＤ」よりも高くなり、ノード２２およびノード２３の電位は、「ＶＧＬ」よりも高く「ＧＮＤ」よりも低くなる。

（期間Ｔ２）期間Ｔ２は、「ｉｎ」の電位が「ＶＧＨ」から「ＶＧＬ」へと切り替り、「ＣＬＫ_１」の電位が「ＶＧＬ」から「ＶＧＨ」へと切り替る期間である。具体的には、「ｉｎ」の電位が「ＶＧＨ」から「ＶＧＬ」へ遷移し、「ＣＬＫ_１」の電位が「ＶＧＬ」から「ＶＧＨ」に遷移し、「ＣＬＫ_２」の電位が「ＶＧＬ」となり、「ＣＬＫ_３」の電位が「ＶＧＨ」となり、「ＣＬＫ_４」の電位が「ＶＧＬ」となる期間である。

図１０は、期間Ｔ２におけるシフトレジスタ回路の状態を説明する図である。図１０に示すように、「ＣＬＫ_１」の電位が「ＶＧＬ」から「ＶＧＨ」に切り替ると、ノード２１は、ブートストラップ効果により、「ＶＧＨ」よりも高い電位に持ち上げられる。このためノード２２とノード２３の電位は、「ＶＧＬ」へと瞬時に低下する。また、「ＣＬＫ_１」は電圧降下もなく、「ＯＵＴ_１」へ出力される。そして、「ＯＵＴ_１」は次段の入力パルスとなる。

具体的には、図７に示すように、「ＣＬＫ_１」の電位が「ＶＧＬ」から「ＶＧＨ」に切り替ると、トランジスタ１のドレインからソースへと「ＣＬＫ_１」のパルスの電圧が印加され、ブートストラップ効果が発生し、ノード２１の電位がカップリングにより上昇する。すると、トランジスタ７および８がオン（高）状態となるので、ノード２２の電位がより「ＶＧＬ」へ引き下げられ、トランジスタ２、１１がオフ状態となる。また、ノード２３の電位は、期間Ｔ０の状態から徐々に引き下げられ、完全に「ＶＧＬ」となる。

この結果、ノード２１の電位が「ＶＧＨ」に対して１．３〜１．５倍程度に上昇し、トランジスタ７および８がオン（高）状態となり、ノード２２、２３の電位が完全に「ＶＧＬ」へと引き下げられる。このように、ノード２１の電圧が上昇すると、トランジスタ１がオン（高）状態となるので、「ＣＬＫ_１」のパルスが減衰することなく「ＯＵＴ_１」として出力される。このため、シフトレジスタ回路２０は、出力信号の電位の降下を防ぐことができる。なお、「ＣＬＫ_３」の電位は引き続き「ＶＧＨ」を維持するので、トランジスタ４は、オン（高）状態を維持する。

そのため、トランジスタ３および１２は、オン（低）状態からオフ状態になる。また、「ｉｎ」の電位が「ＶＧＨ」から「ＶＧＬ」になることから、「ｉｎ」の電位がゲートに印加されるトランジスタ９、１０、１３は、オン（低）状態からオフ状態となる。

すなわち、期間Ｔ２の状態では、トランジスタ１、４、７、８がオン（高）状態となり、その他のトランジスタがオフ状態となる。また、ノード２１の電位は、ブートストラップにより「ＶＧＨ」以上となり、ノード２２およびノード２３の電位は、完全な「ＶＧＬ」となる。

（期間Ｔ３）期間Ｔ３は、「ＣＬＫ_１」のパルスが「ＶＧＨ」から「ＶＧＬ」へと切り替わり、次段の「ＯＵＴ_２」が入力される期間である。具体的には、「ｉｎ」の電位が「ＶＧＬ」となり、「ＣＬＫ_１」の電位が「ＶＧＨ」から「ＶＧＬ」に遷移し、「ＣＬＫ_２」の電位が「ＶＧＨ」となり、「ＣＬＫ_３」の電位が「ＶＧＨ」となり、「ＣＬＫ_４」の電位が「ＶＧＬ」となる期間である。

図１１は、期間Ｔ３におけるシフトレジスタ回路の状態を説明する図である。図１１に示すように、次段の「ＯＵＴ_２」がトランジスタ６へ入力されると、トランジスタ６はオン状態となり、ノード２１の電位が「ＶＧＨ」から「ＶＧＬ」へと遷移する。このため、トランジスタ１、７、８は、オフ状態となる。また、「ＣＬＫ_３」の電位が「ＶＧＨ」であり、トランジスタ７がオフ状態になったことで、徐々にではあるがノード２２へ「ＶＧＨ」が供給されるので、ノード２２の電位が上昇する。すると、トランジスタ２およびトランジスタ１１がオフ状態からオン状態へと遷移し、ノード２１および「ＯＵＴ_１」の安定的なオフ期間のＶＧＬ保持を行う。また、ノード２３は、「ＣＬＫ_４」の電位が「ＶＧＬ」であることから、「ＶＧＬ」の電位を維持する。

具体的には、図７に示すように、「ＯＵＴ_２」の電位が「ＶＧＨ」となることから、トランジスタ６は、オン（高）状態となる。なお、「ＣＬＫ_３」の電位は引き続き「ＶＧＨ」を維持するので、トランジスタ４は、オン（高）状態を維持する。トランジスタ６のオンに伴って、ノード２１の電位が「ＶＧＬ」へ引き下げられる。そして、ノード２１の電位が「ＶＧＬ」へ降下することで、トランジスタ７および８がオフ状態となる。また、「ｉｎ」の電位が「ＶＧＬ」であることから、トランジスタ９およびトランジスタ１０は、オフ状態を維持する。この結果、ノード２２の電位は、「ＶＧＬ」へ引っ張られず、「ＣＬＫ_３」の電位によって徐々に上昇する。したがって、ノード２２の電位をゲートに印加するトランジスタ２およびトランジスタ１１は、オフ状態からオン（中）状態に遷移する。

すなわち、期間Ｔ３の状態では、トランジスタ４および６がオン（高）状態となり、トランジスタ２および１１がオン（中）状態となり、その他のトランジスタがオフ状態となる。また、ノード２１の電位は、ブートストラップ効果がなくなることで、期間Ｔ２時の「ＶＧＨ」以上から一度「ＶＧＨ」へ降下し、その後に「ＶＧＬ」へと引き下げられる。ノード２２の電位は「ＶＧＬ」から徐々に上昇し、ノード２３の電位は「ＶＧＬ」を維持する。

（期間Ｔ４）期間Ｔ４は、「ＣＬＫ_３」により「ＶＧＨ」が供給され続ける期間であり、安定的にオフしている期間である。具体的には、「ｉｎ」の電位が「ＶＧＬ」となり、「ＣＬＫ_１」の電位が「ＶＧＬ」から「ＶＧＨ」に遷移し、「ＣＬＫ_２」の電位が「ＶＧＬ」となり、「ＣＬＫ_３」の電位が「ＶＧＨ」となり、「ＣＬＫ_４」の電位が「ＶＧＬ」となる期間である。

図７に示すように、期間Ｔ４では、「ＣＬＫ_１」の電位が「ＶＧＨ」となるが、「ｉｎ」の電位が「ＶＧＬ」であることから、トランジスタ１はオフ状態である。このため、「ＣＬＫ_１」は、「ＯＵＴ_１」から出力されない。同様に、「ｉｎ」の電位が「ＶＧＬ」であることから、トランジスタ７、８、９、１０がオフ状態である。このため、ノード２２は、「ＶＧＬ」へ引っ張られないので、「ＣＬＫ_３」の「ＶＧＨ」が引き続き供給されることで、徐々に電位が上昇する。また、「ＣＬＫ_３」の「ＶＧＨ」をゲートに印加するトランジスタ２および１１は、オン（高）状態となる。なお、ノード２３は、「ＣＬＫ_４」の電位が「ＶＧＬ」であることから、「ＶＧＬ」を維持する。

すなわち、期間Ｔ４の状態では、トランジスタ２、４、１１がオン（高）状態となり、その他のトランジスタはオフ状態となる。また、ノード２１の電位は、「ＶＧＬ」を維持し、ノード２２の電位は、徐々に上昇し、ノード２３の電位は、「ＶＧＬ」を維持する。

（期間Ｔ５）期間Ｔ５は、期間Ｔ４と同様、「ＣＬＫ_３」により「ＶＧＨ」が供給され続ける期間であり、安定的にオフしている期間である。具体的には、「ｉｎ」の電位が「ＶＧＬ」となり、「ＣＬＫ_１」の電位が「ＶＧＨ」から「ＶＧＬ」に遷移し、「ＣＬＫ_２」の電位が「ＶＧＬ」となり、「ＣＬＫ_３」の電位が「ＶＧＨ」となり、「ＣＬＫ_４」の電位が「ＶＧＨ」となる期間である。期間Ｔ５は、期間Ｔ４と比べて、「ＣＬＫ_１」と「ＣＬＫ_２」の電位が逆になっていることが異なるが、トランジスタやノードの状態は、期間Ｔ４と同様である。

（期間Ｔ６）期間Ｔ６は、本発明の動作を説明するため「ＣＬＫ_３」と「ＣＬＫ_４」が反転する期間とした。なお、推奨する反転するタイミングは、例えば１フレームが終了した次の書込みがスタートするブランキング期間等である。図の説明に移ると期間Ｔ６は、具体的には、「ｉｎ」の電位が「ＶＧＬ」となり、「ＣＬＫ_１」の電位が「ＶＧＬ」から「ＶＧＨ」に遷移し、「ＣＬＫ_２」の電位が「ＶＧＬ」となり、「ＣＬＫ_３」の電位が「ＶＧＬ」となり、「ＣＬＫ_４」の電位が「ＶＧＨ」となる期間である。

図１２は、期間Ｔ６におけるシフトレジスタ回路の状態を説明する図である。図１２に示すように、「ＣＬＫ_４」の電位が「ＶＧＬ」から「ＶＧＨ」へと切り替ったことから、トランジスタ５はオン状態となり、ノード２３へ「ＶＧＨ」が供給される。このため、ノード２３の電位が徐々に上昇し、トランジスタ３およびトランジスタ１２がオン状態となる。また、「ＣＬＫ_３」の電位が「ＶＧＨ」から「ＶＧＬ」へと切り替わるが、ノード２２の電位はそのままの状態を維持するため引き続き「ＶＧＨ」を保つ。これにより、トランジスタ２およびトランジスタ１１は引き続きオン状態となる。

具体的には、図７に示すように、「ＣＬＫ_４」の電位が「ＶＧＨ」となることから、トランジスタ５がオン（高）状態となり、ノード２３へ「ＶＧＨ」へ供給される。また、ノード２１および「ｉｎ」の電位が「ＶＧＬ」であることから、トランジスタ７、８、９、１０はオフ状態である。したがって、ノード２３の電位は、いずれからも「ＶＧＬ」へ引っ張られないので、徐々に上昇する。

そして、「ＣＬＫ_３」の電位が「ＶＧＬ」となることから、トランジスタ４がオフ状態となり、ノード２２への「ＶＧＨ」の供給が停止する。しかし、ノード２１および「ｉｎ」の電位が「ＶＧＬ」であることから、トランジスタ７、８、９、１０はオフ状態である。したがって、ノード２２の電位は、いずれからも「ＶＧＬ」へ引っ張られないので、期間Ｔ５からのまま「ＶＧＨ」を維持する。

なお、ノード２２の電位が「ＶＧＨ」を維持するので、トランジスタ２はオン（高）状態を維持し、ノード２３の電位が上昇を開始するので、トランジスタ３はオン（中）状態となる。このため、ノード２１の電位は「ＶＧＬ」へ引っ張られる。同様に、ノード２２の電位が「ＶＧＨ」を維持するので、トランジスタ１１はオン（高）状態を維持し、ノード２３の電位が上昇を開始するので、トランジスタ１２はオン（中）状態となる。このため、「ＯＵＴ_１」は「ＶＧＬ」へ引っ張られる。

すなわち、期間Ｔ６では、トランジスタ２、５、１１がオン（高）状態となり、トランジスタ３、１２がオン（中）状態となり、その他のトランジスタはオフ状態となる。また、ノード２１の電位は、「ＶＧＬ」を維持し、ノード２２の電位は「ＶＧＨ」を維持し、ノード２３の電位は徐々に上昇する。

（期間Ｔ７）期間Ｔ７は、「ＣＬＫ_４」により「ＶＧＨ」が供給され続ける期間であり、安定的にオフしている期間である。具体的には、「ｉｎ」の電位が「ＶＧＬ」となり、「ＣＬＫ_１」の電位が「ＶＧＨ」から「ＶＧＬ」に遷移し、「ＣＬＫ_２」の電位が「ＶＧＨ」となり、「ＣＬＫ_３」の電位が「ＶＧＬ」となり、「ＣＬＫ_４」の電位が「ＶＧＨ」となる期間である。

図７に示すように、期間Ｔ７では、期間Ｔ６の状態と同様、ノード２２の電位は、いずれからも「ＶＧＬ」へ引っ張られないので、期間Ｔ５からのまま「ＶＧＨ」を維持する。同様に、ノード２３の電位は、いずれからも「ＶＧＬ」へ引っ張られないので徐々に上昇し、期間Ｔ６のときよりもさらに「ＶＧＨ」へ上昇する。したがって、期間Ｔ７では期間Ｔ６と比べて、ノード２３の電位をゲートに印加するトランジスタ３とトランジスタ１２の状態が、オン（中）状態からオン（高）状態となる。

（期間Ｔ８）期間Ｔ８は、期間Ｔ７と同様、「ＣＬＫ_４」により「ＶＧＨ」が供給され続ける期間であり、安定的にオフしている期間である。具体的には、「ｉｎ」の電位が「ＶＧＬ」となり、「ＣＬＫ_１」の電位が「ＶＧＬ」から「ＶＧＨ」に遷移し、「ＣＬＫ_２」の電位が「ＶＧＬ」となり、「ＣＬＫ_３」の電位が「ＶＧＬ」となり、「ＣＬＫ_４」の電位が「ＶＧＨ」となる期間である。

図７に示すように、期間Ｔ８は、期間Ｔ７と同様、トランジスタ２、３、５、１１、１２がオン（高）状態となり、その他のトランジスタはオフ状態となる。また、ノード２１の電位は、「ＶＧＬ」を維持し、ノード２２の電位は、「ＶＧＨ」を維持し、ノード２３の電位は、期間Ｔ６から徐々に上昇して「ＶＧＨ」となる。

（期間Ｔ９）期間Ｔ９は、フレームが変わって次の書き込みがスタートする期間であり、上段からのＯＵＴ波形が「ｉｎ」に入力される期間である。具体的には、「ｉｎ」の電位が「ＶＧＨ」となり、「ＣＬＫ_１」の電位が「ＶＧＨ」から「ＶＧＬ」に遷移し、「ＣＬＫ_２」の電位が「ＶＧＨ」となり、「ＣＬＫ_３」の電位が「ＶＧＬ」となり、「ＣＬＫ_４」の電位が「ＶＧＨ」となる期間である。

図１３は、期間Ｔ９におけるシフトレジスタ回路の状態を説明する図である。図１３に示すように、期間Ｔ１と同様、「ｉｎ」が入力されるとノード２１に「ＶＧＨ」が供給されると共に「ｉｎ」のパルスがトランジスタ９、１０に印加される。これらの結果、トランジスタ７、８、９、１０がオン状態となり、ノード２２およびノード２３の電位は「ＶＧＬ」へ引かれる。この時、トランジスタ５はダイオードであることから、「ＣＬＫ_４」の「ＶＧＨ」を供給し続けるが、トランジスタサイズを十分絞ることで選択期間中の「ＶＧＬ」の保持を妨げることはない。また、「ＣＬＫ_３」の電位は、「ＶＧＬ」であることから、トランジスタ４はオフ状態であるのでここからの供給はない。

具体的には、図７に示すように、「ＣＬＫ_４」の電位が「ＶＧＨ」を維持することから、トランジスタ５がオン（高）状態を維持し、ノード２３へ「ＶＧＨ」が供給される。一方で、「ｉｎ」の電位が「ＶＧＨ」に遷移するので、トランジスタ１３がオン（高）となり、ノード２１へ「ＶＧＨ」が供給される。また、「ｉｎ」の電位が「ＶＧＨ」に遷移するので、トランジスタ９とトランジスタ１０がオン（高）状態となる。このため、ノード２２およびノード２３の電位は、期間Ｔ８の「ＶＧＨ」の状態から「ＶＧＬ」へ引っ張られる。

さらに、ノード２１へ「ＶＧＨ」が供給されるので、トランジスタ７およびトランジスタ８がオン状態となり、ノード２２およびノード２３の電位は、さらに「ＶＧＬ」へ引っ張られる。したがって、ノード２２およびノード２３の電位は、「ＶＧＬ」よりも高く「ＧＮＤ」よりも低くなる。

そして、ノード２２の電位が「ＶＧＬ」よりも高く「ＧＮＤ」よりも低くなるので、トランジスタ２およびトランジスタ１１は、オン（高）状態からオン（低）状態に遷移する。同様に、ノード２３の電位が「ＶＧＬ」よりも高く「ＧＮＤ」よりも低くなるので、トランジスタ３およびトランジスタ１２は、オン（高）状態からオン（低）状態に遷移する。これらの結果、ノード２１の電位は、トランジスタ２とトランジスタ３により「ＶＧＬ」へ引っ張られるので、「ＶＧＨ」より低く「ＧＮＤ」よりも高くなる。そして、このノード２１の電位が印加されるトランジスタ１、７、８は、オン（中）状態となる。

すなわち、期間Ｔ９の状態では、トランジスタ５、９、１０、１３がオン（高）状態となり、トランジスタ１、７、８がオン（中）状態となり、トランジスタ２、３、１１、１２がオン（低）状態となり、その他のトランジスタがオフ状態となる。また、ノード２１の電位は、「ＶＧＨ」より低く「ＧＮＤ」よりも高くなり、ノード２２およびノード２３の電位は、「ＶＧＬ」よりも高く「ＧＮＤ」よりも低くなる。

（期間Ｔ１０）期間Ｔ１０は、「ｉｎ」の電位が「ＶＧＨ」から「ＶＧＬ」へと切り替り、「ＣＬＫ_１」の電位が「ＶＧＬ」から「ＶＧＨ」へと切り替る期間である。具体的には、「ｉｎ」の電位が「ＶＧＨ」から「ＶＧＬ」へ遷移し、「ＣＬＫ_１」の電位が「ＶＧＬ」から「ＶＧＨ」に遷移し、「ＣＬＫ_２」の電位が「ＶＧＬ」となり、「ＣＬＫ_３」の電位が「ＶＧＬ」となり、「ＣＬＫ_４」の電位が「ＶＧＨ」となる期間である。

図１４は、期間Ｔ１０におけるシフトレジスタ回路の状態を説明する図である。図１４に示すように、「ＣＬＫ_１」の電位が「ＶＧＬ」から「ＶＧＨ」に切り替ると、ノード２１は、ブートストラップ効果により、「ＶＧＨ」よりも高い電位に持ち上げられる。このためノード２２とノード２３の電位は、「ＶＧＬ」へと瞬時に低下する。また、「ＣＬＫ_１」は電圧降下もなく、「ＯＵＴ_１」へ出力される。そして、「ＯＵＴ_１」は次段の入力パルスとなる。

具体的には、図７に示すように、「ＣＬＫ_１」の電位が「ＶＧＬ」から「ＶＧＨ」に切り替ると、トランジスタ１のドレインからソースへと「ＣＬＫ_１」のパルスの電圧が印加され、ブートストラップ効果が発生し、ノード２１の電位がカップリングにより上昇する。なお、「ＣＬＫ_４」の電位は引き続き「ＶＧＨ」を維持するので、トランジスタ５は、オン（高）状態を維持する。

すると、トランジスタ７および８がオン（高）状態となるので、ノード２３の電位がより「ＶＧＬ」へ引き下げられ、トランジスタ３、１２がオフ状態となる。また、ノード２２の電位がより「ＶＧＬ」へ引き下げられトランジスタ２、１１がオフ状態となる。この結果、期間Ｔ２と同様、ノード２１の電位が上昇して、トランジスタ７および８がオン（高）状態となり、ノード２２、２３の電位が完全に「ＶＧＬ」へと引き下げられる。このように、ノード２１の電圧が上昇すると、トランジスタ１がオン（高）状態となるので、「ＣＬＫ_１」のパルスが減衰することなく「ＯＵＴ_１」として出力される。

また、「ｉｎ」の電位が「ＶＧＨ」から「ＶＧＬ」になることから、「ｉｎ」の電位がゲートに印加されるトランジスタ９、１０、１３は、オン（高）状態からオフ状態となる。

すなわち、期間Ｔ１０の状態では、トランジスタ１、５、７、８がオン（高）状態となり、その他のトランジスタがオフ状態となる。また、ノード２１の電位は、ブートストラップにより「ＶＧＨ」以上となり、ノード２２およびノード２３の電位は、完全な「ＶＧＬ」となる。

（期間Ｔ１１）期間Ｔ１１は、「ＣＬＫ_１」のパルスが「ＶＧＨ」から「ＶＧＬ」へと切り替わり、次段の「ＯＵＴ_２」が入力される期間である。具体的には、「ｉｎ」の電位が「ＶＧＬ」となり、「ＣＬＫ_１」の電位が「ＶＧＨ」から「ＶＧＬ」に遷移し、「ＣＬＫ_２」の電位が「ＶＧＨ」となり、「ＣＬＫ_３」の電位が「ＶＧＬ」となり、「ＣＬＫ_４」の電位が「ＶＧＨ」となる期間である。

図１５は、期間Ｔ１１におけるシフトレジスタ回路の状態を説明する図である。図１５に示すように、次段の「ＯＵＴ_２」がトランジスタ６へ入力されると、トランジスタ６はオン状態となり、ノード２１の電位が「ＶＧＨ」から「ＶＧＬ」へと遷移する。このため、トランジスタ１、７、８は、オフ状態となる。また、「ＣＬＫ_４」の電位が「ＶＧＨ」であり、トランジスタ８がオフ状態になったことで、徐々にではあるがノード２３へ「ＶＧＨ」が供給されるので、ノード２３の電位が上昇する。すると、トランジスタ３およびトランジスタ１２がオフ状態からオン状態へと遷移し、ノード２１および「ＯＵＴ_１」の安定的なオフ期間のＶＧＬ保持を行う。また、ノード２２は、「ＣＬＫ_３」の電位が「ＶＧＬ」であることから、「ＶＧＬ」の電位を維持する。

具体的には、図７に示すように、「ＯＵＴ_２」の電位が「ＶＧＨ」となることから、トランジスタ６は、オン（高）状態となる。なお、「ＣＬＫ_４」の電位は引き続き「ＶＧＨ」を維持するので、トランジスタ５は、オン（高）状態を維持する。トランジスタ６のオンに伴って、ノード２１の電位が「ＶＧＬ」へ引き下げられる。そして、ノード２１の電位が「ＶＧＬ」へ降下することで、トランジスタ７および８がオフ状態となる。また、「ｉｎ」の電位が「ＶＧＬ」であることから、トランジスタ９およびトランジスタ１０は、オフ状態を維持する。この結果、ノード２３の電位は、「ＶＧＬ」へ引っ張られず、「ＣＬＫ_４」の電位によって徐々に上昇する。したがって、ノード２３の電位をゲートに印加するトランジスタ３およびトランジスタ１２は、オフ状態からオン（中）状態に遷移する。

すなわち、期間Ｔ１１の状態では、トランジスタ５および６がオン（高）状態となり、トランジスタ３および１２がオン（中）状態となり、その他のトランジスタがオフ状態となる。また、ノード２１の電位は、ブートストラップ効果がなくなることで、期間Ｔ１０時の「ＶＧＨ」以上から一度「ＶＧＨ」へ降下し、その後に「ＶＧＬ」へと引き下げられる。ノード２３の電位は「ＶＧＬ」から徐々に上昇し、ノード２２の電位は「ＶＧＬ」を維持する。

（期間Ｔ１２）期間Ｔ１２は、「ＣＬＫ_４」により「ＶＧＨ」が供給され続ける期間であり、安定的にオフしている期間である。具体的には、「ｉｎ」の電位が「ＶＧＬ」となり、「ＣＬＫ_１」の電位が「ＶＧＬ」から「ＶＧＨ」に遷移し、「ＣＬＫ_２」の電位が「ＶＧＬ」となり、「ＣＬＫ_３」の電位が「ＶＧＬ」となり、「ＣＬＫ_４」の電位が「ＶＧＨ」となる期間である。

図７に示すように、期間Ｔ１２では、「ＣＬＫ_１」の電位が「ＶＧＨ」となるが、「ｉｎ」の電位が「ＶＧＬ」であることから、トランジスタ１はオフ状態である。このため、「ＣＬＫ_１」は、「ＯＵＴ_１」から出力されない。同様に、「ｉｎ」の電位が「ＶＧＬ」であることから、トランジスタ７、８、９、１０がオフ状態である。このため、ノード２３は、「ＶＧＬ」へ引っ張られないので、「ＣＬＫ_４」の「ＶＧＨ」が引き続き供給されることで、徐々に電位が上昇する。なお、ノード２２は、「ＣＬＫ_３」の電位が「ＶＧＬ」であることから、「ＶＧＬ」を維持する。

すなわち、期間Ｔ１２の状態では、トランジスタ３、５、１２がオン（高）状態となり、その他のトランジスタはオフ状態となる。また、ノード２１の電位は、「ＶＧＬ」を維持し、ノード２２の電位は、「ＶＧＬ」を維持し、ノード２３の電位は、徐々に上昇する。

（期間Ｔ１３）期間Ｔ１３は、期間Ｔ１２と同様、「ＣＬＫ_４」により「ＶＧＨ」が供給され続ける期間であり、安定的にオフしている期間である。具体的には、「ｉｎ」の電位が「ＶＧＬ」となり、「ＣＬＫ_１」の電位が「ＶＧＨ」から「ＶＧＬ」に遷移し、「ＣＬＫ_２」の電位が「ＶＧＨ」となり、「ＣＬＫ_３」の電位が「ＶＧＬ」となり、「ＣＬＫ_４」の電位が「ＶＧＨ」となる期間である。期間Ｔ１３は、期間Ｔ１２と比べて、「ＣＬＫ_１」と「ＣＬＫ_２」の電位が逆になっていることが異なる。トランジスタやノードの状態は、期間Ｔ１２と同様である。

［シフトレジスタ回路２０の効果］
上述したように、ノード２２とノード２３は、「ＣＬＫ_３」と「ＣＬＫ_４」の電位が前もって切り替わった場合においては、共に「ＶＧＨ」を保つ期間もあるが、シフトレジスタ回路の選択期間後には電位が切り替わる。このため、常に「ＶＧＨ」を印加させることがなくなるため、トランジスタ２、３、１１、１２の電圧シフトを抑える効果があり、転送不良の防止が図れる。

また、シフトレジスタ回路２０は、ノード２２の電位を制御するトランジスタ４と、ノード２３の電位を制御するトランジスタ５を有するので、ノード２２またはノード２３の電位を「ＶＧＬ」から「ＶＧＨ」へ上昇させる時間を短縮できる。したがって、ノード２１の電位を素早く「ＶＧＬ」へ降下させることができるので、「ＯＵＴ_１」の出力を正確に抑制できる。

また、シフトレジスタ回路２０は、ノード２１の電位を制御するためのトランジスタ２とトランジスタ３とを有するので、非選択時においてトランジスタ２またはトランジスタ３のいずれか一方を交互にオン状態にすればよい。この結果、シフトレジスタ回路２０は、トランジスタ２およびトランジスタ３の電圧特性がシフトするのを防ぐことができるので、ノード２１の電位を適切に制御し、転送不良を防ぐことができる。

また、シフトレジスタ回路２０は、ノード２１の電位に応じてノード２２の電位を制御するトランジスタ７と、ノード２１の電位に応じてノード２３の電位を制御するトランジスタ８とを有する。したがって、シフトレジスタ回路２０の選択時において、ノード２２およびノード２３の電位を降下させることができるので、ノード２１にブートストラップを確実に発生させることができる。

さらに、シフトレジスタ回路２０は、「ｉｎ」の電位に応じてノード２２の電位を制御するトランジスタ９と、「ｉｎ」の電位に応じてノード２３の電位を制御するトランジスタ１０とを有する。したがって、シフトレジスタ回路２０の選択時において、ノード２２およびノード２３の電位をより降下させることができるので、ノード２１にブートストラップを素早く発生させることができる。

また、シフトレジスタ回路２０は、後段のシフトレジスタ回路が出力した信号「ＯＵＴ_２」の電位に応じてノード２１の電位を降下させるトランジスタ６を有する。このため、シフトレジスタ回路２０は、後段のシフトレジスタ回路が信号を出力した際に、確実に非選択状態に遷移することができる。

また、シフトレジスタ回路２０は、「ｉｎ」の電位に応じてノード２１の電位を上昇させるトランジスタ１３を有する。このため、シフトレジスタ回路２０は、選択時においてノード２１の電位を上昇させることができるので、選択状態において確実に「ＯＵＴ_１」を出力することができる。

また、シフトレジスタ回路２０には、「ＣＬＫ_４」として「ＣＬＫ_３」の位相を反転させた信号が入力される。このため、シフトレジスタ回路２０は、非選択状態において、ノード２２またはノード２３のいずれか一方のみの電位を「ＶＧＨ」とする。この結果、シフトレジスタ回路２０は、ノード２１の電位を「ＶＧＬ」に保持するため、トランジスタ２およびトランジスタ３を交互に用いるので、トランジスタ２およびトランジスタ３の電圧特性がシフトするのを防止することができる。

なお、シフトレジスタ回路２０は、非選択状態において、トランジスタ２またはトランジスタ３のいずれか一方の電位が「ＶＧＨ」に保持されていればよく、トランジスタ２およびトランジスタ３の電位がいずれも「ＶＧＨ」となる期間を設けてもよい。すなわち、シフトレジスタ回路２０は、全ての期間に渡り「ＣＬＫ_３」または「ＣＬＫ_４」のいずれか一方の電位が「ＶＧＨ」となっているのであれば、任意の周期を有するクロック信号を「ＣＬＫ_３」および「ＣＬＫ_４」に採用することができる。

［適用範囲］
例えば、上記の実施形態で例示したシフトレジスタ回路２０は、液晶パネルや有機ＥＬ（Electro-Luminescence）パネルを用いた画像表示装置を動作させるドライバ回路に好適に適用される。また、シフトレジスタ回路２０は、上述したドライバ回路以外の回路にも適用することができる。また、シフトレジスタ回路２０は、複数のトランジスタと、各素子を順次駆動するためのドライバ回路とを有するセンサ装置、発光素子アレイ、サーマルヘッド等、任意の装置に適用することができる。

（液晶パネルへの適用）
以下の説明では、シフトレジスタ回路２０の適用例として、液晶パネルを用いた画像表示装置を動作させるドライバ回路にシフトレジスタ回路２０を適用する例について説明する。

図１６は、シフトレジスタ回路の適用例を説明する第１の図である。図１６に示す例では、画像表示装置５０は、制御回路５１とパネル５２とを有する。なお、画像表示装置５０は、バックライト等の光源装置、カラーフィルタ基板、偏光方向が互いに異なる偏光板等を有するが、図１６では、理解を容易にするため、それらの記載を省略した。

制御回路５１は、例えば、パネル５２に配置されるＦＰＣ（Flexible Printed Circuits）上に設けられたり、または、パネル５２の外部回路基板上に設けられており、パネル５２を駆動させるための制御信号を駆動回路５５に出力する。なお、図１６では、ＦＰＣ、または外部回路基板についての図示を省略した。

また、パネル５２には、液晶パネルが用いられており、一対の基板から構成されている。例えば、パネル５２は、アクティブエリア５７に薄膜トランジスタが形成されたアレイ基板とアレイ基板に対向するカラーフィルタ基板とからなる一対のガラス基板で構成されている。また、アクティブエリア５７のアレイ基板の周辺には、周辺部５４が形成されている。周辺部５４には、駆動回路５５および走査線駆動回路５６が設けられており、走査線駆動回路５６はアレイ基板のガラス上に形成されている。また、駆動回路５５と走査線駆動回路５６とは走査線制御線５３で接続されている。

駆動回路５５は、駆動用の半導体素子からなり、アクティブエリア上に延在されたデータ線に画像信号を出力する信号線駆動回路、走査線制御回路および対向電位駆動回路等で構成されている。なお、駆動回路５５は、アクティブエリア５７の周辺部５４にＣＯＧ（Chip On Glass）方式で実装されている。

また、パネル５２の周辺部５４に設けられた走査線駆動回路５６には、第１形態において説明したシフトレジスタ回路２０が適用されている。駆動回路５５は、走査線制御線５３で走査線駆動回路５６と接続されており、走査線制御線５３を介してシフトレジスタ回路２０に制御信号を出力する。なお、シフトレジスタ回路２０は、パネル５２のアレイ基板上の周辺部５４に一体的に形成されている。

アクティブエリア５７は、マトリックス状に配置した画素５８を複数有する。詳細には、アクティブエリア５７には、複数のデータ線が列方向に延在され、複数の走査線が行方向に延在されている。そして、アクティブエリア５７には、データ線と走査線との交差に対応して、それぞれ画素５８が形成されている。

ここで、画素５８は、アクティブ素子として動作する薄膜トランジスタ５９と、画素電極６０とを有する。画像表示装置５０は、アレイ基板に設けられた画素電極６０とカラーフィルタ基板に設けられた共通電極（図示せず）との間に印加された電圧によって液晶分子を制御して画像表示する。ここでは、パネル５２は、アレイ基板に画素電極６０が設けられ、カラーフィルタ基板に共通電極が設けられた縦電界方式で説明しているが、これに限らず、例えば、アレイ基板の画素５８内に画素電極６０および共通電極が設けられた横電界方式であってもよい。

走査線駆動回路５６は、第１形態に係わるシフトレジスタ回路２０と同様のシフトレジスタ回路２０、２０ａ〜２０ｃを多段に接続した回路により構成される。なお、走査線駆動回路５６は、シフトレジスタ回路２０、２０ａ〜２０ｃ以外にも複数のシフトレジスタ回路を有するが、図１６では、理解を容易にするため、記載を省略した。

ここで、走査線駆動回路５６は、各シフトレジスタ回路２０、２０ａ〜２０ｃが出力する信号を次段のシフトレジスタ回路に入力するとともに、アクティブエリア５７上に延在する走査線に入力する。このため、走査線駆動回路５６は、駆動回路５５から走査線制御線５３を介して、制御信号が入力された場合には、アクティブエリア５７上の各走査線に対して上方向から順に電圧を印加する。

例えば、シフトレジスタ回路２０は、制御信号を受信すると、シフトレジスタ回路２０ａに「ＯＵＴ_１」を出力し、１段目の走査線に対して電圧を印加する。次に、シフトレジスタ回路２０ａは、次段のシフトレジスタ回路に「ＯＵＴ_１」を出力し、２段目の走査線に対して電圧を印加する。この際、シフトレジスタ回路２０ａは、シフトレジスタ回路２０に「ＯＵＴ_２」を出力するので、シフトレジスタ回路２０に信号の出力を停止させ、１段目の走査線に対する電圧の印加を停止させることとなる。この結果、走査線駆動回路５６は、アクティブエリア５７上の各走査線に対して、順番に電圧を印加する。

薄膜トランジスタ５９は、画素５８が形成された位置に応じたデータ線とソースとが接続され、画素５８が形成された位置に応じた走査線とゲートとが接続されている。そして、走査線駆動回路５６から対応する走査線に電圧が印加されるとともに、駆動回路５５から対応するデータ線に電圧が印加された場合に、データ線に印加された電圧が薄膜トランジスタ５９を介して画素電極６０に印加される。

ここで、走査線駆動回路５６を第１形態に係わるシフトレジスタ回路２０で構成した場合には、各シフトレジスタ回路２０〜２０ｂが各走査線に印加する電圧の低下を防ぐことができる。この結果、画像表示装置５０は、アクティブエリア５７の大型化や画素５８の細密化により走査線の数が増加した場合にも、各画素５８に印加する電圧の低下を防ぐことができるので、正常に動作することができる。

また、各シフトレジスタ回路２０〜２０ｂは、ノード２１およびシフトレジスタ回路２０ａ、２０ｂが有するノードのうち、ノード２１に対応するノードの電位を「ＶＧＬ」に保持するためのトランジスタを２つ有する。そして、各シフトレジスタ回路２０〜２０ｂは、非選択状態において、ノード２１、およびノード２１に対応するノードの電位を「ＶＧＬ」に引き下げるためのトランジスタを所定の時間間隔で切り替える。このため、各シフトレジスタ回路２０〜２０ｂは、非選択状態において、トランジスタの電圧特性がシフトするのを防止し、ノード２１、およびノード２１に対応するノードの電位を適切に「ＶＧＬ」に保持することができる。この結果、各シフトレジスタ回路２０〜２０ｂは、誤動作を防止することができる。

なお、図１６では、液晶パネルを用いた画像表示装置にシフトレジスタ回路２０を適用する例について説明した。しかしながら、実施の形態はこれに限定されるものではない。例えば、有機ＥＬパネルを用いた画像表示装置にシフトレジスタ回路２０を適用してもよい。例えば、図１７は、シフトレジスタ回路の適用例を説明する第２の図である。

（有機ＥＬへの適用）
図１７に示す例では、複数のシフトレジスタ回路２０、２０ａからなる走査線駆動回路５６を有し、有機ＥＬパネルを用いた画像表示装置７０について記載した。また、図１７に示す例では、理解を容易にするため、走査線駆動回路５６がシフトレジスタ回路２０、２０ａを有する例について記載したが、走査線駆動回路５６は、走査線の数だけシフトレジスタ回路を有すればよい。なお、上述の液晶パネルを用いた画像表示装置５０と同様に、シフトレジスタ回路２０は、パネル５２のアレイ基板上の周辺部に一体的に形成されている。

図１７に示す例では、画素５８は、アノードが定電位供給回路７１と電気的に接続された発光素子８０と、発光素子８０のカソードに一方の電極が接続されたトランジスタ８１とを有する。また、画素５８は、ｎ型の薄膜トランジスタによって形成され、ドレインがトランジスタ８２のドレインに接続され、ソースが電源供給回路７２と電気的に接続されたドライバ素子８３とを有する。また、画素５８は、ドライバ素子８３を形成する薄膜トランジスタのゲート・ドレイン間の導通状態を制御するトランジスタ８２と静電容量８４とを有する。

また、図１７に示す例では、各画素５８内に備わる発光素子８０のアノードに対して一定のオン電位を供給する定電位供給回路７１と、制御線を介して、画素５８内に備わるトランジスタ８１の駆動を制御する駆動制御回路７３と、ドライバ素子８３のソースにオン電位または０電位を供給する電源供給回路７２とを有する。

発光素子８０は、電流注入によって発光する機構を有し、例えば有機ＥＬ素子によって形成される。有機ＥＬ素子は、Ａｌ、Ｃｕ、ＩＴＯ（Indium Tin Oxide）等によって形成されたアノード層およびカソード層と、アノード層とカソード層との間にフタルシアニン、トリスアルミニウム錯体、ベンゾキノリノラト、ベリリウム錯体等の有機系の材料によって形成された発光層とを少なくとも備えた構造を有し、発光層に注入された正孔と電子とが発光再結合することによって光を生じる機能を有する。

トランジスタ８１は、発光素子８０とドライバ素子８３との間の導通を制御する機能を有し、本実施形態１では、ｎ型の薄膜トランジスタによって形成される。すなわち、薄膜トランジスタのドレインとソースとがそれぞれ発光素子８０、ドライバ素子８３に接続される一方で、ゲートが駆動制御回路７３と電気的に接続された構成を有し、駆動制御回路７３から供給される電位に基づいて、発光素子８０とドライバ素子８３との間の導通状態を制御している。

ドライバ素子８３は、発光素子８０に流れる電流を制御するための機能を有する。具体的には、ドライバ素子８３は、閾値以上の電位差に応じて発光素子８０に流れる電流を制御する機能を有する。本実施形態１では、ドライバ素子８３は、ｎ型の薄膜トランジスタによって形成され、ゲートとソースとの間に印加される電位差に応じて発光素子８０の発光輝度を制御している。

このような画素５８においては、駆動回路５５が信号線に印加した電圧により静電容量８４に電荷が蓄積される。そして、駆動制御回路７３がトランジスタ８１のゲートに電圧を印加している間、静電容量８４に蓄積した電荷に応じた電流が発光素子８０に流れ、発光素子８０が発光する。

このように、各画素５８が発光素子８０を有する場合であっても、走査線駆動回路５６は、シフトレジスタ回路２０と同様のシフトレジスタ回路を走査線ごとに接続し、各シフトレジスタ各画素の出力信号を走査線に出力する。このため、画像表示装置７０は、画素５８が有機ＥＬパネルを有する場合にも、各画素５８に印加する電圧の低下を防ぐことができるので、正常に動作することができる。

１〜１３ トランジスタ
２０〜２０ｃ シフトレジスタ回路
２１〜２３ ノード

Claims (9)

1. ゲートが第１の導電経路に接続され、ドレインが第１のクロック信号の入力端子に接続されるとともにソースに出力信号を出力する出力端子が接続された、前記第１のクロック信号が入力された際に前記第１の導電経路の電位が上昇することに応じて前記出力端子から出力信号を出力させる第１のトランジスタと、
   ゲートが第２の導電経路に接続されて、ドレインが前記第１の導電経路に接続されるとともにソースが低電位端子に接続された、第２のクロック信号により前記第２の導電経路の電位が上昇することに応じて前記第１の導電経路の電位を降下させる第２のトランジスタと、
   ゲートが第３の導電経路に接続されて、ドレインが前記第１の導電経路に接続されるとともにソースが低電位端子に接続された、第３のクロック信号により前記第３の導電経路の電位が上昇することに応じて前記第１の導電経路の電位を降下させる第３のトランジスタと
   を有することを特徴とするシフトレジスタ回路。
2. ゲートおよびドレインが前記第２のクロック信号の入力端子に接続されて、ソースが前記第２の導電経路に接続された、前記第２のクロック信号が入力された際に前記第２の導電経路の電位を上昇させる第４のトランジスタと、
   ゲートおよびドレインが前記第３のクロック信号の入力端子に接続されて、ソースが前記第３の導電経路に接続された、前記第３のクロック信号が入力された際に前記第３の導電経路の電位を上昇させる第５のトランジスタとをさらに有することを特徴とする請求項１に記載のシフトレジスタ回路。
3. ゲートが次段の回路が出力する信号の出力端子に接続され、ドレインが前記第１の導電経路に接続されるとともにソースが低電位端子に接続された、前記次段の回路が出力する信号の出力に応じて前記第１の導電経路の電位を降下させる第６のトランジスタをさらに有することを特徴とする請求項１または２に記載のシフトレジスタ回路。
4. ゲートが前記第１の導電経路に接続されて、ドレインが前記第２の導電経路に接続されるとともにソースが低電位端子に接続された、前記第１の導電経路の電位が上昇することに応じて前記第２の導電経路の電位を降下させる第７のトランジスタと、
   ゲートが前記第１の導電経路に接続されて、ドレインが前記第３の導電経路に接続されるとともにソースが低電位端子に接続された、前記第１の導電経路の電位が上昇することに応じて前記第３の導電経路の電位を降下させる第８のトランジスタとをさらに有することを特徴とする請求項１乃至請求項３のいずれか１つに記載のシフトレジスタ回路。
5. ゲートが入力信号の入力端子に接続されて、ドレインが前記第２の導電経路に接続されるとともにソースが低電位端子に接続された、前記入力信号の入力に応じて前記第２の導電経路の電位を降下させる第９のトランジスタと、
   ゲートが前記入力端子に接続されて、ドレインが前記第３の導電経路に接続されるとともにソースが低電位端子に接続された、前記入力信号の入力に応じて前記第３の導電経路の電位を降下させる第１０のトランジスタとをさらに有することを特徴とする請求項１乃至請求項４のいずれか１つに記載のシフトレジスタ回路。
6. ゲートが前記第２の導電経路に接続されて、ドレインが前記出力端子に接続されるとともにソースが低電位端子に接続された、前記第２のクロック信号により前記第２の導電経路の電位が上昇することに応じて前記出力端子の電位を降下させる第１１のトランジスタと、
   ゲートが前記第３の導電経路に接続されて、ドレインが前記出力端子に接続されるとともにソースが低電位端子に接続された、前記第３のクロック信号により前記第３の導電経路の電位が上昇することに応じて前記出力端子の電位を降下させる第１２のトランジスタとをさらに有することを特徴とする請求項１乃至請求項５のいずれか１つに記載のシフトレジスタ回路。
7. ゲートが前記入力信号の入力端子に接続されて、ソースが前記第１の導電経路に接続されるとともにドレインが高電位端子に接続された、前記入力信号の入力に応じて前記第１の導電経路の電位を上昇させる第１３のトランジスタをさらに有することを特徴とする請求項１乃至請求項６のいずれか１つに記載のシフトレジスタ回路。
8. 請求項１乃至請求項７のいずれか１つに記載のシフトレジスタ回路を有するドライバ回路と、
   前記ドライバ回路が出力する信号に従って発光する発光素子によって画像を表示する表示パネルと
   を備えたことを特徴とする画像表示装置。
9. 請求項１乃至請求項７のいずれか１つに記載のシフトレジスタ回路を有するドライバ回路と、
   前記ドライバ回路が出力する信号に従って画像を表示する液晶パネルと
   を備えたことを特徴とする画像表示装置。

Images