CN105144276B - 显示装置及其驱动方法 - Google Patents

显示装置及其驱动方法 Download PDF

Info

Publication number
CN105144276B
CN105144276B CN201480022504.1A CN201480022504A CN105144276B CN 105144276 B CN105144276 B CN 105144276B CN 201480022504 A CN201480022504 A CN 201480022504A CN 105144276 B CN105144276 B CN 105144276B
Authority
CN
China
Prior art keywords
mentioned
display
during
signal
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201480022504.1A
Other languages
English (en)
Other versions
CN105144276A (zh
Inventor
山本薰
小川康行
织田明博
富田雅裕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN105144276A publication Critical patent/CN105144276A/zh
Application granted granted Critical
Publication of CN105144276B publication Critical patent/CN105144276B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/10—Intensity circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356017—Bistable circuits using additional transistors in the input circuit
    • H03K3/356026—Bistable circuits using additional transistors in the input circuit with synchronous operation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G09G2330/022—Power management, e.g. power saving in absence of operation, e.g. no data being entered during a predetermined time
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/027—Arrangements or methods related to powering off a display

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

本发明的一个方式的显示装置(100)具备：显示部(110)，其包括排列成矩阵状的多个像素部；扫描线驱动电路(120)，其具有用于驱动与构成上述显示部的像素部连接的扫描线的输出晶体管；以及显示控制电路(140)，其在显示期间将用于使上述显示部显示图像的信号提供给上述驱动部，在显示中止期间控制上述输出晶体管的偏置状态，使得在上述显示期间升高了的上述输出晶体管的阈值电压的绝对值减小。

Description

显示装置及其驱动方法
技术领域
本发明涉及显示装置及其驱动方法，更详细地说，涉及抑制构成周边电路的晶体管的阈值电压的偏移的技术。
本申请基于2013年4月25日于日本申请的特愿2013－092425号主张优先权，将其内容引用于此。
背景技术
近年来，在有源矩阵型的显示装置中，所谓的单片电路技术已经普及，所述单片电路是在同一玻璃基板上形成像素用TFT(Thin Film Transistor：薄膜晶体管)以及周边电路用TFT，上述像素用TFT用于对像素注入电荷，上述周边电路用TFT构成用于驱动与像素用TFT连接的扫描线或信号线的驱动电路等周边电路。
这种显示装置所具备的驱动电路的作为输出晶体管使用的TFT的栅极电极被施加较高的电压应力。由于该电压应力，作为TFT的电特性之一的栅极阈值电压(以下称为“阈值电压”)偏移。由于电压应力而产生的TFT的阈值电压的偏移是由于电子被困在该TFT的栅极绝缘膜中。若构成驱动电路的TFT的阈值电压显著偏移，则有可能不能够将电荷充分地注入到像素中，显示装置的显示性能下降。
作为试图解决这种问题的现有技术，在特开2006－174294号公报(专利文献1)中记载有设置有用于调整TFT的阈值电压的偏移(变动、偏差)的背栅极的双栅极结构的TFT。根据该现有技术，基于预先通过实验求出的控制电压和阈值电压的关系，对背栅极施加与阈值电压的变动同极性的控制电压，从而调整TFT的阈值电压的变动。
现有技术文献
专利文献
专利文献1:特开2006－174294号公报
发明内容
发明要解决的问题
然而，虽然根据专利文献1所记载的技术能够基于预先通过实验求出的控制电压和阈值电压的关系对TFT的阈值电压的偏移进行调整和补偿，但是，例如在其阈值电压的偏移量大的情况下，需要对背栅极施加高达几十V(伏特)的电压。而且，必须根据TFT的阈值电压的偏移程度调整施加到背栅极的电压。
本发明是鉴于上述问题完成的，其目的在于，提供能够减小构成驱动电路的晶体管的阈值电压的偏移、抑制显示性能的下降的显示装置及其驱动方法。
用于解决问题的方案
为了解决上述问题，本发明的一个方式是具有如下构成的显示装置，该构成具备：显示部，其包括排列成矩阵状的多个像素部；驱动部，其具有用于驱动与构成上述显示部的像素部连接的扫描线的输出晶体管；以及控制部，其在显示期间将用于使上述显示部显示图像的信号提供给上述驱动部，在显示中止期间控制上述输出晶体管的偏置状态，使得在上述显示期间升高了的上述输出晶体管的阈值电压的绝对值减小。
为了解决上述问题，本发明的一个方式是显示装置的驱动方法，该显示装置具备：显示部，其包括排列成矩阵状的多个像素部；驱动部，其具有用于驱动与构成上述显示部的像素部连接的扫描线的输出晶体管；以及控制部，其在显示期间将用于使上述显示部显示图像的信号提供给上述驱动部，上述驱动方法具有包括以下步骤的构成：上述控制部在显示中止期间控制上述输出晶体管的偏置状态，使得在上述显示期间中发生变动的上述输出晶体管的阈值电压的绝对值减小。
发明效果
根据本发明的一个方式，能够抑制构成驱动电路的晶体管的阈值电压的偏移。
附图说明
图1是表示本发明的第1实施方式的显示装置的构成的一例的概略框图。
图2是表示第1实施方式中的移位寄存电路的构成的一例的概略框图。
图3是表示第1实施方式中的移位寄存单元电路的构成的一例的电路图。
图4是表示第1实施方式中的信号线驱动电路的构成的一例的概略框图。
图5是用于说明第1实施方式中的信号线驱动电路的升压动作的说明图。
图6是表示第1实施方式中的移位寄存电路的动作的一例的时序图。
图7是表示第1实施方式中的移位寄存单元电路的动作的一例的时序图。
图8A是用于说明第1实施方式中的TFT的阈值电压发生变动的机制(阈值电压的升高机制)的第1说明图。
图8B是用于说明第1实施方式中的TFT的阈值电压发生变动的机制(阈值电压的升高机制)的第2说明图。
图9A是用于说明第1实施方式中的TFT的阈值电压发生变动的机制(阈值电压的降低机制)的第1说明图。
图9B是用于说明第1实施方式中的TFT的阈值电压发生变动的机制(阈值电压的降低机制)的第2说明图。
图10是表示构成第1实施方式的移位寄存电路的晶体管的特性的一例的特性图。
图11是表示第2实施方式中的移位寄存电路的动作的一例的时序图。
图12是表示第3实施方式中的移位寄存电路的动作的一例的时序图。
图13是表示第4实施方式中的移位寄存电路的动作的一例的时序图。
图14是表示第5实施方式中的移位寄存电路的动作的一例的时序图。
图15是表示第6实施方式中的移位寄存电路的动作的一例的时序图。
图16是表示第7实施方式中的移位寄存电路的动作的一例的时序图。
图17是表示第8实施方式中的移位寄存电路的动作的一例的时序图。
图18是表示第9实施方式中的移位寄存电路的动作的一例的时序图。
图19是表示构成第10实施方式中的移位寄存电路的晶体管的结构(双栅极结构)的一例的截面图。
图20是表示第10实施方式中的移位寄存电路的动作的一例的时序图。
图21是示意性地表示第10实施方式的双栅极结构的晶体管的阈值的变化的一例的图。
图22是用于说明第11实施方式的便携终端装置的动作的一例的流程图。
具体实施方式
[第1实施方式](构成的说明)
说明本发明的第1实施方式的显示装置100的构成。
图1是表示本发明的第1实施方式的显示装置100的构成的一例的概略框图。如图1所示，显示装置100是有源矩阵型的液晶显示装置，具备：显示部110、扫描线驱动电路(驱动部)120、信号线驱动电路130、显示控制电路(控制部)140。
显示部110具备：多根信号线SL1,SL2,…,SLm(m：自然数)，其配置于水平线方向；多根扫描线GL1,GL2,…,GLn(n：自然数)，其配置于垂直线方向；以及多个像素部PIX。
像素部PIX以位于信号线SL1,SL2,…,SLm和扫描线GL1,GL2,…,GLn的交叉点的方式配置成矩阵状，形成显示装置100的显示区域。并且，多个像素部PIX分别具备：液晶材料(未图示)，其配置于2个基板之间；像素用TFT(Thin Film Transistor：薄膜晶体管)114，其设置于基板上；像素电容部115，其由上述液晶材料形成；以及共用电极(透明电极)Tcom。
像素用TFT114的栅极连接于通过上述交叉点的扫描线GLp(p：满足1≤p≤n的任意整数)，源极连接于信号线SLq(q：满足1≤q≤m的任意整数)，漏极连接于像素电容部115的第1端子。像素电容部115的第2端子为共用端子Tcom。像素电容部115保持与基于在显示装置100中显示视频(图像)的数据信号的各像素值(灰度值)相对应的电压。
在本实施方式中，像素用TFT114为N沟道型场效应晶体管。
像素用TFT114不限于薄膜晶体管，可以是任意种类的晶体管。
像素用TFT114的半导体层的材料能够使用氧化物半导体。氧化物半导体层例如是In－Ga－Zn－O系的半导体层。氧化物半导体层例如包括In－Ga－Zn－O系的半导体。此处，In－Ga－Zn－O系半导体是In(铟)、Ga(镓)、Zn(锌)的三元系氧化物，In、Ga以及Zn的比例(组成比)没有特别限定，例如包括In：Ga：Zn＝2：2：1、In：Ga：Zn＝1：1：1、In：Ga：Zn＝1：1：2等。在本实施方式中，例如使用以1：1：1的比例包含In、Ga以及Zn的In－Ga－Zn－O系半导体膜。
具有In－Ga－Zn－O系半导体层的TFT具有高迁移率(大于a－SiTFT的20倍)以及低泄漏电流(不到a－SiTFT的100分之1)，因此适合用作驱动TFT和像素TFT。若使用具有In－Ga－Zn－O系半导体层的TFT，则能大幅降低显示装置的消耗功率。
In－Ga－Zn－O系半导体可以是非晶质，也可以包含结晶质部分，具有结晶性。优选结晶质In－Ga－Zn－O系半导体是c轴与层面大致垂直地进行取向的结晶质In－Ga－Zn－O系半导体。这种In－Ga－Zn－O系半导体的结晶结构例如已被特开2012－134475号公报公开。本说明书中引用特开2012－134475号公报的所有公开内容作为参考。
氧化物半导体层也可以包括其它氧化物半导体来取代In－Ga－Zn－O系半导体。例如可以包括Zn－O系半导体(ZnO)、In－Zn－O系半导体(IZO(注册商标))、Zn－Ti－O系半导体(ZTO)、Cd－Ge－O系半导体、Cd－Pb－O系半导体、CdO(氧化镉)、Mg－Zn－O系半导体、In―Sn―Zn―O系半导体(例如In2O3－SnO2－ZnO)、In－Ga－Sn－O系半导体等。
后述的周边电路用TFT等也是同样的。
扫描线驱动电路120具备移位寄存电路121，是将扫描信号(后述的栅极信号G1,G2,…Gn)从移位寄存电路121依次提供给扫描线GL1,GL2,…,GLn的电路。响应于扫描信号，像素部PIX按水平线单位被驱动。在扫描线驱动电路120中，移位寄存电路121与时钟信号(后述的时钟信号GCK1,GCK2)同步地使栅极起始脉冲信号(后述的起始脉冲信号GSP)依次移位，从而，空开规定时间间隔地将扫描信号分别输出到扫描线GL1,GL2,…,GLn。
移位寄存电路121具有输出晶体管(后述的TFT1213)，所述输出晶体管用于驱动与构成显示部110的像素部PIX连接的扫描线GL1,GL2,…,GLn。在本实施方式中，如后述那样，通过控制该移位寄存电路121的输出晶体管的偏置状态，抑制其阈值电压Vth的偏移，抑制显示性能的下降。后面详细说明移位寄存电路121。
在本实施方式中，扫描线驱动电路120由与上述像素用TFT114形成在同一玻璃基板上的周边电路用TFT构成。此处，周边电路用TFT与像素用TFT114同样，是N型晶体管，其半导体层的材料与像素用TFT114同样，例如能够使用In－Ga－Zn－O等氧化物半导体等。不过，周边电路用TFT不限于薄膜晶体管，可以是任意种类的晶体管。
信号线驱动电路130是生成向各像素部PIX提供与像素值(灰度值)相对应的电压的数据信号并将其输出到信号线SL1,SL2,…,SLm的电路。信号线驱动电路130与由扫描线驱动电路120进行的扫描线GL1,GL2,…,GLn的驱动同步地将1水平线的量的数据信号经由信号线SL1,SL2,…,SLm提供给各像素部PIX。
显示控制电路140生成要在显示部110中显示图像所需的各种控制信号并将其提供给扫描线驱动电路120和信号线驱动电路130。在本实施方式中，显示控制电路140在图像的显示期间将用于使显示部110显示图像的信号提供给扫描线驱动电路120和信号线驱动电路130。并且，显示控制电路140在显示中止期间控制上述输出晶体管的偏置状态，使得在图像的显示期间由于电压应力等而升高的扫描线驱动电路120的输出晶体管(后述的TFT1213)的阈值电压Vth的绝对值减小。
被提供给扫描线驱动电路120的控制信号例如有栅极起始脉冲信号(GSP)、栅极移位时钟信号(GSC)、栅极输出使能信号(GOE)。并且，被提供给信号线驱动电路130的控制信号例如有源极起始脉冲(SSP)、源极移位时钟信号(SSC)、源极输出使能信号(SOE)、极性控制信号(POL)等。
然后，参照图2，说明第1实施方式中的移位寄存电路121的构成。
图2是表示第1实施方式中的移位寄存电路121的构成的一例的概略框图。如该图所示，移位寄存电路121具备与多条扫描线GL1,GL2,GL3,GL4,…,GLn相对应的多个移位寄存单元电路(SR单元电路)1211,1212,1213,1214,…,121n。该多个移位寄存单元电路1211,1212,1213,1214,…,121n级联连接。
当移位寄存单元电路1211,1212,1213,1214,…,121n从显示控制电路140接受栅极起始脉冲信号GSP时，基于由信号线驱动电路130提供的时钟信号GCK1,GCK2实施移位动作，向扫描线GL1,GL2,GL3,GL4,…,GLn依次输出栅极信号G1,G1,G2,G3,G4,…,Gn。时钟信号GCK1的相位和时钟信号GCK2的相位如后述的图6所示，彼此相差180度。
在本实施方式中，多个移位寄存单元电路1211,1212,1213,1214,…,121n分别作为与时钟信号GCK1,GCK2同步地传输信号的一种主从型的触发器而发挥功能。该多个移位寄存单元电路1211,1212,1213,1214,…,121n均具有同样的构成，下面，当指称各个移位寄存单元电路1211,1212,1213,1214,…,121n时，酌情将其称为“移位寄存单元电路1210”。
移位寄存单元电路1210具备：时钟端子CK1,CK2、置位端子S、复位端子R、输出端子Q。时钟端子CK1连接有时钟信号GCK1的信号线。另外，移位寄存单元电路1210的时钟端子CK2连接有时钟信号GCK2的信号线。
在移位寄存单元电路1211中，置位端子S连接有栅极起始脉冲信号GSP的信号线，复位端子R连接有下一级移位寄存单元电路1212的输出端子Q的信号线(扫描线GL2)。另外，在移位寄存单元电路1211中，输出端子Q连接有扫描线GL1，并且还连接有下一级移位寄存单元电路1212的置位端子S。
在移位寄存单元电路1212中，置位端子S连接有上一级移位寄存单元电路1211的输出端子Q(扫描线GL1)，复位端子R连接有下一级移位寄存单元电路1213的输出端子Q的信号线(扫描线GL3)。另外，在移位寄存单元电路1212中，输出端子Q连接有扫描线GL2，并且还连接有下一级移位寄存单元电路1213的置位端子S和上一级移位寄存单元电路1211的复位端子R。
以下也同样地，在移位寄存单元电路1213，…121n中，置位端子S连接有上一级移位寄存单元电路的输出端子Q的信号线，复位端子R连接有下一级移位寄存单元电路的输出端子Q的信号线，输出端子Q连接有扫描线GL3,…GLn。
此外，栅极信号G1从第一级移位寄存单元电路1211的输出端子Q输入到最后一级移位寄存单元电路121n的复位端子R。
这样，移位寄存电路121包括级联连接的多个移位寄存单元电路1211,1212,1213,1214,…,121n，构成为，将这些移位寄存单元电路1211,1212,1213,1214,…,121n的输出信号作为栅极信号G1,G2,G3,G4,…,Gn依次输出到扫描线GL1,GL2,GL3,GL4,…,GLn。
然后，参照图3，说明本实施方式中的移位寄存单元电路1210的构成。
图3是表示第1实施方式中的移位寄存单元电路1210的构成的一例的电路图。如该图所示，移位寄存单元电路1210具备TFT1211,1212,1213,1214和电容器1215。TFT1211,1212,1213,1214是上述周边电路用TFT，例如是使用In－Ga－Zn－O等氧化物半导体的N沟道型的薄膜晶体管。
TFT1211的漏极和栅极连接于置位端子S，源极连接于节点N1。TFT1211作为二极管发挥功能，在置位端子S的信号的逻辑状态变为高(High)状态(以下称为“高电平”)的情况下，将以提供给置位端子S的呈高电平的电压为基准下降了TFT1211的阈值电压的量的电压提供给节点N1。
TFT1212的漏极连接于节点N1，栅极连接于复位端子R，源极连接于提供低电源电压VSS的低电源线LVSS。低电源电压VSS是在移位寄存单元电路1210的动作中成为基准的电压，在本实施方式中，是由后述的升压电路132产生的具有负极性的电压VGL(例如－15V)。TFT1212在复位端子R的信号变为高电平的情况下变为导通状态，将节点N1驱动为低(Low)状态(以下称为“低电平”)。该低电平是电压比高电平低的逻辑状态，该低电平的电压为低电源电压VSS。TFT1212在复位端子R的信号变为低电平的情况下变为非导通状态。
TFT1213是用于对输出端子Q输出脉冲信号的输出晶体管。TFT1213的漏极连接于时钟端子CK1，栅极连接于节点N1，源极连接于输出端子Q。在显示装置100中，施加到TFT1213的电压应力最严重，对显示性能的影响很大。对此，在本实施方式中，通过在显示中止期间控制TFT1213的偏置状态，使由于显示期间的电压应力而偏移的TFT1213的阈值电压Vth还原。
TFT1214是用于控制低电源线LVSS和输出端子Q之间的导通状态的晶体管。TFT1214的漏极连接于输出端子Q，栅极连接于时钟端子CK2，源极连接于低电源线LVSS。TFT1214在时钟端子CK2的信号变为高电平的情况下变为导通状态，使输出端子Q的信号电平变为低电平。另外，TFT1214在时钟端子CK2的信号电平变为低电平的情况下变为非导通状态。在TFT1214为非导通状态且TFT1213为导通状态的情况下，时钟端子CK1的信号经由TFT1213传递到输出信号Q。
电容器1215是连接在节点N1和输出端子Q之间的自举用的电容器。电容器1215将输出端子Q的电压的变化量传递到节点N1，将节点N1的电压上推至比输出端子Q的呈高电平的电压与TFT1213的阈值电压的和高的电压。将该动作称为自举动作，TFT1213利用自举动作，不发生由TFT1213的阈值电压Vth引起的电压下降地，将时钟端子CK1的信号的高电平传递到输出端子Q。
很显然，具有这种构成的移位寄存单元电路1210在与输入到时钟端子CK2的时钟信号GCK2同步的定时取得置位端子S的信号，将该取得的信号在与输入到时钟端子CK1的时钟信号GCK1同步的定时传输到输出端子Q。从而，移位寄存单元电路1210作为所谓的主从型的触发器发挥功能。
然后，参照图4和图5，说明信号线驱动电路130。
图4是表示第1实施方式中的信号线驱动电路130的构成的一例的概略框图，主要表示了与被提供给上述扫描线驱动电路120的时钟信号GCK1,GCK2的生成相关的部分。另外，图5是用于说明第1实施方式中的信号线驱动电路130的升压动作的说明图。
在图4中，信号线驱动电路130具备升压电路131,132和驱动器部133。升压电路131,132例如为电荷泵电路。其中，如图5所示，升压电路131使从外部提供的电压VSP(例如+5V)升压而产生正的电压VGH(例如+15V)。相对于此，升压电路132使从外部提供的电压VSN(例如－5V)升压而产生负的电压VGL(例如－15V)。
返回图4来进行说明。驱动器部133具备多个驱动器1331,1332,…。各驱动器将由升压电路131,132产生的正的电压VGH和负的电压VGL的差值电压作为电源电压，根据由上述显示控制电路140所包含的定时控制电路141提供的定时信号进行动作。驱动器1331,1332的各输出信号的高电平和低电平分别由正的电压VGH和负的电压VGL赋予。
即，驱动器1331根据由定时控制电路141提供的定时信号，输出具有由正的电压VGH赋予的高电平和由负的电压VGL赋予的低电平的时钟信号GCK1。驱动器1332也是同样的，但从驱动器1332输出的时钟信号GCK2的相位与从缓冲器1331输出的时钟信号GCK1的相位相差180度。
虽然在图4中省略了记载，但驱动器部133除了驱动器1331,1332以外还具备多个驱动器，该多个驱动器用于基于由上述显示控制电路140提供的图像信号输出与1水平线的量的各像素的灰度值相应的数据信号S1,S2,…,Sm。用于输出这些数据信号S1,S2,…,Sm的多个驱动器能利用公知技术实现，省略其详细说明。
(动作的说明)
然后，说明本实施方式的显示装置100的动作。
本实施方式的显示装置100的动作上的特征在于基于由显示控制电路140进行的控制的扫描线驱动电路120的动作，其它动作与以往装置的动作基本是同样的。对此，下面详细说明基于由显示控制电路140进行的控制的扫描线驱动电路120的动作。
图6是表示构成扫描线驱动电路120的移位寄存电路121(图2)的动作的一例的时序图。在该图中，波形W11,W12,W13分别表示上述时钟信号GCK1的电压波形、时钟信号GCK2的电压波形、栅极起始脉冲信号GSP的电压波形。另外，波形W14,W15,…,W1n分别表示栅极信号G1,G2,…,Gn的电压波形。另外，波形W1th表示图3所示的移位寄存单元电路1210的TFT1213的阈值电压Vth的波形。并且，在该图中，横轴表示时间，纵轴表示各波形的信号电平(电压)。
另外，在图6中，栅极起始脉冲信号GSP与图2所示的第一级移位寄存单元电路1211中的置位端子S的输入信号相对应，是由显示控制电路140提供的信号。栅极信号G1是与移位寄存单元电路1211中的输出端子Q的输出信号相对应的信号。栅极信号G2是与移位寄存单元电路1212中的输出端子Q的输出信号相对应的信号。栅极信号G3是与移位寄存单元电路1213中的输出端子Q的输出信号相对应的信号。
以下也同样地，栅极信号Gn是与移位寄存单元电路121n中的输出端子Q的输出信号相对应的信号。
此外，图中的“H”表示高电平，“L”表示低电平。
在图6的时刻t11以前，上述的构成信号线驱动电路130的驱动器1331和驱动器1332在定时控制电路141的控制下开始动作，产生时钟信号GCK1,GCK2。在本实施方式中，时钟信号GCK1、时钟信号GCK2的周期彼此相同，下面，术语“时钟周期”表示时钟信号GCK1和时钟信号GCK2的各周期，术语“半时钟周期”表示时钟周期的2分之1。
在图6的通常的显示期间T1中，当在时刻t11栅极起始脉冲信号GSP从低电平转变为高电平(参照波形W13)时，扫描线驱动电路120所具备的移位寄存电路121(图2)开始与时钟信号GCK1,GCK2同步的移位动作。
接着，在比时刻t11晚了半时钟周期的时刻t13，响应于栅极起始脉冲信号GSP的上升后的最初的时钟信号GCK1的上升，移位寄存单元电路1211使栅极信号G1从低电平转变为高电平，将脉冲信号作为栅极信号G1输出(参照图6的波形W14)。移位寄存单元电路1211将栅极信号G1输出到下一级移位寄存单元电路1212的置位端子S。
接着，在比时刻t13晚了半时钟周期的时刻t15，响应于栅极信号G1的上升后的最初的时钟信号CK2的上升，移位寄存单元电路1212使栅极信号G2从低电平转变为高电平，将脉冲信号作为栅极信号G2输出(参照图6的波形W15)。移位寄存单元电路1212将栅极信号G2输出到下一级移位寄存单元电路1213的置位端子S。
以下也同样地，与时钟信号GCK1,GCK2同步地，移位寄存电路1213,…,121n将脉冲信号作为栅极信号G3,…,Gn依次输出(参照图6的波形W16,…,W1n)。通过上述步骤，从时刻t11到时刻t111，输出1帧的量的栅极信号G1,G2,G3,…,Gn。之后，在显示期间T1，对于与显示图像相应的多个帧，反复输出栅极信号G1,G2,G3,…,Gn。
这样，与时钟信号GCK1,GCK2同步地，移位寄存电路121实施将栅极起始脉冲信号GSP的高电平从第一级移位寄存单元电路1211朝着最后一级移位寄存单元电路121n依次传输的移位动作，从而，将相位错开半时钟周期的多个脉冲信号作为栅极信号G1,G2,G3,…,Gn依次输出。
在显示期间T1中的上述移位动作的过程中，由于电压应力，构成图3所示的移位寄存单元电路1210的TFT1213的阈值电压Vth从初始的阈值电压Vth0朝着上限阈值电压Vthu逐渐增加(参照图6的波形W1th)。此处，初始的阈值电压Vth0是施加电压应力之前的TFT1213的阈值电压Vth，上限阈值电压Vthu是不对显示部110的图像的显示性能产生影响的TFT1213的阈值电压Vth的规定上限值。这种阈值电压Vth的升高是在栅极信号G1,G2,G3,…,Gn变为高电平的期间发生的，其机制在后面叙述。
接着，在时刻t2，在构成显示控制部140的定时控制电路141的控制下，构成信号线驱动电路130的驱动器1331和驱动器1332(图4)分别不改变时钟信号GCK1和时钟信号GCK2的各脉冲宽度(高电平的期间)地，仅将它们的时钟周期设定为比显示期间T1的时钟周期长的值。从而，在紧接着显示期间T1的显示中止期间T2中，时钟信号GCK1,GCK2的各频率变为比显示期间T1中的时钟信号GCK1,GCK2的频率小的值。
具体来说，当将显示期间T1中的时钟信号GCK1,GCK2的各时钟周期设为tck1，将显示期间T2中的时钟信号GCK1,GCK2的各时钟周期设为tck2时，显示期间T1中的时钟频率fck1由fck1＝1/tck1来表示，显示期间T2中的时钟频率fck2由fck2＝1/tck2来表示。
此处，若设tck2＞tck1，则能得到关系fck1＞fck2。即，在紧接着显示期间T1的显示中止期间T2中，时钟信号GCK1,GCK2的频率fck2比显示期间T1中的时钟信号GCK1,GCK2的频率fck1小。在图6的例子中，显示中止期间T2中的时钟信号GCK1,GCK2的频率fck2被设定为显示期间T1中的时钟信号GCK1,GCK2的时钟频率fck1的大致4分之1。因此，与显示中止期间T2中的1帧相对应的从时刻t2到时刻t21的时间是与显示期间T1中的1帧相对应的从时刻t11到时刻t111的时间的大致4倍。这样，显示控制电路140将频率比在显示期间T1中提供给扫描线驱动电路120的时钟信号GCK1,GCK2的频率低的信号在显示中止期间T2的各帧中作为时钟信号GCK1,GCK2反复地从信号线驱动电路130提供给扫描线驱动电路120。
TFT1213的阈值电压Vth的升高不管是在显示期间T1和显示中止期间T2的哪个期间，都是在栅极信号G1,G2,…,Gn变为高电平的期间发生的。然而，当将显示中止期间T2中的时钟频率fck2设定为比显示期间T1中的时钟频率fck1小的值时，与显示期间T1相比较，在显示中止期间T2中，栅极信号G1,G2,…,Gn变为高电平的频度下降。因此，与显示期间T1相比较，在显示中止期间T2中施加到TFT1213的栅极的电压应力下降。当TFT1213的电压应力下降时，如后述那样，从TFT1213的栅极绝缘膜释放出的电子的数量超过注入到TFT1213的栅极绝缘膜的电子的数量。
其结果是，在显示中止期间T2中，TFT1213的阈值电压Vth朝着初始的阈值电压Vth0逐渐下降(参照图6的波形W1th)。
此外，TFT1213的阈值电压Vth的下降的程度依赖于显示中止期间T2中的时钟信号GCK1,GCK2的时钟频率fck2。因此，例如适当地设定时钟频率fck2，使得TFT1213的阈值电压Vth在显示中止期间T2中的期望的期间内还原到初始的阈值电压Vth0。
然后，参照图7，说明图3所示的移位寄存单元电路1210的动作。
图7是表示第1实施方式中的移位寄存单元电路1210的动作的一例的时序图。在该图中，波形W1,W2,W3,W4,W5,W6分别表示输入到时钟端子CK1的时钟信号GCK1的电压波形、输入到时钟端子CK2的时钟信号GCK2的电压波形、输入到置位端子S的脉冲信号的电压波形、节点N1的电压波形、输出端子Q的输出信号的电压波形以及输入到复位端子R的脉冲信号的电压波形。
在图7中，V1表示输入到置位端子S的脉冲信号从高电平下降了TFT1213的阈值电压Vth的量的电压。另外，V2表示通过自举动作，以电压V1为基准升高了电容器1215的端子间电压的量的电压，是比输入到时钟端子CK1的时钟信号GCK1的呈高电平的电压与TFT1213的阈值电压Vth的和高的电压。节点N1的电压与施加到TFT1213的栅极的栅极电压Vg相对应。图7的时刻t11,t13,t15分别与上述的图1的时刻t11,t13,t15相对应。
为了便于说明，在时刻t11以前的初始状态，将时钟端子CK1,CK2、置位端子S、节点N1、输出端子Q、复位端子R的各信号电平设为低电平。从该初始状态起，在时刻t11，当置位端子S的脉冲信号从低电平转变为高电平时，移位寄存单元电路1210的TFT1211变为导通状态，TFT1211将电压V1提供给节点N1(参照图7的波形W4)。从而，TFT1211对连接于节点N1的电容器1215进行预充电。此外，电压V1是比置位端子S的脉冲信号的高电平低了TFT1211的阈值电压的量Vth的电压，但从二进制逻辑的信号电平来说是高电平的电压。
当在时刻t11节点N1变为电压V1时，TFT1213的栅极端子被施加呈高电平的栅极电压Vg。从而，TFT1213变为导通状态。此时，时钟端子CK2的时钟信号GCK2的信号电平为低电平，因此，TFT1214为非导通状态。即使像这样TFT1214处于非导通状态且TFT1213变为导通状态，在时刻t11时钟端子CK1的时钟信号GCK1也还是低电平，因此，移位寄存单元电路1210的输出端子Q的信号电平保持在低电平。
接着，在时刻t12，当置位端子S的脉冲信号从高电平转变为低电平时，TFT1211变为非导通状态，TFT1211停止节点N1的预充电。即使节点N1的预充电停止，节点N1的电压V1被电容器1215等电容成分保持，因此TFT1213维持在导通状态。
接着，在时刻t13，当时钟端子CK1的脉冲信号从低电平转变为高电平时，该信号的高电平通过TFT1213传递到输出端子Q，TFT1213开始对输出端子Q输出高电平。此时，输出端子Q的信号电平从低电平转变为高电平，从而，节点N1的电压经由电容器1215被上推至电压V2(自举动作)。通过该自举动作，TFT1213将时钟端子CK1的时钟信号GCK1的高电平不发生电压下降地传递到输出端子Q。
然后，在时刻t14，当时钟端子CK1的时钟信号GCK1从高电平转变为低电平时，该低电平通过TFT1213传递到输出端子Q，TFT1213开始对输出端子Q输出低电平。在这种情况下，输出端子Q的信号电平从高电平转变为低电平，从而，节点N1的电压经由电容器1215被下拉至原来的电压V1。
这样，移位寄存单元电路1210在从时刻t13到时刻t14的期间，如图7的电压波形W5所示，对输出端子Q输出高电平的脉冲信号，在时刻t14，输出端子Q的信号电平变为低电平。
接着，在时刻t15，当复位端子R的脉冲信号从低电平转变为高电平时，TFT1212变为导通状态。从而，TFT1212开始进行连接于节点N1的电容器1215的放电，将节点N1的信号电平驱动为低电平。节点N1的信号电平变为低电平，从而，TFT1213的栅极端子被施加呈低电平的栅极电压Vg。其结果是，TFT1213变为非导通状态。并且，在时刻t15，当时钟端子CK2的时钟信号GCK2从低电平转变为高电平时，TFT1214变为导通状态。从而，输出端子Q的信号电平保持为低电平。
然后，在时刻t16，当复位端子R的脉冲信号从高电平转变为低电平时，TFT1212变为非导通状态，TFT1212停止进行连接于节点N1的电容器1215的放电。从而，移位寄存单元电路1210的电路状态返回初始状态，移位寄存单元电路1210准备进行后面的动作。
这样，移位寄存单元电路1210与提供给时钟端子CK1,CK2的时钟信号GCK1,GCK2同步地取得从上一级移位寄存单元电路提供给置位端子S的脉冲信号的信号电平，将其从输出端子Q输出并且传输到下一级移位寄存单元电路。从而，很显然，移位寄存单元电路1210是作为主从型的触发器发挥功能的。
此外，在图7中，从时刻t11到时刻t13的期间例如是与显示装置100的1H期间(1水平线的数据写入期间)相对应的期间。
然后，参照图8A、图8B、图9A、图9B，说明TFT1213的阈值电压Vth偏移(升高/降低)的机制。
图8A和图8B是用于说明第1实施方式中的TFT的阈值电压Vth偏移的机制的说明图，是用于说明阈值电压Vth升高的情况下的机制的图。如上所述，TFT1213的阈值电压Vth的升高是在栅极信号G1,G2，…Gn变为高电平的期间发生的。
特别是，在图7的从时刻t12到时刻t13的升压动作紧前的期间，如图8A所示，在TFT1213的栅极电极(G)施加作为电压V1的从与输入到置位端子S的脉冲信号的高电平相对应的电压VGH(例如+15V)中减去TFT1211的阈值电压所得的电压VGH’(例如约+14V)。
另外，成为如下状态：在源极电极(S)和漏极电极(D)分别施加有与施加到时钟端子CK1的时钟信号GCK1的低电平相对应的电压VGL(例如－15V)。在该状态下，TFT1213的电压应力变为最大。
此外，在图8A中，符号“COM”表示共用端子Tcom(图1)。通常，在共用端子Tcom，通常在对像素注入电荷时，为了补偿因像素用TFT的栅极和源极/漏极之间的耦合电容而产生的像素电极的电压变动量，施加与该电压变动量相对应的电压Vcom(例如－0.7V)。
图8B是用于说明TFT1213的阈值电压Vth升高时的电子的移动情况的截面图。如图8B所示，TFT1213具有：基板11、栅极电极12、栅极绝缘膜13、源极电极14、漏极电极15、半导体层16、绝缘膜17。在绝缘层17的上层形成有密封材料(液晶)18、透明电极19。基板11例如为玻璃基板，在基板11上形成有栅极电极12。另外，在栅极电极12的上部，与栅极电极12相接地形成有栅极绝缘膜13。在栅极绝缘膜13的上部，例如由In－Ga－Zn－O等氧化物半导体形成半导体层16，在该半导体层16的两端形成源极电极14和漏极电极15。即，配置于漏极电极15和源极电极14之间地形成半导体层16。与栅极绝缘膜13相接地形成半导体层16、源极电极14以及漏极电极15。并且，在半导体层16、源极电极14以及漏极电极15的上层形成有绝缘膜17(绝缘层)。在绝缘层17的上层，夹着密封材料(液晶)18形成有透明导电膜19。该透明导电膜19形成共用电极Tcom(图1)。
具有这种器件结构的TFT1214是使用光刻法的工艺形成的。
此处，在上述TFT1213的电压应力变为最大的升压动作紧前的状态下，成为如下状态：在半导体层16和栅极电极12之间施加有例如约29V(VGH’(约+14V)－VGL(－15V))的差值电压。由于该差值电压，形成由栅极电极12朝向源极电极14和漏极电极15的电场，由于该电场的作用，电子从半导体层16注入到栅极绝缘膜13。若该电子滞留在半导体层16和栅极电极12的界面附近，则栅极电极12和半导体层16之间的电场变弱，其结果是，TFT1213的阈值电压Vth升高。
图9A和图9B是用于说明第1实施方式中的TFT的阈值电压Vth偏移的机制的说明图，是用于说明阈值电压Vth下降的情况下的机制的图。此处，图9A表示TFT1213的阈值电压Vth下降时的偏置状态的一例，图9B表示TFT1213的阈值电压Vth下降时的电子的移动情况。
TFT1213的阈值电压Vth的下降在显示中止期间T2中是在栅极信号G1,G2,…,Gn变为低电平的期间发生的。在这种情况下，如图9B所示，成为如下状态：在TFT1213的栅极电极施加有电压VGL(例如－15V)，在源极电极14和漏极电极15也分别施加有电压VGL(例如－15V)。因此，在这种情况下，成为在半导体层16和栅极电极12之间施加有约0V的电压的状态，不形成由栅极电极12朝向源极电极14和漏极电极15的电场。
然而，作为发挥TFT1213的背栅极的作用的透明导电膜19的共用端子Tcom(图1)如上所述例如偏置到－0.7V。因此，相对于栅极电极12，透明导电膜19的电位变高，形成由透明导电膜19朝向栅极电极12的电场。由于该电场的作用，注入到栅极绝缘膜13的电子朝着透明导电膜19释放。其结果是，在显示中止期间T2中，TFT1213的阈值电压Vth下降，还原到初始的阈值电压Vth0(参照图6的波形W1th)。
在显示期间T1中也存在栅极信号G1,G2,…,Gn变为低电平的期间，因此，在显示期间T1中，也能与显示中止期间T2同样地从栅极绝缘膜13中释放电子。然而，由于对栅极绝缘膜13注入电子时的电场强度和从栅极绝缘膜13中释放电子时的电场强度的不同，与电子的释放相比电子的注入处于优势。因此，与在显示期间T1栅极信号G1,G2,…,Gn变为高电平的频度变高相辅相成地，在显示期间T1，TFT1213的阈值电压Vth呈现升高的倾向。
相反地，在显示中止期间T2中也存在栅极信号G变为高电平的期间，因此，在显示中止期间T2中电子也能注入到栅极绝缘膜13。然而，在显示中止期间T2中，与显示期间T1相比较，栅极信号G1,G2,…,Gn变为高电平的频度降低。因此，在显示中止期间T2中，与电子的注入相比电子的释放处于优势，TFT1213的阈值电压Vth呈现下降的倾向。
这样，在本实施方式中，在显示控制电路140的控制下，在显示中止期间T2中，在栅极信号G1,G2,…,Gn变为低电平的期间，使构成移位寄存单元电路1210的TFT1213的栅极(栅极电极12)、源极(源极电极14)以及漏极(漏极电极15)偏置到TFT1213的背栅极电压以下，从而，形成由背栅极朝向栅极电极12的电场，由于该电场的作用，使注入到栅极绝缘膜13的电子释放。
因此，根据本实施方式，即使在显示期间T1中TFT1213的阈值电压Vth升高，也能够在显示中止期间T2中使该阈值电压Vth下降并还原。因此，能实现使显示动作稳定、具有高可靠性的显示装置。另外，根据本实施方式，不需要预想周边电路的TFT的电特性的劣化而使用大尺寸的TFT，因此能够使周边电路的TFT的尺寸小型化。因此，能实现显示装置的窄边框化和低消耗功率。
并且，根据本实施方式，为了使显示中止期间T2中的时钟频率比显示期间T1中的时钟频率低，只要利用定时控制电路141仅控制时钟信号GCK1,GCK2的各时钟周期(脉冲间隔)即可，因此，能够利用简易的定时控制来缓和TFT1213的电压应力，抑制其阈值电压Vth的偏移。
另外，例如只要采用使用In－Ga－Zn－O等氧化物半导体的N沟道型的薄膜晶体管作为构成移位寄存单元电路1210的TFT121,1212,1213,1214，就能够实现截止泄漏电流的减小和高驱动力。
此处，图10是表示构成第1实施方式的移位寄存电路121的TFT的特性的一例的特性图，是表示使用In－Ga－Zn－O等氧化物半导体的N沟道型的薄膜晶体管的特性的一例的图。在该图中，实线表示使用In－Ga－Zn－O等氧化物半导体的N沟道型的薄膜晶体管的特性，虚线表示以往的非晶硅TFT的特性。由图10可知，通过采用使用氧化物半导体的N沟道型的薄膜晶体管，与以往的非晶硅TFT的特性相比较，能够使截止泄漏电流变小3个数量级以上，能够将TFT1211～1214的驱动力(漏极电流)改善到20倍的程度。另外，通过这种高驱动力，与使用非晶硅TFT的情况相比较，能够将TFT1211～1214的尺寸缩小到例如20分之1的程度，窄边框化成为可能。
另外，通过采用使用氧化物半导体的N沟道型的薄膜晶体管，还能够改善驱动频率特性。即，在使用非晶硅TFT的情况下，显示中止期间T2中的驱动频率的下限例如为45Hz，而利用使用氧化物半导体的N沟道型的薄膜晶体管，能够将驱动频率改善到例如0.2Hz的程度。从而，与使用非晶硅TFT的情况相比较，能将显示中止期间T2中的消耗功率降低到例如100分之1的程度以下。
此外，在上述的第1实施方式中，在显示中止期间T2中使TFT1213的阈值电压Vth下降的情况下，如图8A和图8B所示例的那样，将栅极电极12、源极电极14以及漏极电极15偏置到电压VGL(例如－15V)，使该各电极的电压偏置到作为发挥背栅极的作用的共用端子Tcom的透明导电膜19的电压以下，但不限于该例，只要能够使升高的TFT的阈值电压Vth还原，也可以将栅极电极12、源极电极14以及漏极电极15的各电极以相互不同的电压进行偏置。
另外，在上述的第1实施方式中，将注入到栅极绝缘膜13的电子作为对象使其在显示中止期间T2中从栅极绝缘膜13中释放，但并不一定限定于注入到栅极绝缘膜13的电子，能够将与TFT的阈值电压Vth的升高相关的任意电子设为对象。
[第2实施方式]
然后，参照图11，说明本发明的第2实施方式。
在第2实施方式中，沿用第1实施方式中使用的图1至图4所示的构成。
在上述第1实施方式中，使显示中止期间T2中的时钟频率比显示期间T1中的时钟频率低，但在第2实施方式中，显示控制电路140在显示中止期间T2的一部分期间中与第1实施方式同样地降低时钟频率，控制该TFT1213的偏置状态使得TFT1213(输出晶体管)的阈值电压Vth的绝对值减小。此外，在本实施方式中，显示控制电路140在显示中止期间T2的其余期间中将显示部110的电源控制为断开状态。
其它构成和动作与上述第1实施方式是同样的。
此外，第2实施方式不仅能够应用于第1实施方式，也能够应用于后述的第3实施方式至第12实施方式。
图11是表示第2实施方式中的移位寄存电路121的动作的一例的时序图。在该图中，波形W21,W22,W23分别表示时钟信号GCK1的电压波形、时钟信号GCK2的电压波形、栅极起始脉冲信号GSP的电压波形。另外，波形W24,W25,W26,…,W2n分别表示栅极信号G1,G2,G3,…,Gn的电压波形。另外，波形W2th表示图3所示的移位寄存单元电路1210的TFT1213的阈值电压Vth的波形。
在图11的例子中，在显示中止期间T2中与m(m：自然数)帧相对应的从时刻t2到时刻t22的期间，与第1实施方式同样地产生频率低的栅极信号G1,G2,…,Gn，控制TFT1213的偏置状态使得该TFT1213(输出晶体管)的阈值电压Vth的绝对值减小。在该例中，TFT1213的阈值电压Vth在比显示中止期间T2结束的时刻t3靠前的时刻t22还原到初始的阈值电压Vth0。当TFT1213的阈值电压Vth还原时(即，当注入到栅极氧化膜13的电子全部释放时)，TFT1213的阈值电压Vth变为恒定，不发生变化(参照图11的时刻t22～t3中的波形W2th)。因此，阈值电压Vth还原之后，不需要将TFT1213的栅极维持为低电平，即使继续对TFT1213的栅极施加低电平的电压(例如－15V)，为此消耗的功率也都会浪费。
对此，在本实施方式中，显示控制电路140在从时刻t22到下一显示期间开始的时刻t3之间将显示装置100的例如包括升压电路131,132的信号线驱动电路130和扫描驱动电路120的电源控制为断开状态，使其动作停止。
从而，将时钟信号GCK1,GCK2、栅极起始脉冲信号GSP、栅极信号G1,G2,G3,…,Gn的各信号电平设为地电平GND(参照图11的时刻t22～t3中的波形W21,W22,W23,W24,W25,W26,…,W2n)。
根据本实施方式，在TFT1213的阈值电压Vth还原之后的从时刻t22到时刻t3的期间，包括升压电路131,132的信号线驱动电路130和扫描线驱动电路120的电源被控制为断开状态，因此，不会产生这些电路所消耗的功率。因此，与上述第1实施方式相比较，能进一步抑制显示中止期间T2中的消耗功率。另外，由于时钟信号GCK1,GCK2、栅极起始脉冲信号GSP、栅极信号G1,G2,G3,…,Gn的各信号电平变为地电平GND，因此，TFT1213的栅极电极、源极电极、漏极电极也变为地电平GND。因此，不会对TFT1213施加电压应力，其阈值电压Vth不会发生变动。
[第3实施方式]
然后，参照图12，说明本发明的第3实施方式。
在第3实施方式中也沿用第1实施方式中使用的图1至图4所示的构成。
在本实施方式中，与第1实施方式同样地，显示控制电路140将频率比在显示期间T1中提供给扫描线驱动电路120的信号的频率低的信号在显示中止期间T2中提供给扫描线驱动电路120，此外，将电压振幅比在显示期间T1中提供给扫描线驱动电路120的信号的电压振幅小的信号在显示中止期间T2中提供给扫描线驱动电路120。
其它构成和动作与第1实施方式是同样的。此外，第3实施方式不仅能够应用于第1实施方式，也能够应用于第2实施方式。
具体来说，当将显示期间T1中的栅极信号G1,G2,G3,…,Gn等各信号的电压振幅设为Vck1，将显示中止期间T2中的各信号的电压振幅设为Vck2时，显示控制电路140控制显示中止期间T2中的各信号的高电平，使得Vck1≥Vck2。从而，在本实施方式中，在显示中止期间T2中，将栅极信号G1,G2,…Gn的各电压振幅设定为第1实施方式中的电压振幅以下。
其它构成和动作与第1实施方式是同样的。
图12是表示第3实施方式中的移位寄存电路121的动作的一例的时序图。在该图中，波形W31,W32,W33分别表示时钟信号GCK1的电压波形、时钟信号GCK2的电压波形、栅极起始脉冲信号GSP的电压波形。另外，波形W34,W35,W36,…,W3n分别表示栅极信号G1,G2,G3,…,Gn的电压波形。
根据本实施方式，与第1实施方式相比较，在显示中止期间T2中TFT1213的栅极电极和源极/漏极电极之间的电压应力下降，因此，在显示中止期间T2中，进一步抑制了电子在栅极信号G1,G2,G3,…,Gn变为高电平的期间对栅极绝缘膜13的注入。因此，与第1实施方式相比较，能够更进一步地促进TFT1213的阈值电压Vth的还原，能够实现进一步的低消耗功率化和高可靠性。
[第4实施方式]
然后，参照图13，说明本发明的第4实施方式。
在第4实施方式中也沿用第1实施方式中使用的图1至图4所示的构成。
在上述第1实施方式中，使显示中止期间T2中的时钟频率比显示期间T1中的时钟频率低，而在第4实施方式中，显示控制电路140使在显示期间T1中提供给扫描线驱动电路120的时钟频率与显示中止期间T2的时钟频率相同，在显示中止期间T2中“间歇性”地向扫描线驱动电路120提供时钟信号。具体来说，在本实施方式中，显示控制电路140例如通过将显示中止期间T2中的帧间拔而将显示中止期间T2的帧频(帧率)f2设定得比显示期间T1的帧频f1低来实现间歇动作。
其它构成和动作与第1实施方式是同样的。
图13是表示第4实施方式中的移位寄存电路121的动作的一例的时序图。在该图中，波形W41,W42,W43分别表示时钟信号GCK1的电压波形、时钟信号GCK2的电压波形、栅极起始脉冲信号GSP的电压波形。另外，波形W44,W45,W46,…,W4n分别表示栅极信号G1,G2,G3,…Gn的电压波形。
在图13中，例如在将显示期间T1中的时钟信号GCK1,GCK2的时钟频率设为60Hz的情况下，在显示中止期间T2中，仅将最初的1帧设定为与显示期间T1等同的帧频。另外，将其余59帧的时钟信号GCK1,GCK2、栅极起始脉冲信号GSP、栅极信号G1,G2,G3,…,Gn的各信号的信号电平固定为低电平(电压VGL)，使TFT1213的驱动中止。从而，使显示中止期间T2中的帧频f2比显示期间T1中的帧频f1低，间歇性地实施用于使阈值电压Vth还原的动作。
此外，只要能够使显示中止期间T2中的帧频f2比显示期间T1中的帧频f1低，也可以在显示中止期间T2中将任意多个帧设定为与显示期间T1等同。
根据本实施方式，通过降低显示中止期间T2中的帧频f2，能够缩短在显示中止期间T2中对TFT1213施加电压应力的期间。另外，通过降低显示中止期间T2中的帧频f2，能够相对地延长用于使TFT1213的阈值电压Vth还原的期间。因此，根据本实施方式，也能够与第1实施方式同样地抑制TFT1213的阈值电压Vth的偏移，能够实现可靠性优异的显示装置。
此外，在本实施方式中，仅将显示中止期间T2中的最初的1帧设定为与显示期间T1等同的帧频，但在显示中止期间T2中设定为与显示期间T1等同的帧频的帧的数量和位置是任意的。
[第5实施方式]
然后，参照图14，说明本发明的第5实施方式。
在第5实施方式中也沿用第1实施方式中使用的图1至图4所示的构成。
在本实施方式中，与第4实施方式同样地，显示控制电路140使在显示期间T1中提供给扫描线驱动电路120的时钟频率与显示中止期间T2的时钟频率相同，将显示中止期间T2中的帧频f2设定得比显示期间T1的帧频f1低，从而，在显示中止期间T2中间歇性地对扫描线驱动电路120提供时钟信号，此外，将电压振幅比在显示期间T1中提供给扫描驱动电路120的信号的电压振幅小的信号在显示中止期间T2中提供给扫描线驱动电路120。
其它构成和动作与第4实施方式是同样的。
图14是表示第5实施方式中的移位寄存电路121的动作的一例的时序图。在图14中，波形W51,W52,W53分别表示时钟信号GCK1的电压波形、时钟信号GCK2的电压波形、栅极起始脉冲信号GSP的电压波形。另外，波形W54,W55,W56,…,W5n分别表示栅极信号G1,G2,G3,…,Gn的电压波形。
显示控制电路140在显示中止期间T2中将时钟信号GCK1,GCK2、栅极起始脉冲信号GSP、栅极信号G1,G2,G3,…,Gn的各信号的高电平设定为比电压VGH低的电压。即，当将显示期间T1中的栅极信号G1,G2,G3,…,Gn的电压振幅设为Vck1，将显示中止期间T2中的栅极信号G1,G2,…,Gn的电压振幅设为Vck2时，显示控制电路140控制升压电路131,132的升压电压，从而控制各信号的信号电平，使得满足Vck1≥Vck2的关系。
根据本实施方式，与第4实施方式相比较，显示中止期间T2中的各信号的信号电平(电压振幅)下降，因此，与第4实施方式相比较，能够更进一步地缓和对TFT1213的电压应力，能够提高可靠性。
[第6实施方式]
然后，参照图15，说明本发明的第6实施方式。
在第6实施方式中也沿用第1实施方式中使用的图1至图4所示的构成。
在上述第1至第5实施方式中，在显示中止期间T2中也使时钟信号GCK1,GCK2、栅极起始脉冲信号GSP、栅极信号G1,G2,G3,…,Gn的各信号电平在高电平和低电平之间转变，而在第6实施方式中，显示控制电路120使在显示中止期间T2中提供给扫描线驱动电路120的信号固定为使该扫描线驱动电路120的输出晶体管的电压应力缓和的规定电平。
具体来说，在本实施方式中，显示控制电路140使在显示中止期间T2中提供给扫描线驱动电路120的信号固定为低电平(规定电平)。即，显示控制电路140将时钟信号GCK1,GCK2、栅极起始脉冲信号GSP、栅极信号G1,G2,G3,…,Gn的各信号电平固定为呈低电平的电压VGL(例如－15V)。
其它构成和动作与第1实施方式是同样的。
图15是表示第6实施方式中的移位寄存电路121的动作的一例的时序图。在图15中，波形W61,W62,W63分别表示时钟信号GCK1的电压波形、时钟信号GCK2的电压波形、栅极起始脉冲信号GSP的电压波形。另外，波形W64,W65,W66,…,W6n分别表示栅极信号G1,G2,G3,…,Gn的电压波形。
如图15的显示中止期间T2中的波形W61,W62,…,W6n所示，显示控制电路140不产生时钟信号GCK1,GCK2和栅极起始脉冲信号GSP地，使这些信号电平固定为呈低电平的电压VGL。从而，在显示中止期间T2中，栅极信号G1,G2,G3,…,Gn的各信号电平也被固定为呈低电平的电压VGL。
根据本实施方式，栅极信号G1,G2,G3,…,Gn的各信号电平被固定为低电平，因此，在显示中止期间T2中，能够消除引起TFT1213的阈值电压Vth的升高的电压应力产生的期间。因此，与上述第1至第5实施方式相比较，能够更加迅速地在显示中止期间T2中使TFT1213的阈值电压Vth还原，能够实现可靠性优异的显示装置。此外，根据本实施方式，栅极信号G1,G2,G3,…,Gn的各信号电平被固定为低电平，不进行像素部PIX的扫描，因此，也能够降低扫描所需的消耗功率。
[第7实施方式]
然后，参照图16，说明本发明的第7实施方式。
在第7实施方式中也沿用第1实施方式中使用的图1至图4所示的构成。
在第7实施方式中，与第6实施方式同样地，显示控制电路140将在显示中止期间T2中提供给扫描线驱动电路120的信号固定为使TFT1213(输出晶体管)的电压应力缓和的规定电平，但是，是固定为作为该规定电平的与如下电压振幅相当的信号电平：该电压振幅所具有的绝对值比与在显示期间T1中提供给扫描线驱动电路120的信号电平相当的电压振幅的绝对值小。
具体来说，在本实施方式中，显示控制电路140使提供给扫描线驱动电路120的信号的电压固定为与如下电压振幅相当的低电平：该电压振幅所具有的绝对值比在显示期间T1中提供给扫描线驱动电路120的时钟信号GCK1,GCK2的低电平(例如－15V)的绝对值小。即，显示控制电路140将显示中止期间T2中的栅极信号G1,G2,G3,…,Gn的各信号电平的电压设定为具有比电压VGL的绝对值小的绝对值的电压VGLoff。不过，电压VGL和电压VGLoff的符号均为负。
其它构成和动作第6实施方式是同样的。
图16是表示第7实施方式中的移位寄存电路121的动作的一例的时序图。在图16中，波形W71,W72,W73分别表示时钟信号GCK1的电压波形、时钟信号GCK2的电压波形、栅极起始脉冲信号GSP的电压波形。另外，波形W74,W75,W76,…,W7n分别表示栅极信号G1,G2,G3,…,Gn的电压波形。另外，在该图中，横轴表示时间，纵轴表示各波形的信号电平(电压)。
如图16的显示中止期间T2中的电压波形W71,W72,W73,…,W7n所示，显示控制电路140不产生时钟信号GCK1,GCK2和栅极起始脉冲信号GSP地，在显示中止期间T2中的从时刻t271到时刻272，使这些信号电平固定为绝对值比电压VGL小的电压VGLoff所呈现的低电平。这种控制例如能够通过控制升压电路132的升压动作使得显示控制电路140满足|VGL|≤|VGLoff|的关系来实现。
根据本实施方式，与第6实施方式相比较，使显示中止期间T2中的升压电路132的升压电压下降，因此，能够降低升压动作所需的消耗功率。此外，根据本实施方式，与第6实施方式同样地，在显示中止期间T2中，能够消除引起TFT1213的阈值电压Vth的升高的电压应力产生的期间。因此，与上述第1至第5实施方式相比较，能够更加迅速地还原TFT1213的阈值电压Vth，并且能够降低消耗功率。
[第8实施方式]
然后，参照图17，说明本发明的第8实施方式。
在第8实施方式中，沿用第1实施方式中使用的图1至图4所示的构成。
在上述第1至第7实施方式中，将显示中止期间T2中的显示部110的各像素部PIX的共用电极Tcom的电压设定为显示期间T1中的通常的共用电极电压Vcom(例如－0.7V)，而在第8实施方式中，显示控制电路140将在显示中止期间T2中作为TFT1213(输出晶体管)的背栅极发挥作用的像素部PIX的共用电极Tcom的电压固定为规定电平。
具体来说，在本实施方式中，显示控制电路140将显示中止期间T2中的共用电极电压Vcom设定为作为上述规定电平的与栅极信号G1,G2,G3,…,Gn的低电平同样的电压VGL(例如－15V)。这种控制例如能够通过以下方式来实现：在显示控制电路140的控制下，取代通常的共用电极电压Vcom，将利用升压电路132在负方向上升压后的电压VGL提供给各像素PIX的共用电极Tcom。
其它构成和动作与第1实施方式是同样的。
图17是表示第8实施方式中的移位寄存电路121的动作的一例的时序图。在该图中，波形W81,W82,W83分别表示时钟信号GCK1的电压波形、时钟信号GCK2的电压波形、栅极起始脉冲信号GSP的电压波形。另外，波形W84,W85,W86,…,W8n分别表示栅极信号G1,G2,G3,…,Gn的电压波形。另外，W8com表示施加到共用电极Tcom的电压波形。
由图17可知，在本实施方式中，显示控制电路140在显示中止期间T2中使像素部PIX的共用电极Tcom的电压固定为低电平。详细来说，如该图的显示中止期间T2中的电压波形W81,W82,W83所示，显示控制电路140不产生时钟信号GCK1,GCK2和栅极起始脉冲信号GSP地，将这些信号电平固定为电压VGL的低电平。从而，在显示中止期间T2中，栅极信号G1,G2,G3,…,Gn的各信号电平被固定为电压VGL(例如－15V)。此外，如显示中止期间T2中的波形W8com所示，显示控制电路140在显示中止期间T2中的从时刻t281到时刻t282，将各像素部PIX的共用电极Tcom的电压设定为电压VGL(例如－15V)。
根据本实施方式，在显示中止期间T2中，不需要与电压VGL相区别地产生共用电极电压Vcom(例如－0.7V)，因此能够降低消耗功率。此外，根据本实施方式，与上述第7实施方式同样地，在显示中止期间T2中，能够消除引起TFT1213的阈值电压Vth的升高的电压应力产生的期间。因此，与上述第1至第5实施方式相比较，能够更加迅速地还原TFT1213的阈值电压Vth，并且，还能够降低扫描所需的消耗功率。
[第9实施方式]
然后，参照图18，说明本发明的第9实施方式。
在第9实施方式中也沿用第1实施方式中使用的图1至图4所示的构成。
在上述第8实施方式中，将与栅极信号G1,G2,G3,…,Gn的低电平同样的电压VGL(例如－15V)设定为共用电极Tcom的电压的规定电平，而在第9实施方式中，显示控制电路140将与栅极信号G1,G2,G3,…,Gn的高电平同样的电压VGH(例如+15V)设定为共用电极Tcom的电压的规定电平。这种控制例如能够通过以下方式来实现：在显示控制电路140的控制下，取代通常的共用电极电压Vcom，将利用升压电路131升压后的电压VGH提供给各像素PIX的共用电极Tcom。
其它构成和动作与第8实施方式是同样的。
图18是表示第9实施方式中的移位寄存电路121的动作的一例的时序图。在该图中，波形W91,W92,W93分别表示时钟信号GCK1的电压波形、时钟信号GCK2的电压波形、栅极起始脉冲信号GSP的电压波形。另外，波形W94,W95,W96,…W9n分别表示栅极信号G1,G2,G3,…Gn的电压波形。另外，W9com表示施加到共用电极Tcom的电压波形。
如图18的显示中止期间T2中的波形W91,W92,W93所示，显示控制电路140不产生时钟信号GCK1,GCK2和栅极起始脉冲信号GSP地，将这些信号电平固定为电压VGL。从而，在显示中止期间T2中，栅极信号G1,G2,G3,…,Gn的各信号电平被固定为电压VGL。另外，如显示中止期间T2中的电压波形W9com所示，显示控制电路140在显示中止期间T2中的从时刻t291到时刻t292，将各像素的共用电极Tcom的电压设定为电压VGH(例如+15V)。
根据本实施方式，产生由TFT1213的栅极(图9B的栅极电极12)朝向背栅极(图9B的透明导电膜19)的电场，由于该电场，在显示期间T1中注入到栅极绝缘膜13的电子从栅极绝缘膜13中释放。因此，与上述第8实施方式相比较，能更迅速地使TFT1213的阈值电压Vth还原。此外，根据本实施方式，与上述第7实施方式同样地，在显示中止期间T2中，能够消除引起TFT1213的阈值电压Vth的升高的电压应力产生的期间。因此，与上述第1至第5实施方式相比较，能够更加迅速地还原TFT1213的阈值电压Vth，并且能够降低扫描所需的消耗功率。另外，根据本实施方式，在显示中止期间T2中不需要产生共用电极电压Vcom，因此能够降低消耗功率。
[第10实施方式]
然后，参照图19～图21，说明本发明的第10实施方式。
在第10实施方式中也沿用第1实施方式中使用的图1至图4所示的构成。
在上述第1至第9实施方式中，作为输出晶体管发挥功能的TFT1213是通常的单栅极结构的器件，而在第10实施方式中，使用具有双栅极结构的TFT作为TFT1213。下面，将具有双栅极结构的TFT1213称为“TFT1213dg”。TFT1213dg具有后述的背栅极电极(BG)20。除了具有TFT1213dg这一点以及与施加到TFT1213dg的背栅极电极(BG)20的电压相关的控制之外，构成和动作与上述第1实施方式是同样的。此外，第10实施方式也能与上述的第1至第9实施方式组合。
参照图19，说明构成上述TFT1213的双栅极结构的TFT1213dg(双栅极结构的晶体管)的构成。
图19是表示本实施方式中的双栅极结构的TFT1213dg的一例的截面图。对于与上述的图9B所示的TFT1213的构成要素相同的要素标注相同的附图标记，省略其说明。
如图19所示，在双栅极结构的TFT1213dg中，在绝缘膜17上的与栅极电极12相对的位置形成有背栅极电极(BG)20。背栅极电极20与栅极电极12夹着半导体层16相对配置。这种双栅极结构的TFT1213dg是使用光刻法的工艺制成的。背栅极电极(BG)20与在上述像素部PIX中形成的透明导电膜(透明电极)形成于相同层。从而，本实施方式中的双栅极结构的TFT1213dg不需要额外的工艺工序就能够形成。
由图19可知，TFT1213dg具有：栅极电极12(第1栅极电极)，其控制漏极电极15和源极电极14之间的导通状态；以及背栅极电极20(第2栅极电极)，其与上述栅极电极12夹着在上述漏极电极15和上述源极电极14之间的半导体层16相对配置，隔着绝缘层17形成。
然后，参照图20，说明本实施方式的动作。
图20是表示第10实施方式中的移位寄存电路121的动作的一例的时序图。在该图中，波形W101,W102,W103分别表示时钟信号GCK1的电压波形、时钟信号GCK2的电压波形、栅极起始脉冲信号GSP的电压波形。另外，波形W104,W105,W106,…,W10n分别表示栅极信号G1,G2,G3,…,Gn的电压波形。另外，波形WBG表示施加到背栅极电极(BG)20的电压波形。
如图20的显示中止期间T2中的波形WBG所示，显示控制电路140在显示中止期间T2中的从时刻t2101到时刻t2102，使背栅极电极(BG)20的电压固定为作为规定电平的电压VGH(例如+15V)。
此外，如波形W101,W102,W103所示，显示控制电路140不产生时钟信号GCK1,GCK2和栅极起始脉冲信号GSP地，将这些信号电平固定为电压VGL(例如－15V)。从而，在显示中止期间T2中，栅极信号G1,G2,G3,…,Gn的各信号电平被固定为电压VGL。
这样，在本实施方式中，在显示中止期间T2中将背栅极电极(BG)20的电压固定为电压VGH，从而，在栅极电极12和背栅极电极20之间形成由背栅极电极20朝向栅极电极12的电场。由于该电场，在显示期间T1中注入到栅极绝缘膜13的电子在显示中止期间T2中从栅极绝缘膜13朝着背栅极电极20释放，注入到栅极绝缘膜13中的电子的数量减少。其结果是，TFT1213dg的阈值电压Vth下降，朝着初始的阈值电压Vth0还原。
图21是示意性地表示第10实施方式的双栅极结构的TFT1213dg的阈值电压Vth的变化的一例的图，表示具有双栅极结构的TFT1213dg中的非动作状态的经过时间和阈值电压Vth的关系。在该图中，纵轴表示TFT1213dg的阈值电压(Vth)，横轴用对数表示非动作状态的经过时间。
另外，在图21中，波形WA表示在非动作状态中不对背栅极电极(BG)20施加电压的情况下的阈值电压Vth的变化。不对背栅极电极(BG)20施加电压的情况下的波形WA与不具备背栅极电极18的一般的TFT的阈值电压的波形相对应。另外，波形WB表示在非动作状态中背栅极电极(BG)20的电压Vbg比栅极电压Vg低的情况下(Vbg＜Vg)的阈值电压Vth的变化。另外，波形WC表示在非动作状态中背栅极电极(BG)20的电压Vbg比栅极电压Vg高的情况下(Vbg＞Vg)的阈值电压Vth的变化。
一般来说，在非动作状态中，在对栅极电极施加了0V的电压(Vg＝0V)的状态下，TFT不受到电压应力。若该不受到电压应力的状态持续，则在使用In－Ga－Zn－O等氧化物半导体的TFT中，有随着时间的推移而阈值值电压Vth逐渐还原的特性。也就是说，在动作状态中在正方向上发生变动的阈值电压Vth在非动作状态中向逐渐负方向偏移，呈现想要返回初始的阈值电压Vth0的倾向。
如图21所示，在非动作状态中，本实施方式中的双栅极结构的TFT1213dg的阈值电压Vth的还原量随着施加到背栅极电极20的电压而发生变化。例如，与背栅极电极20的电压Vbg比栅极电压Vg低的情况(波形WB)、不对背栅极电极20施加电压的情况(波形WA)相比，阈值电压Vth的还原量变小，到返回初始的阈值电压Vth0的时间延长。另外，与背栅极电极20的电压Vbg比电压Vg高的情况(波形WC)、不对背栅极电极20施加电压的情况(波形WA)相比，阈值电压Vth的还原量变大，到返回初始的阈值电压Vth0的时间缩短。
在本实施方式中，施加比栅极电压Vg(VGL)高的电压VGH作为构成移位寄存电路121的TFT1213dg的背栅极电极(BG)20的电压Vbg，因此，如图21的波形WC所示，促进了TFT1213dg的阈值电压Vth的还原。因此，与上述第1至第9实施方式相比较，能够更加迅速地还原TFT1213dg的阈值电压Vth。
此外，在本实施方式中，将背栅极电极20固定为呈高电平的电压VGH，但不限于该例，也可以将其固定为呈低电平的电压VGL。
[第11实施方式]
然后，参照图22，说明本发明的第11实施方式。
在第11实施方式中也沿用第1实施方式中使用的图1至图4所示的构成。
在第11实施方式中，将第1至第10实施方式中的任一项的显示装置100应用于智能手机等便携终端装置。在上述第1至第10实施方式中，显示中止期间T2被设为显示图像的期间以外的任意期间，而在本实施方式中，显示中止期间T2相当于搭载有上述第1实施方式至第10实施方式中的任一项的显示装置的便携终端装置等设备所具备的电池的充电期间。即，输出晶体管的偏置状态的控制是在显示中止期间T2中的搭载有上述任一项的显示装置的便携终端装置等设备所具备的电池的充电期间实施的。在本实施方式中，显示控制电路140在便携终端装置的显示部的背光源处于关闭状态或亮度下降的状态且便携终端装置处于充电状态的情况下，实施上述第1实施方式至第10实施方式中的任一方式的显示中止期间T2中的一系列的阈值电压Vth的还原动作。
本实施方式中的显示装置的构成和动作基本上与第1至第10实施方式是同样的。
图22是用于说明第11实施方式的便携终端装置的动作的一例的流程图。
在该图所示的步骤S1中，应用了上述第1至第10实施方式中的任一方式的显示装置的便携终端装置处于待机状态，等待使用者对电源开关的操作。
接着，在步骤S2中，当使用者操作便携终端装置时，响应于该操作，便携终端装置的控制部(未图示)打开上述第1至第10实施方式中的任一方式的显示装置的面板显示。
接着，在步骤S3中，响应于使用者的操作，便携终端装置在上述显示期间T1中实施通常的显示动作。
接着，在步骤S4中，在使用者在一定时间里没有进行操作的情况下，便携终端装置的控制部将该情况通知给显示装置的显示控制电路140，将该显示装置的显示部110的背光源控制为关闭状态使其熄灭。或者，在使用者在一定时间里没有进行操作的情况下，便携终端装置的控制部将该情况通知给显示装置的显示控制电路140，使显示装置的显示部110的背光源的亮度下降。
接着，在步骤S5中，便携终端装置的控制部判断在显示部110的背光源被控制为关闭状态的状态或其亮度下降的状态下是否正在实施电池的充电。此处，在正在实施电池的充电的情况下(步骤S5：是)，在步骤S6中，便携终端装置的控制部使显示装置的显示控制电路140实施用于使上述显示中止期间T2中的阈值电压Vth还原的动作。之后，若没有使用者的操作，则在步骤S7中，便携终端装置的控制部实施用于使显示装置的电源关闭的关闭序列。
相对于此，在没有正在实施电池的充电的情况下(步骤S5：否)，省略步骤S6，不实施用于使上述显示中止期间T2中的阈值电压Vth还原的动作，在步骤S7中，便携终端装置的控制部实施用于使显示装置的电源关闭的关闭序列。
这样，在本实施方式中，搭载于便携终端装置的显示装置在背光源处于关闭状态或亮度下降的状态且电池处于充电状态的期间，实施用于使上述第1至第10实施方式的阈值电压Vth还原的动作。
一般来说，便携终端装置的待机模式以抑制消耗功率为目的。因此，若在不进行电池的充电而处于通常的待机模式状态的情况下实施上述阈值电压Vth的还原动作，则消耗功率会增加，待机模式的目的受损。对此，在本实施方式中，如上所述，在允许消耗功率增加的电池的充电中实施阈值电压Vth的还原动作。
根据本实施方式，能够利用对便携终端装置的电池进行充电的时间，充分确保用于还原显示装置所具备的TFT1213的阈值电压Vth的时间。因此，能使在显示期间T1中偏移的TFT1213的阈值电压Vth充分地还原。
此外，在第11实施方式中，将本发明的显示装置应用于便携终端装置，但并不限定于便携终端装置，本发明的显示装置能够应用于任意的供应。
在上述第1至第11实施方式中，将本发明体现为显示装置，但本发明也能够体现为显示装置的驱动方法。在这种情况下，本发明能够体现为上述各实施方式的显示装置的驱动方法，并且包括如下步骤：显示控制电路140在显示中止期间T2中控制TFT1213,1213dg的偏置状态，使得在显示期间T1中发生变动的作为输出晶体管的TFT1213,1213dg的阈值电压Vth的绝对值减小。
以上说明了本发明的实施方式，但上述第1至第11实施方式能够任意组合。另外，本发明不限于上述实施方式，能在不脱离本发明的主旨的范围内进行种种变形、改变、替换。
工业上的可利用性
本发明的一个方式能够应用于需要减小构成显示装置的驱动电路的晶体管的阈值电压的偏移、抑制显示性能的下降的显示装置及其驱动方法等。
附图标记说明
11 基板 12 栅极电极 13 栅极绝缘膜 14 源极电极 15 漏极电极 16 半导体层17 绝缘层 18 密封材料 19 透明导电膜 20 背栅极电极 100 显示装置 110 显示部 114像素用TFT 115 像素电容部 120 扫描线驱动电路(驱动部) 121 移位寄存电路 1211,1212,1213,1213dg,1214 TFT1215 电容器 1211,1212,1213,…,121n,1210 移位寄存单元电路 130 信号线驱动电路 131,132 升压电路 133 驱动器部 1331,1332 驱动器 140 显示控制电路(控制部) 141 定时控制电路 G1,G2,…,Gn 栅极信号 GL1,GL2,…,GLn 扫描线PIX 像素部 S1～S7 处理步骤 SL1,SL2,…,SLm 信号线Tcom 共用端子。

Claims (14)

1.一种显示装置，其特征在于，具备：
显示部，其包括排列成矩阵状的多个像素部；
驱动部，其具有用于驱动与构成上述显示部的像素部连接的扫描线的输出晶体管；以及
控制部，其在显示期间将用于使上述显示部显示图像的信号提供给上述驱动部，在显示中止期间控制上述输出晶体管的偏置状态，使得在上述显示期间升高了的上述输出晶体管的阈值电压的绝对值减小，上述控制部使上述输出晶体管的栅极、源极以及漏极偏置到上述输出晶体管的背栅极电压以下。
2.根据权利要求1所述的显示装置，上述控制部将频率比在上述显示期间中提供给上述驱动部的信号的频率低的信号在上述显示中止期间中提供给上述驱动部。
3.根据权利要求1所述的显示装置，上述控制部将帧频比在上述显示期间中提供给上述驱动部的信号的帧频低的信号在上述显示中止期间中提供给上述驱动部。
4.根据权利要求1所述的显示装置，上述控制部将在上述显示中止期间中提供给上述驱动部的信号固定为使上述输出晶体管的电压应力缓和的规定电平。
5.根据权利要求4所述的显示装置，上述控制部将在上述显示中止期间中提供给上述驱动部的信号固定为作为上述规定电平的与如下电压振幅相当的信号电平：该电压振幅所具有的绝对值比与在上述显示期间中提供给上述驱动部的信号电平相当的电压振幅的绝对值小。
6.根据权利要求1至5中的任一项所述的显示装置，上述控制部将在上述显示中止期间中作为上述输出晶体管的背栅极发挥作用的上述像素部的共用电极固定为使上述输出晶体管的电压应力缓和的规定电平。
7.根据权利要求1至5中的任一项所述的显示装置，上述输出晶体管是双栅极结构，该双栅极结构具有：第1栅极电极，其控制漏极电极和源极电极之间的导通状态；以及第2栅极电极，其与上述第1栅极电极夹着在上述漏极电极和上述源极电极之间的半导体层相对配置，隔着绝缘层形成，在上述显示中止期间中，将作为上述第2栅极电极的背栅极固定为规定电平。
8.根据权利要求1至5中的任一项所述的显示装置，上述控制部在上述显示中止期间的一部分期间中，控制上述输出晶体管的偏置状态，使得上述输出晶体管的阈值电压的绝对值减小。
9.根据权利要求1至5中的任一项所述的显示装置，上述控制部使上述显示部的背光源在上述显示中止期间中熄灭或使其亮度下降。
10.根据权利要求1至5中的任一项所述的显示装置，控制上述输出晶体管的偏置状态的期间是上述显示中止期间中的搭载有该显示装置的设备所具备的电池的充电期间。
11.根据权利要求1至5中的任一项所述的显示装置，上述输出晶体管包含氧化物半导体。
12.根据权利要求11所述的显示装置，上述氧化物半导体含有铟、镓、锌以及氧。
13.根据权利要求12所述的显示装置，上述氧化物半导体具有结晶性。
14.一种显示装置的驱动方法，该显示装置具备：显示部，其包括排列成矩阵状的多个像素部；驱动部，其具有用于驱动与构成上述显示部的像素部连接的扫描线的输出晶体管；以及控制部，其在显示期间将用于使上述显示部显示图像的信号提供给上述驱动部，
上述显示装置的驱动方法的特征在于，
上述控制部在显示中止期间控制上述输出晶体管的偏置状态，使得在上述显示期间中发生了变动的上述输出晶体管的阈值电压的绝对值减小，上述控制部使上述输出晶体管的栅极、源极以及漏极偏置到上述输出晶体管的背栅极电压以下。
CN201480022504.1A 2013-04-25 2014-02-25 显示装置及其驱动方法 Expired - Fee Related CN105144276B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013-092425 2013-04-25
JP2013092425 2013-04-25
PCT/JP2014/054555 WO2014174889A1 (ja) 2013-04-25 2014-02-25 表示装置及びその駆動方法

Publications (2)

Publication Number Publication Date
CN105144276A CN105144276A (zh) 2015-12-09
CN105144276B true CN105144276B (zh) 2017-12-19

Family

ID=51791474

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480022504.1A Expired - Fee Related CN105144276B (zh) 2013-04-25 2014-02-25 显示装置及其驱动方法

Country Status (3)

Country Link
US (1) US9966040B2 (zh)
CN (1) CN105144276B (zh)
WO (1) WO2014174889A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6311170B2 (ja) * 2013-10-30 2018-04-18 株式会社Ｊｏｌｅｄ 表示装置の電源断方法および表示装置
CN104795046B (zh) * 2015-05-13 2017-11-07 京东方科技集团股份有限公司 一种显示基板及其驱动方法、显示装置
KR102348945B1 (ko) * 2015-06-02 2022-01-11 삼성디스플레이 주식회사 표시 패널 구동 장치, 이를 이용한 표시 패널 구동 방법, 및 이를 포함하는 표시 장치
KR102328835B1 (ko) 2015-07-31 2021-11-19 엘지디스플레이 주식회사 게이트 구동 회로와 이를 이용한 표시장치
US10755640B2 (en) * 2016-09-23 2020-08-25 Apple Inc. Threshold voltage hysteresis compensation
TWI670702B (zh) * 2018-07-24 2019-09-01 友達光電股份有限公司 雙閘極電晶體電路、畫素電路及其閘極驅動電路
KR20200066482A (ko) * 2018-11-30 2020-06-10 삼성디스플레이 주식회사 주사 구동부
CN113380169B (zh) * 2021-06-02 2022-05-31 深圳市华星光电半导体显示技术有限公司 栅极驱动电路和显示面板
CN113823221B (zh) * 2021-09-13 2022-09-02 京东方科技集团股份有限公司 显示面板的驱动电路、显示面板的补偿方法及显示装置

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4049980A (en) * 1976-04-26 1977-09-20 Hewlett-Packard Company IGFET threshold voltage compensator
US5103277A (en) * 1989-09-11 1992-04-07 Allied-Signal Inc. Radiation hard CMOS circuits in silicon-on-insulator films
EP0905877B1 (en) * 1997-01-22 2004-01-02 Seiko Epson Corporation Oscillation circuit, electronic circuit, semiconductor device, electronic equipment and clock
JP3814385B2 (ja) * 1997-10-14 2006-08-30 株式会社ルネサステクノロジ 半導体集積回路装置
US6410899B1 (en) * 1998-06-17 2002-06-25 Foveon, Inc. Active pixel sensor with bootstrap amplification and reduced leakage during readout
US6847341B2 (en) * 2000-04-19 2005-01-25 Semiconductor Energy Laboratory Co., Ltd. Electronic device and method of driving the same
US6611248B2 (en) * 2000-05-31 2003-08-26 Casio Computer Co., Ltd. Shift register and electronic apparatus
JP4310939B2 (ja) * 2001-06-29 2009-08-12 カシオ計算機株式会社 シフトレジスタ及び電子装置
US6807109B2 (en) * 2001-12-05 2004-10-19 Renesas Technology Corp. Semiconductor device suitable for system in package
JP4069648B2 (ja) 2002-03-15 2008-04-02 カシオ計算機株式会社 半導体装置および表示駆動装置
JP4638117B2 (ja) * 2002-08-22 2011-02-23 シャープ株式会社 表示装置およびその駆動方法
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
JP2006174294A (ja) 2004-12-17 2006-06-29 Alps Electric Co Ltd ドライバ回路、シフトレジスタ及び液晶駆動回路
JP4627672B2 (ja) * 2005-03-23 2011-02-09 シャープ株式会社 表示装置の駆動方法
EP2485126A4 (en) * 2009-09-30 2014-07-30 Sharp Kk DISPLAY DEVICE
KR101712340B1 (ko) * 2009-10-30 2017-03-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 구동 회로, 구동 회로를 포함하는 표시 장치, 및 표시 장치를 포함하는 전자 기기
US8803785B2 (en) * 2010-04-12 2014-08-12 Sharp Kabushiki Kaisha Scanning signal line drive circuit and display device having the same
CN101996558B (zh) * 2010-10-12 2012-08-29 华映视讯（吴江）有限公司 显示装置
CN103339715B (zh) 2010-12-03 2016-01-13 株式会社半导体能源研究所 氧化物半导体膜以及半导体装置
US9362892B2 (en) * 2011-05-23 2016-06-07 Sharp Kabushiki Kaisha Scanning signal line drive circuit, display device having the same, and driving method for scanning signal line
WO2013018596A1 (ja) * 2011-08-02 2013-02-07 シャープ株式会社 液晶表示装置および補助容量線の駆動方法
CN103843055A (zh) 2011-08-02 2014-06-04 夏普株式会社 显示装置和扫描信号线的驱动方法
US9905311B2 (en) * 2013-03-12 2018-02-27 Sharp Kabushiki Kaisha Shift register circuit, drive circuit, and display device
US9203299B2 (en) * 2013-03-15 2015-12-01 Artic Sand Technologies, Inc. Controller-driven reconfiguration of switched-capacitor power converter

Also Published As

Publication number Publication date
WO2014174889A1 (ja) 2014-10-30
US20160063955A1 (en) 2016-03-03
US9966040B2 (en) 2018-05-08
CN105144276A (zh) 2015-12-09

Similar Documents

Publication Publication Date Title
CN105144276B (zh) 显示装置及其驱动方法
CN105493195B (zh) 移位寄存器和显示装置
RU2740162C1 (ru) Блок сдвигового регистра, возбуждающая схема затвора и устройство отображения
CN101127189B (zh) 电光装置、电光装置的驱动方法及电子设备
EP2838079B1 (en) Shift register unit and driving method for the same, shift register, and display device
CN105340021B (zh) 单位移位寄存器电路、移位寄存器电路、单位移位寄存器电路的控制方法和显示装置
CN108806628B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
CN103534747B (zh) 扫描信号线驱动电路、显示装置以及扫描信号线的驱动方法
CN109559674A (zh) 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
CN103403786B (zh) 驱动装置、驱动方法以及显示装置
US20210241708A1 (en) Shift register and driving method therefor, gate driver circuit, and display device
US11132934B2 (en) Shift register unit comprising input circuit, output circuit, and first node control circuit, gate driving circuit, display device, and driving method
US10622437B2 (en) Active matrix substrate and display device
US10685615B2 (en) Shift register and driving method thereof, gate driving circuit, and display device
US11107381B2 (en) Shift register and method for driving the same, gate driving circuit and display device
US10896656B2 (en) Active matrix substrate and display device including demultiplexer circuit with reduced drive power
CN104821146B (zh) 栅极驱动电路及其单元和一种显示装置
US10192507B2 (en) Shift register circuit and display device provided with same
CN105637590A (zh) 移位寄存器及显示装置
CN109410810A (zh) 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
CN114038385B (zh) 栅极驱动器及显示装置
US11749222B2 (en) Active matrix substrate and display device
CN109584780A (zh) 一种移位寄存器及其驱动方法、栅极驱动电路、显示装置
CN110010091A (zh) 液晶显示装置、液晶面板的驱动方法
US20180144810A1 (en) Shift register, unit thereof, and display device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20171219

Termination date: 20200225