CN101996558B

CN101996558B - 显示装置

Info

Publication number: CN101996558B
Application number: CN201010513072A
Authority: CN
Inventors: 黎鸿俊; 廖木山; 蓝东鑫
Original assignee: CPT Video Wujiang Co Ltd; Chunghwa Picture Tubes Ltd
Current assignee: Suzhou Shengze Science And Technology Pioneer Park Development Co ltd
Priority date: 2010-10-12
Filing date: 2010-10-12
Publication date: 2012-08-29
Anticipated expiration: 2030-10-12
Also published as: CN101996558A

Abstract

一种显示装置，包括时序控制器及显示面板。时序控制器提供频率信号及其反相信号。显示面板包括基板、像素阵列及多个移位缓存器像素阵列设置在基板。这些移位缓存器设置在基板，并且分别耦接时序控制器。这些移位缓存器依据频率信号及其反相信号依序输出多个扫描信号以驱动像素阵列。在画面期间的显示期间中，频率信号及其反相信号的频率为一第一频率。在画面期间的垂直空白期间中，频率信号及其反相信号的频率为一第二频率。第二频率小于第一频率。

Description

显示装置

技术领域

本发明是有关于一种显示装置，且特别是有关于一种可降低功率消耗的显示装置。

背景技术

近年来，随着半导体科技蓬勃发展，携带型电子产品及平面显示器产品也随之兴起。而在众多平面显示器的类型当中，液晶显示器(Liquid CrystalDisplay，LCD)基于其低电压操作、无辐射线散射、重量轻以及体积小等优点，随即已成为显示器产品之主流。

为了要将液晶显示器的制作成本压低，已有部份厂商提出直接在玻璃基板上利用薄膜晶体管(thin film transistor，TFT)制作成多级移位缓存器(shift register)，藉以来取代公知所惯用的栅极驱动芯片(Gate drivingchip)，以降低液晶显示器的制作成本。

一般而言，在画面期间的垂直空白(vertica lblanking)期间，显示装置不会显示影像，亦即栅极驱动芯片或移位缓存器可处于休息状态。此时，为了节省显示装置的电力消耗，可停止输出频率信号至栅极驱动芯片或移位缓存器。然而，由于栅极驱动芯片一般可配置缓冲器等电压阻隔性良好的组件，因此在扫描线耦合至数据线所传送的数据信号时，栅极驱动芯片的扫描信号不受耦合电压的影响。

另一方面，在薄膜晶体管所组成的移位缓存器中，在扫描线耦合至数据线所传送的数据信号时，移位缓存器的内部电压受到耦合电压的影响，进而可能造成移位缓存器误动作而使画面异常。

发明内容

本发明提供一种显示装置，可降低显示装置的功率消耗及避免画面异常。

本发明提出一种显示装置，包括时序控制器及显示面板。时序控制器提供频率信号及其反相信号。显示面板包括基板、像素阵列及多个移位缓存器。像素阵列设置在基板。这些移位缓存器设置在基板，并且分别耦接时序控制器。这些移位缓存器依据频率信号及其反相信号依序输出多个扫描信号以驱动像素阵列。其中，在画面期间的显示期间中，频率信号及其反相信号的频率为一第一频率。在画面期间的垂直空白期间中，频率信号及其反相信号的频率为一第二频率。第二频率小于第一频率。

在本发明的一实施例中，上述的第二频率为第一频率的2的n次方分之一倍，n为正整数。

在本发明的一实施例中，上述的第二频率为第一频率的1/2倍。

在本发明的一实施例中，上述的第二频率为第一频率的1/4倍。

基于上述，本发明例的显示装置，其显示期间中的频率信号的频率大于垂直空白期间中的频率信号的频率。藉此，可降低产生频率信号的电力消耗。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。

附图说明

图1为依据本发明一实施例的显示装置的系统示意图。

图2为依据本发明一实施例的驱动波形示意图。

图3为图1中依据本发明一实施例的移位缓存器SR1的电路示意图。

图4为垂直空白期间停止输出频率信号的驱动波形示意图。

具体实施方式

图1为依据本发明一实施例的显示装置的系统示意图。请参照图1，显示装置100包括时序控制器(timing controller)110、源极驱动器120及显示面板130。显示面板130包括基板131、像素阵列133以与门极驱动电路135。在本实施例中，栅极驱动电路135设置于基板131上，且位于像素阵列132的左侧，但在其它实施例中，栅极驱动电路135可设置于像素阵列120的右侧、上侧或下侧。并且，在基板131上的像素阵列132即为显示面板130的显示区域，而栅极驱动电路135的设置区域则为显示面板130的非显示区域。

时序控制器110提供启动信号STV、频率信号CK及CKB，其中频率信号CKB为频率信号CK的反相信号。栅极驱动电路135依据启动信号STV、频率信号CK及CKB而依序输出扫描信号SC1、SC2、SC3、SC4、…..等，以驱动像素阵列132中的每一列像素(未绘示)。源极驱动器120受控于时序控制器111而输出对应的显示数据至被驱动的像素。

图2为依据本发明一实施例的驱动波形示意图。请参照图1及图2，在本实施例中，在画面期间FP中，显示期间DP的频率信号CK及CKB不同于垂直空白期间VB的频率信号CK及CKB。进一步来说，显示期间DP中的频率信号CK及CKB频率(下述简称为第一频率)大于垂直空白期间VB中的频率信号CK及CKB的频率(下述简称为第二频率)。并且，当第二频率为第一频率的1/2倍时，则产生频率信号CK及CKB的电力消耗可降低约5％；当第二频率为第一频率的1/4倍时，则产生频率信号CK及CKB的电力消耗可降低约7.5％。

再参照图1，栅极驱动电路135包括移位缓存器SR1、SR2、SR3、SR4、…等。移位缓存器SR1、SR2、SR3、SR4、…等同时接收频率信号CK及频率信号CKB。其中，频率信号CK透过基板131上的信号配线LS1传送至移位缓存器SR1、SR2、SR3、SR4、…等，频率信号CKB透过基板131上的信号配线LS2传送至移位缓存器SR1、SR2、SR3、SR4、…等。并且，信号配线LS1及LS2可设置于栅极驱动电路135中。

请参照图1及图2，在本实施例中，当移位缓存器SR1接收到启动信号STV时，移位缓存器SR1会被设定以处于驱动状态。接着，当移位缓存器SR1所接收的频率信号CK为致能(在此以高电压准位为例)且频率信号CKB为禁能(在此以低电压准位为例)时，移位缓存器SR1会输出扫描信号SC1。换言之，移位缓存器SR1会依据启动信号STV、频率信号CK及CKB输出扫描信号SC1。并且，扫描信号SC1会传送至移位缓存器SR2。

当移位缓存器SR2接收到扫描信号SC1时，移位缓存器SR2会被设定以处于驱动状态。接着，当移位缓存器SR2所接收的频率信号CK为禁能且频率信号CKB为致能时，移位缓存器SR2会输出扫描信号SC2。换言之，移位缓存器SR2会依据扫描信号SC1、频率信号CK及CKB输出扫描信号SC2。并且，扫描信号SC2会传送至移位缓存器SR1及SR3。此时，当移位缓存器SR1接收到扫描信号SC2时，移位缓存器SR1会处于停止状态以停止输出扫描信号SC1，以此避免扫描信号SC1与扫描信号SC2重迭。

当移位缓存器SR3接收到扫描信号SC2时，移位缓存器SR3会被设定以处于驱动状态。接着，当移位缓存器SR3所接收的频率信号CK为致能且频率信号CKB为禁能时，移位缓存器SR3会输出扫描信号SC3。换言之，移位缓存器SR3会依据扫描信号SC2、频率信号CK及CKB输出扫描信号SC3。并且，扫描信号SC3会传送至移位缓存器SR2及SR4。此时，当移位缓存器SR2接收到扫描信号SC3时，移位缓存器SR2会处于停止状态以停止输出扫描信号SC2，以此避免扫描信号SC2与扫描信号SC3重迭。

其余移位缓存器(如SR4等)可依据上述说明的顺序推知其运作方式，并依此输出对应的扫描信号(如SC4等)。藉此，栅极驱动电路135会依序输出扫描信号SC1、SC2、SC3、…等以分别驱动像素阵列中的每一列像素(未绘示)。

图3为图1中依据本发明一实施例的移位缓存器SR1的电路示意图。请参照图3，移位缓存器SR1包括晶体管TR1-TR8、电容C1及C2。晶体管TR1的漏极接收启动信号STV，晶体管TR1的栅极耦接晶体管TR1的漏极。晶体管TR2的漏极耦接晶体管TR1的漏极，晶体管TR2的源极耦接晶体管TR1的源极，晶体管TR2的栅极接收频率信号CKB。晶体管TR3的漏极耦接晶体管TR1的源极，晶体管TR3的源极耦接低准位栅极电压VGL，晶体管TR3的栅极接收扫描信号SC2。晶体管TR4的漏极耦接晶体管TR1的源极，晶体管TR4的源极耦接低准位栅极电压VGL。

晶体管TR5的漏极耦接晶体管TR4的栅极，晶体管TR5的源极耦接低准位栅极电压VGL，晶体管TR5的栅极耦接晶体管TR1的源极。晶体管TR6的漏极接收频率信号CK，晶体管TR6的源极输出扫描信号SC1，晶体管TR6的栅极耦接晶体管TR1的源极。晶体管TR7的漏极耦接晶体管TR6的源极，晶体管TR7的源极耦接低准位栅极电压VGL，晶体管TR7的栅极耦接晶体管TR4的栅极。晶体管TR8的漏极耦接晶体管TR6的源极，晶体管TR8的源极耦接低准位栅极电压VGL，晶体管TR8的栅极接收频率信号CKB。电容C1耦接于晶体管TR6的漏极与晶体管TR5的漏极之间。电容C2耦接于晶体管TR6的栅极与晶体管TR6的源极之间。

请参照图2及图3，在画面期间FP的显示期间中，当晶体管TR1接收到启动信号STV后，晶体管TR1会受启动信号STV的影响而呈现导通状态，进而输出启动信号STV以对电容C2充电，亦即节点A的电压会上升，其波形如图2中的波形A(1)所示。其中，波形A(1)表示移位缓存器SR1的节点A的电压波形，波形A(2)表示移位缓存器SR2的节点A的电压波形。

当电容C2的电压准位超过晶体管TR5及TR6的临界电压时，晶体管TR5及TR6呈现导通，此时移位缓存器SR1处于驱动状态。并且，导通的晶体管TR5会传送低准位栅极电压VGL(即低电压准位)至晶体管TR4及TR7的栅极，以使晶体管TR4及TR7呈现不导通的状态，进而避免晶体管TR4及TR7产生误动作而导通。

接着，当频率信号CK为致能时，晶体管TR6会输出致能的频率信号CK作为扫描信号SC1，并且电容C2与晶体管TR6呈现一个自举(bootstrap)组态，因此节点A的电压会再度上升，以使晶体管TR6会保持导通并持续输出扫描信号SC1。接着，当晶体管TR3栅极接收到扫描信号SC2时，晶体管TR3呈现导通。导通的晶体管TR3会拉低晶体管TR6的栅极的电压准位以使晶体管TR6呈现不导通，此时移位缓存器SL1处于停止状态。

当频率信号CKB为致能时，晶体管TR2及TR8会导通。导通的晶体管TR8会拉低晶体管TR6源极的电压准位为低电压准位。并且，在接收到启动信号STV之外的时间，晶体管TR2的漏极会接收到低电压准位，因此导通的晶体管TR2可拉低晶体管TR6的栅极的电压准位为低电压准位。藉此，可使移位缓存器SR1完全停止输出扫描信号SC1。其余移位缓存器(如SR2、SR3、SR4、…等)的电路结构可参照移位缓存器SL1的说明，并且其运作原理亦相似，在此则不再赘述。

图4为垂直空白期间停止输出频率信号的驱动波形示意图。请参照图3及图4，若在画面期间FP的垂直空白期间VB停止输出频率信号CK及CKB时，像素阵例133中的扫描线(未绘示)耦合至数据线(未绘示)传送的数据信号而产生耦合电压，并且耦合电压会透过电容C2传送至移位缓存器的节点A。并且，由于此时晶体管TR1-TR8皆处于不导通的状态，致使节点A如同多个等效电容的共同耦接点。当耦合电压会透过电容C2传送节点A时，则节点A的电压会逐渐升高而可能造成误动作，其波形如图4的波形A(1)及A(2)所示。因此，垂直空白期间VB无法停止输出频率信号CK及CKB。

综上所述，本发明实施例的显示装置，其显示期间中的频率信号的频率大于垂直空白期间中的频率信号的频率。藉此，可降低产生频率信号的电力消耗。

虽然本发明已以实施例公开如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视前述的权利要求范围所界定者为准。

Claims

1.一种显示装置，其特征在于，包括：

一时序控制器，提供一频率信号及该频率信号的反相信号；以及

一显示面板，包括：

一基板；

一像素阵列，设置在该基板；以及

多个移位缓存器，设置在该基板，该些移位缓存器分别耦接该时序控制器，该些移位缓存器依据该频率信号及该频率信号的反相信号依序输出多个扫描信号以驱动该像素阵列；

其中，在一画面期间的一显示期间中，该频率信号及该频率信号的反相信号的频率为一第一频率，在该画面期间的一垂直空白期间中，该频率信号及该频率信号的反相信号的频率为一第二频率，该第二频率小于该第一频率。

2.如权利要求1所述的显示装置，其特征在于，该第二频率为该第一频率的2的n次方分之一倍，n为一正整数。

3.如权利要求2所述的显示装置，其特征在于，该第二频率为该第一频率的1/2倍。

4.如权利要求2所述的显示装置，其特征在于，该第二频率为该第一频率的1/4倍。