CN1312646A - 同步频率变换电路 - Google Patents

同步频率变换电路 Download PDF

Info

Publication number
CN1312646A
CN1312646A CN00138061A CN00138061A CN1312646A CN 1312646 A CN1312646 A CN 1312646A CN 00138061 A CN00138061 A CN 00138061A CN 00138061 A CN00138061 A CN 00138061A CN 1312646 A CN1312646 A CN 1312646A
Authority
CN
China
Prior art keywords
signal
frequency
horizontal
video signal
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN00138061A
Other languages
English (en)
Inventor
山崎信雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN1312646A publication Critical patent/CN1312646A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G1/00—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data
    • G09G1/06—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows
    • G09G1/14—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows the beam tracing a pattern independent of the information to be displayed, this latter determining the parts of the pattern rendered respectively visible and invisible
    • G09G1/16—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows the beam tracing a pattern independent of the information to be displayed, this latter determining the parts of the pattern rendered respectively visible and invisible the pattern of rectangular co-ordinates extending over the whole area of the screen, i.e. television type raster
    • G09G1/165—Details of a display terminal using a CRT, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G1/167—Details of the interface to the display terminal specific for a CRT
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0442—Handling or displaying different aspect ratios, or changing the aspect ratio
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/005—Adapting incoming signals to the display format of the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Remote Sensing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Details Of Television Scanning (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Television Signal Processing For Recording (AREA)
  • Synchronizing For Television (AREA)

Abstract

一种同步频率变换电路,包括形成写入控制信号的第一电路;存储器,其中输入视频信号通过写入控制信号被写入;用于识别输入视频信号之水平和垂直同步频率的识别器;用来输出根据识别结果变化的频率的时钟信号的锁相回路;用于形成来自所述识别器的识别输出和时钟信号的读控制信号的第二电路。读控制信号被提供给存储器,使得读出的视频信号的水平同步频率,水平消隐时间和垂直消隐时间保持在固定的值,与输入视频信号的水平同步频率无关。

Description

同步频率变换电路
本发明涉及用于变换视频信号之同步频率的电路。
在电视接收机、个人计算机等等中，在很多情况下，阴极射线管(CRT)是用作为显示装置或显示器。
至于电视广播，依赖于NTSC系统、CCIR系统和高级图象系统，水平和垂直同步频率是不同的。
在个人计算机中，尽管依赖于其操作系统，用户改变显示分辨率(每幅图像的象素数)是可能的。通常，分辨率保持在640点×480线(点)，直到操作系统启动为止。但是，在操作系统启动之后，分辨率被转换到由用户预先设置的值，例如为1024点×768线。这时，水平和垂直同步频率根据分辨率而变化。
在每一个都采用CRT的各种显示单元中，称为多扫描监视器等的CRT监视器(CRT显示器)或同类的东西被设计成能够满足多个水平和垂直同步频率。
在这种情况下，存在下述两个在CRT监视器中采用的满足多个水平和垂直同步频率的方法。
(1)将CRT中的水平和垂直偏转频率(扫描频率)固定地保持在预定的频率。按照这个方法，输入视频信号通过内插法和归约法进行处理，由此输入视频信号的水平和垂直同步频率被变换成CRT中的水平和垂直偏转频率。
(2)使水平和垂直偏转频率在CRT中是可变的。按照这个方法，这种水平和垂直偏转频率被变化成与输入视频信号的水平和垂直同步频率相一致。
本说明书中，为了清楚地定义“同步频率”，假定术语“偏转频率”用于表示在CRT中完成水平或垂直偏转的频率(扫描频率)，即供给CRT的视频信号的水平或垂直同步频率。
在进行输入视频信号的内插和归约的方法(1)中，例如本质上通过单点显示的点或线实际上是通过两点显示的，并且其图象是模糊的。正如例如在每隔三个点发生的，这种不期望的现象是不均匀引起的。结果，当显示一些文本字符或图形时，其显示质量被极大地破坏了。
在内插处理中，与-或计算器等用作为硬件(数字滤波器等也用在该处理中，并且这种滤波器也包括与-或计算器等)。由于这个原因，产生的问题是与-或计算器占有了大部分的硬件中的LSI。而且，由于要处理的信号具有宽的和高的频率范围，内插计算器的工作频率变得很高，结果在实现适当测量中带来困难。
同时，在另一方法(2)中，不处理输入视频信号，使得不会产生方法(1)中存在的问题。
但是，在水平偏转频率范围为宽的方法(2)中，为了获得稳定的水平偏转和给CRT产生高电压，根本的惯例是采用分离的结构，这里水平偏转电路和高电压发生电路是分开形成的。
在这种情况下，水平偏转电路需要与宽范围频率相同步，因此在设计具有包括抗抖动性能之合适同步性能的高级电路中存在一些困难。而且，由于水平偏转电路的特征，其可以被水平驱动脉冲的任何突然的频率变化所击穿，因此必须要及时执行保护的进程。
而且，由于所显示图象的水平尺寸是随水平偏转频率的变化而变化的，因此有必要根据水平偏转频率来控制水平偏转电路的电源。另外，水平S形校正电容需要与水平偏转频率一致进行开关转换，因此，对于这种开关行为一定要采用高耐压FET作为开关。
而且，对于水平偏转电路的频率特性还需要执行跟踪控制。结果，在与单个水平扫描频率的普通偏转电路的比较中，在电路状态和系统状态两者中不可避免地有一些复杂性。而且，控制主偏转和高电压的响应是依赖于水平扫描频率改变的，使得在设置相关设计参数中存在相当大的困难，而且在某些情况下，还必须要与水平扫描频率一致来转换该参数。
除上述外，例如如图4所示，在水平消隐时间Thb期间，在水平输出晶体管的集电极上产生称为回扫脉冲的高压脉冲Pfb。并且该回扫脉冲Pfb的峰值电压是正比于Tht/Thb，其是水平扫描时间Tht对水平消隐时间Thb的比率。
此时，水平消隐时间Thb的长度基本上等于回扫脉冲Pfb的持续时间，并且这个脉冲持续时间是由水平偏转线圈和其谐振电容的时间常数决定的。当有多个输入视频信号时，水平消隐时间Thb的长度需要预先设置成这种输入视频信号之水平消隐时间的最短的一个。
因此，在开关转换水平偏转频率的情况下，水平时间(Tht+Thb)是变化的，同时水平消隐时间Thb的长度保持固定，由此比率Tht/Thb被改变到导致改变回扫脉冲Pfb的峰值。由于这个原因，考虑回扫脉冲Pfb的峰值变成高的情况下，要求水平输出晶体管具有高耐压
方法(2)中，在垂直偏转电路中也产生类似于水平偏转电路引起之问题的问题，但是，在垂直偏转电路中要处理的信号频率要远低于水平偏转电路中的频率，结果，与水平偏转电路相比，负担要小得多，测量相对容易。具体地说，垂直偏转电路可以用能够满足垂直偏转频率之任何变化的方式的装置来形成，并且所要求的测量仅仅是处理在垂直输出晶体管的集电极上产生的回扫脉冲。
由于上述的原因，一般方法(2)适用于多扫描监视器。但是，上述问题仍然存在没有解决。
为解决方法(1)和(2)中观察到的问题，根据上述几点实现本发明。
因此，本发明的一个目的是提供这种改进，其中输入视频信号的同步频率被变换成用于显示的频率，其中在这种频率变换之后视频信号的水平偏转频率，水平消隐时间和垂直消隐时间基本上保持在固定的值，而与输入视频信号的同步频率无关。
根据本发明的一个方面，提供有同步频率变换电路，其包括用于形成可与输入视频信号之水平和垂直同步信号保持同步变化的写入控制信号的第一电路；一个通过写入控制信号被写入输入视频信号的存储器；一个用于识别输入视频信号之水平和垂直同步频率的识别电路；一由从识别电路获得之识别结果控制的并且用来输出可根据识别结果变化的频率的时钟信号的PLL(锁相回路)；以及用于形成来自识别电路的识别输出和时钟信号两者的读控制信号的第二电路；其中读控制信号被提供给存储器，使得在存储器中被写入的视频信号以这种方式从其中读出，即水平同步频率，水平消隐时间和垂直消隐时间基本上保持在固定的值，而与输入视频信号的水平同步频率无关。
结果，从存储器中读出的视频信号是使得其水平同步频率，水平消隐时间和垂直消隐时间基本上保持固定，而与输入视频信号的同步频率无关。
通过下面参考附图的说明，本发明的上述优点和特征将变得清楚。
图1是表示本发明实施例的系统方框图；
图2是表示本发明实施例的另一个系统方框图；
图3是用于解释本发明之信号时序图；
图4是用于解释本发明的波形图。
下面参考附图详细说明本发明的优选实施例。
现在假设输入视频信号被写入帧存储器，与其水平和垂直同步频率同步，然后，因此写入的视频信号从帧存储器中读出，与CRT的水平和垂直偏转频率同步。
这里还假设，当输入视频信号被写入帧存储器时，写入是按由这种视频信号所显示的每点进行的。并且，视频信号是逐点从帧存储器单独读出的，每点没有任何余量或不足。
首先，CRT中的水平偏转是按下述方式进行的。当视频信号读出时，正如图3所示，相对于水平视频时间(水平扫描时间)，在CRT显示的单独点和读时钟CLKR每个周期之间的任何水平线上存在下述关系。
nhscn·Tclkr=Thdef-Thblk                    (1)
这里，nhscn：水平视频时间中的点数
Tclkr：读时钟CLKR的周期
Thdef:CRT中水平偏转时间(1个水平时间)
Thblk:CRT中水平消隐时间
此时，Tclkr=1/fclkr                         (2)
这里，fclkr：读时钟CLKR的频率
用方程(2)替换方程(1)，
nhscn/fclkr=Thdef-Thblk                     (3)
修改上述，
fclkr=nhscn/(Thdef-Thblk)                   (4)
当读时钟CLKR由PLL形成时，
fclkr=N·fref                               (5)
这里，N:PLL中频分电路的频分比率
fref:PLL中基准信号的频率。
因此，从方程(4)和(5)得：
N=fclkr/fref=nhscn/((Thdef-Thblk)·fref)    (6)
由于频分比率N实际上是整数，方程(6)可以重写成：
N=int(nhscn/((Thdef-Thblk)·fref)+0.5)      (7)
上面，int(x)是为获得整数通过省略值x的小数点下面的尾数而采用的函数，结果，int(x+0.5)变成通过值x的小数点下面的尾数的省略而四舍五入到整数。因此，从方程(7)计算得到的频分比率N变成通过四舍五入方程(6)计算得到的频分比率N的小数点下面的尾数而得到的整数。如果误差是可忽略的且不产生问题，则比率N可以通过略去尾数而四舍五入为整数。
使用从方程(7)(或方程(6))计算得到的频分比率N，实际上从方程(5)获得的读时钟CLKR的频率fclkO表示成：
fclkO=int(nhscn/((Thdef-Thblk)·fref)+0.5)×fref    (8)
将水平消隐时间Thblk变成点数nhblk,
nhblk=int(Thblk·fclkr+0.5)=int(Thblk·N·fref+0.5) (9)
因此，在显示从帧存储器读出的视频信号中，实际水平偏转频率fhdefO和水平消隐时间ThblkO表示为：
fhdefO=fclkO/(nhscn+nhblk)                          (10)
ThblkO=nhblk/fclkO                                  (11)
尤其是，如果在从帧存储器读出视频信号时的频分比率N是方程(7)给出的值，则读时钟CLKR的频率fclkO变成由方程(8)给出的值，使得输入视频信号的点能够单独地被显示，而不需要通过内插来处理该视频信号。
同时，CRT中的垂直偏转按如下进行。
水平偏转频率=垂直偏转频率×1个垂直时间中的线数
或者
水平同步频率=垂直同步频率×1个垂直时间中的线数(12)
在水平偏转频率保持为固定值fhdefO的情况下，从帧存储器读出视频信号的读出垂直周期是根据要读出的视频信号之线数改变的。但是，由于垂直偏转频率远低于上述的水平偏转频率，相对于垂直偏转电路的负担要小得多。
将垂直消隐时间Tvblk变换成点数nvblk:
nvblk=iht(Tvblk·fhdef+0.5)         (13)
因此，从帧存储器读出的视频信号的实际垂直偏转频率fvdefO和垂直消隐时间TvblkO表示为：
fvdefO=fhdefO/(nvscn+nvblk)         (14)
TvblkO=nvblk/fhdefO                 (15)
这里，nvscn：变换到垂直视频时间之线数的值
当通过上述方法在CRT上显示图象时，视频信号仅仅写入帧存储器和从帧存储器读出，而不执行任何诸如内插或归约化的处理，使得显示质量基本上不被损坏。
一些误差是由于进行四舍五入频分比率N，从水平消隐时间Thblk变换来的点数nhblk，从垂直消隐时间Tvblk变换来的点数nvblk，以便获得其整数引起的。但是，根据方程(8)到(15)，能够将CRT中的水平偏转频率fhdef，水平消隐时间Thblk和垂直消隐时间Tvblk设置到固定值
结果，与分辨率的任何改变无关，消除改变CRT中水平偏转频率的必要性变成了可能，由此简化了水平偏转电路的结构并且获得带有失真校正等合适水平偏转。而且，通过分别设置水平消隐时间Thblk和垂直消隐时间Tvblk到可允许的最大长度，对水平和垂直输出晶体管之耐压的要求能够减小。
由于频分比率N是上述的整数，所有的水平偏转频率fhdef，水平消隐时间Thblk和垂直消隐时间Tvblk都根据分辨率的变化稍微进行了改变。因此，PLL中的基准信号频率fref可以被设置成使得结果的变化被保持在某一个频率范围，在这里水平偏转电路和垂直偏转电路两者都可以适当的工作。
从方程(12)可见，随着线数nvscn的增加，垂直偏转频率fvdefO变得较低，并且CRT上的闪烁变成明显。由于这个原因，水平偏转频率fhdefO被设置成使CRT上的闪烁变成不明显，即使当输入的视频信号具有最大的线数nvscn也是如此。
基于上述概念，本发明设计了能够满足同步频率的多个组合的同步频率变换电路。下面详细说明本发明的优选实施例。
图1中，输入视频信号S11从输入端子11经过输入接口电路13提供给同步频率变换电路14。同时，对应于输入视频信号S11的水平和垂直同步信号Ssync从输入端子12经过接口电路13提供给同步频率变换电路14。
在这种情况下，视频信号S11是由红，绿和蓝色信号构成的三原色信号。正如后面要详细说明的，变换电路14具有帧存储器，并且，符合上述的概念，变换电路14变换所提供的视频信号S11的同步频率，然后输出视频信号S14。
结果，输出的视频信号S14通过在视频控制电路15中的灰度系数(gamma)校正进行处理，然后经过视频驱动电路16被提供给彩色CRT17。
例如如图3所示，与输出视频信号S14同步的水平同步信号Hsync是从变换电路14中取出的，并且由此获得的水平同步信号Hsync被提供给水平偏转电路21，在这里形成水平偏转电流。此后，水平偏转电流被提供给水平偏转线圈22以在CRT17中执行水平偏转。此时的水平偏转频率为值fhdefO。
另外，水平脉冲是从水平偏转电路21中获得的，此后它被提供给高电压发生器23，在这里形成高电压。并且这个高电压是作为阳极电压等提供给CRT17。
同时，与输出视频信号S14同步的垂直同步信号Vsync是从变换电路14中取出的。这个垂直同步信号Vsync被提供给垂直偏转电路24，在这里形成垂直偏转电流。此后，该垂直偏转电流被提供给垂直偏转线圈25以在CRT27中执行垂直偏转。此时的垂直偏转频率为值fvdefO。
在这种情况下，同步频率变换电路14例如按图2所示构成。来自接口电路13的输入视频信号S11被提供给A-D变换器42，在这里进行模拟-数字变换以产生数字视频信号S12。并且这个信号S12被提供给帧存储器43。
通过接口电路13，从整个同步信号Ssync中获得水平同步信号Shsyn然后被提供到PLL51，在这里形成对应于输入视频信号S11点周期之频率的脉冲信号S51。此后，脉冲信号S51作为用于模拟-数字变换的时钟被提供给A-D变换器42。输入视频信号S11按照上面所述被变换成通过信号S11被单独地逐点显示的数字信号。
另外，水平和垂直同步信号Ssync从接口电路13被提供给信号识别器52，然后该识别器识别输入视频信号S11的水平和垂直同步频率及水平和垂直视频时间的暂时位置。并且从此获得的识别输出被提供给时序控制电路53。
时序控制电路53包括微计算机，DSP或者硬件逻辑。通过计算或参考在非易失性存储器等中准备的查询表，该控制电路53从由信号识别器52之识别输出表示的信息中检测输入视频信号S11和输出视频信号S14之每个水平时间的点数，每个垂直时间的线数，以及水平和垂直视频时间(扫描时间)的暂时位置，由此产生变换视频信号之同步频率所要求的数据。
控制电路53的输出被提供给时序脉冲发生器54。同时，来自PLL51的脉冲信号S51被提供给时序脉冲发生器54，而且来自接口电路13的水平和垂直同步信号Ssync也被提供给时序脉冲发生器54。
因此，时序信号S4W在时序脉冲发生器54中形成。该时序信号S4W表示在帧存储器43中写入的视频信号S12的时序，并且包括表示水平和垂直视频时间的暂时位置的信号。
时序信号S4W被提供给存储器控制器55，同时，来自PLL51的脉冲信号S51也被提供给存储器控制器55。结果，用于将输入视频信号S12写入帧存储器43中的控制信号S5W在存储器控制器55中形成，然后该信号S5W被提供给帧存储器43。
该控制信号S5W包括用于将视频信号S12写入帧存储器43的写时钟，写地址信号和写使能信号，而且这些信号是与输入视频信号S12的有效点和线同步变化的。
因此，从整个输入视频信号S12，对应于显示图象的段信号顺序逐点地被写入帧存储器43，没有任何溢出或不足
在帧存储器43中被如此写入的输入视频信号S12与CRT17中水平和垂直偏转相同步地读出。具体地说，预定频率的振荡信号S61从VCO61中产生，并且这个振荡信号S61被提供给可变的频分器62。VCO61和可变的频分器62与其它电路63到65结合构成PLL60。
根据方程(7)计算出的频分比率N是从时序控制电路53中获得的，然后该频分比率N在可变频分器62中设定。结果，被分成振荡信号S61之1/N频率的信号S62从该可变频分器62中输出，并且该分频信号S62被提供给相位比较器63。而且，稳定基准频率的基准信号S64在基准信号形成器64中形成。并且然后被提供给相位比较器63。
在比较器63中，分频信号S62的相位与基准信号S64的相位进行比较，比较结果被提供给回路滤波器65，然后其产生DC电压，该电压的电平根据分频信号S62和基准信号S64之间的相位差变化。该DC电压作为控制电压被提供给VCO61。
结果，在稳定状态，两信号S62和S64的频率被做成彼此相等，使得满足方程(5)的条件。结果，从VCO61输出的振荡信号S61的频率被控制成由方程(8)给出的频率fclkO。
信号S61作为读时钟CLKR被提供给时序脉冲发生器54，在这里形成水平同步信号Hsync和垂直同步信号Vsync。这种同步信号Hsync和Vsync如上面所述被分别提供给编转电路21和24，使得在CRT17中以频率fhdefO和fvdefO执行水平和垂直偏转。
在时序脉冲发生器54中，时序信号S4R是与其上提供的信号S61(读时钟CLKR)相同步形成的。该时序信号S4R表示从帧存储器43中读出视频信号S13的时序，并且包括表示水平和垂直视频时间之暂时位置的信号。
该时序信号S4R被提供给存储器控制器55，在这里形成用于读出从帧存储器43中输出的视频信号S13的控制信号S5R。因此形成的控制信号S5R然后被提供给帧存储器43。例如如图3所示，该控制信号S5R包括，用于将视频信号S12从帧存储器43读出的读时钟CLKR，读地址信号和读使能信号RDEN。
结果，从帧存储器43获得了输出视频信号S13，在这里，例如如图3所示，水平频率被保持在固定值fhdefO，其与输入视频信号S12的水平和垂直同步频率无关，同时其垂直频率根据输入视频信号S11的线数变化。
因此获得的视频信号S13被提供给D-A变换器44，并且从VCO61输出的脉冲信号S61作为用于数字-模拟变换的时钟也被提供给D-A变换器44。此后，在D-A变换器44中，通过数字-模拟变换，视频信号S13被变换成由红，绿和蓝色视频信号成分构成的模拟三原色视频信号S14，并且视频信号S14经过视频控制电路15和视频驱动电路16被提供给彩色CRT17。
因此，根据图1和2中的显示单元和同步频率变换电路，对同步频率的多个组合，水平偏转频率能被保持在它的固定值fhdefO。由于对同步频率的多个组合，CRT17中的水平偏转频率能够以这种方式被保持恒定，因此仅仅要求水平偏转电路22与固定频率fhdefO同步，由此增强了它的包括抗抖动特性的同步性能。
而且，即使当在使用期间输入视频信号S11的水平同步频率被改变，在水平驱动脉冲的频率不会发生突然的变化，因此取消了为防止因这种频率改变导致击穿的反措施的需要。
而且，由于尽管在输入视频信号S11之水平同步频率下的任何改变时水平偏转频率fhdefO都保持不变，因此不存在需要控制用于水平偏转电路22的电源。另外，水平S形的校正电容不需要与水平偏转频率fhdefO一致的进行开关转换，也不需要用于这种开关转换的高耐压FET。由于所有的水平偏转频率fhdef，水平消隐时间Thblk和垂直消隐时间Tvblk都保持为基本上固定，因此，这些值可以被设置为可允许的最大值，由此降低水平和垂直输出晶体管所要求的耐压。
而且，不需要水平偏转电路22的频率特性的跟踪控制，最终简化了电路状态和系统状态的结构。通常，控制主偏转和高电压的响应是随水平偏转频率变化的。但是，由于水平偏转频率fhdefO保持固定，设计参数是容易设置的，并且也不需要开关转换这些参数。
关于输入视频信号S11，不进行内插或归约化，使得在显示任何文本字符或图形时不损坏显示的质量。除上述之外，不要求任何与-或计算器等来进行内插处理，因此减小了LSI的集成密度。而且，不需要与-或计算器工作在极高的工作频率下，最终取消了对这种工作频率的测量的需要。
上面给出的说明是涉及输入视频信号S11为通用模拟信号的示例性情况。但是，在TDMS或LVDS格式的情况下，在被提供给帧存储器43之前，视频信号可以首先在接口电路13等中被解码成通用数字视频信号。
正如上面所述，根据方程(7)计算的频分比率N具有通过四舍五入根据方程(6)计算的频分比率N获得的整数值。因此，水平偏转频率fhdefO相应于将该比率四舍五入成整数值的分数发生变化。在这种情况下，水平偏转频率fhdefO的变化通过改变基准信号S64的频率fref达到最小化。
在利用DSP构成时序控制电路53中，形成用于CRT17中的失真校正信号所采用的现有DSP可以通用。
如果水平偏转频率fhdefO是设置成使得当输入视频信号的线数nvscn为最大时CRT上的闪烁被做成不明显的话，则水平偏转频率fhdefO可以偶然地变成过高。在这种情况下，该电路被设计成能够选择地开关转换水平偏转频率fhdefO到多个值的任何一个，其中水平偏转频率fhdefO能够根据输入视频信号的线数nvscn被转换成所选择的值。
[本说明书中使用的缩写表]
A-D：模拟-数字
CCIR：国际无线电咨询委员会
CRT：阴极射线管
D-A：数字-模拟
DSP：数字信号处理器
FET：场效应晶体管
LSI：大规模集成电路
LVDS：低电压差动信号
NTSC：国家电视系统委员会
OS：操作系统
PLL：锁相回路
TDMS：过渡最小化差动信号
VCO：压控振荡器
根据本发明，正如上述，对于同步频率的多个组合，水平偏转频率能够被保持为固定值。因此，要求水平偏转电路仅仅与这种固定的频率相同步，增强了包括抗抖动特性的同步性能。而且，即使在使用期间输入视频信号的水平同步频率被改变，水平驱动脉冲的频率不会发生突然的变化，因此取消了需要为防止因这种频率改变导致击穿的对策。
而且，由于尽管输入视频信号的水平同步频率有任何改变时水平偏转频率都保持不变，因此不存在控制用于水平偏转电路的电源的必要性。另外，水平S形的校正电容不需要与水平偏转频率一致地进行开关转换，也不需要用于这种开关转换的高耐压FET。因此使用低耐压的水平和垂直输出晶体管变成了可能。
而且，不需要用于水平偏转电路的频率特性的跟踪控制，最终简化了电路状态和系统状态的结构。通常，控制主偏转和高电压的响应是随水平偏转频率变化的。但是，由于水平偏转频率保持固定，设计参数是容易设置的，并且也不需要开关转换这些参数。
对于输入视频信号，不进行内插或归约化，使得在显示任何文本字符或图形时不损坏显示的质量。除上述之外，不要求任何与-或计算器等来进行内插处理，因此减小了LSI的集成密度。而且，不需要与-或计算器工作在极高的工作频率下，最终取消了对这种工作频率的测量的需要。
尽管在上文中已经参考一些优选实施例对本发明进行了说明，但应当理解，本发明并不局限于这种实施例，对本领域技术人员，在不脱离本发明精神的情况下，各种其它的改变和改进是显而易见的。
因此，本发明的范围是仅仅由所附权利要求来确定。

Claims (3)

1．一种同步频率变换电路，包括：
用于形成可与输入视频信号之水平和垂直同步信号保持同步变化的写入控制信号的第一电路：
存储器，在这里输入视频信号通过写入控制信号被写入；
用于识别输入视频信号之水平和垂直同步频率的识别电路；
由从所述识别电路获得的识别结果控制的并且用来输出根据所述识别结果变化的频率的时钟信号的锁相回路；和
用于形成来自所述识别电路的识别输出和时钟信号两者的读控制信号的第二电路；
其中读控制信号被提供给所述存储器，使得在所述存储器中写入的视频信号是以这种方式从其中读出，即水平同步频率，水平消隐时间和垂直消隐时间基本上保持在固定的值，而与所述输入视频信号的水平同步频率无关。
2．一种同步频率变换电路，包括：
用于形成可与输入视频信号之水平和垂直同步信号保持同步变化的写入控制信号的第一电路；
存储器，在这里输入视频信号通过写入控制信号被写入；
用于识别输入视频信号之水平和垂直同步频率的识别电路；
具有其频分比率是通过由从所述识别电路获得之识别结果控制的可变频分器和用来输出根据所述识别结果变化的频率的时钟信号的锁相回路；和
用于从时钟信号中形成预定读控制信号的第二电路；
其中读控制信号被提供给所述存储器，使得在所述存储器中写入的视频信号是从其中读出，所述读控制信号用来以这种方式从所述存储器中读出所写入的视频信号，即水平同步频率，水平消隐时间和垂直消隐时间基本上保持在固定的值，而与所述输入视频信号的水平同步频率无关，而且，从所述存储器中读出的视频信号的每个垂直周期的线数等于输入视频信号的每个垂直周期的线数。
3．根据权利要求1或2的同步频率变换电路，其中所读视频信号的频率是这样改变的，使得从所述存储器中读出的视频信号的每条线的点数变成等于输入视频信号的每条线的点数。
CN00138061A 1999-12-17 2000-12-15 同步频率变换电路 Pending CN1312646A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP358382/1999 1999-12-17
JP35838299A JP2001175231A (ja) 1999-12-17 1999-12-17 同期周波数の変換回路

Publications (1)

Publication Number Publication Date
CN1312646A true CN1312646A (zh) 2001-09-12

Family

ID=18459006

Family Applications (1)

Application Number Title Priority Date Filing Date
CN00138061A Pending CN1312646A (zh) 1999-12-17 2000-12-15 同步频率变换电路

Country Status (7)

Country Link
US (1) US20010015769A1 (zh)
EP (1) EP1109146A3 (zh)
JP (1) JP2001175231A (zh)
KR (1) KR20010070301A (zh)
CN (1) CN1312646A (zh)
ID (1) ID29998A (zh)
TW (1) TW490646B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101996558A (zh) * 2010-10-12 2011-03-30 华映视讯（吴江）有限公司 显示装置
CN106210589A (zh) * 2006-11-07 2016-12-07 索尼株式会社 发送设备

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1177684A1 (en) * 1999-12-23 2002-02-06 BTS Holding International B.V. Compatible camera system
US7668099B2 (en) * 2003-06-13 2010-02-23 Apple Inc. Synthesis of vertical blanking signal
KR20060091655A (ko) * 2005-02-16 2006-08-21 삼성전자주식회사 영상 신호 주사방법 및 장치
KR101393629B1 (ko) 2007-01-17 2014-05-09 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
US9190012B2 (en) * 2009-12-23 2015-11-17 Ati Technologies Ulc Method and system for improving display underflow using variable HBLANK
US9761202B2 (en) * 2015-03-09 2017-09-12 Apple Inc. Seamless video transitions

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2526558B2 (ja) * 1986-10-21 1996-08-21 ソニー株式会社 ビデオ信号のスキャンコンバ−タ装置
JPH06138834A (ja) * 1992-10-30 1994-05-20 Matsushita Electric Ind Co Ltd ディスプレイ装置
US5812210A (en) * 1994-02-01 1998-09-22 Hitachi, Ltd. Display apparatus
JP3123358B2 (ja) * 1994-09-02 2001-01-09 株式会社日立製作所 ディスプレイ装置
DE69723601T2 (de) * 1996-03-06 2004-02-19 Matsushita Electric Industrial Co., Ltd., Kadoma Bildelementumwandlungsgerät
US6313813B1 (en) * 1999-10-21 2001-11-06 Sony Corporation Single horizontal scan range CRT monitor

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106210589A (zh) * 2006-11-07 2016-12-07 索尼株式会社 发送设备
CN106210589B (zh) * 2006-11-07 2019-07-12 索尼株式会社 一种用于在发送设备与接收设备之间通信的通信系统
CN101996558A (zh) * 2010-10-12 2011-03-30 华映视讯（吴江）有限公司 显示装置
CN101996558B (zh) * 2010-10-12 2012-08-29 华映视讯（吴江）有限公司 显示装置

Also Published As

Publication number Publication date
JP2001175231A (ja) 2001-06-29
EP1109146A3 (en) 2002-12-18
EP1109146A2 (en) 2001-06-20
KR20010070301A (ko) 2001-07-25
TW490646B (en) 2002-06-11
ID29998A (id) 2001-10-25
US20010015769A1 (en) 2001-08-23

Similar Documents

Publication Publication Date Title
CN1165161C (zh) 图像显示方法和设备
JP3673303B2 (ja) 映像信号処理装置
CN1265348C (zh) 显示装置的驱动控制装置和图像显示装置
CN1034466C (zh) 色度处理系统
CN1932955A (zh) 用于驱动液晶显示装置的装置和方法
KR890004222B1 (ko) 화상표시장치에 있어서의 a-d 변환장치
CN1231463A (zh) 图像显示装置及其驱动方法
CN1725846A (zh) 序列自适应同步信号生成器
CN1248375A (zh) 显示装置、标记信号构成方法、标记信号检测电路、及控制信号发生电路
CN1225918C (zh) 图像信号处理装置以及方法
CN1312646A (zh) 同步频率变换电路
CN1135839C (zh) 输出时基校正器、校正方法及具有该校正器的显示设备
CN1774735A (zh) 处理图像信号的设备和方法以及利用它们的图像显示设备
US6678408B1 (en) Noise reduction through comparative histograms
US6546149B1 (en) Digital noise reduction through selective pixel comparison
CN1059770C (zh) 用于同步在电视屏幕上显示的视频信号的控制器和方法
US6208092B1 (en) Apparatus and method for digital deflection processing
CN1175364C (zh) 像素幅形比设定到预定值的显示板以及相应的显示装置
CN1216357C (zh) 在平面显示屏中对相位进行再调节的方法和装置
CN1165155C (zh) 失真校正电路及其显示装置
CN1030806C (zh) 用于控制矩阵显示器的方法及装置
CN1201966A (zh) 液晶显示装置
CN1190074C (zh) 单片视频信号处理单元中的回扫脉冲宽度调节电路和方法
CN108259804A (zh) 视频输出系统及其相关视频信号补偿方法
CN1509576A (zh) 用于调整配准的装置和方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication