CN103843055A - 显示装置和扫描信号线的驱动方法 - Google Patents

显示装置和扫描信号线的驱动方法 Download PDF

Info

Publication number
CN103843055A
CN103843055A CN201280048614.6A CN201280048614A CN103843055A CN 103843055 A CN103843055 A CN 103843055A CN 201280048614 A CN201280048614 A CN 201280048614A CN 103843055 A CN103843055 A CN 103843055A
Authority
CN
China
Prior art keywords
mentioned
current potential
terminal
signal
section
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201280048614.6A
Other languages
English (en)
Inventor
山本薰
金子诚二
小川康行
田中耕平
内田诚一
高丸泰
森重恭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN103843055A publication Critical patent/CN103843055A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

提供一种显示装置，其抑制显示质量的降低和扫描信号线驱动电路内的开关元件的可靠性降低，并且减少了功耗。移位寄存器（410）包括多个双稳态电路。对第奇数级的双稳态电路中的薄膜晶体管（M1）的漏极端子和薄膜晶体管（M2）的栅极端子分别提供第1栅极时钟信号（GCK1）和第2栅极时钟信号（GCK2）。对第偶数级的双稳态电路中的薄膜晶体管（M1）的漏极端子和薄膜晶体管（M2）的栅极端子分别提供第2栅极时钟信号（GCK2）和第1栅极时钟信号（GCK1）。这些第1栅极时钟信号（GCK1）和第2栅极时钟信号（GCK2）的中止期间频率（fck2）比扫描期间频率（fck1）低。

Description

显示装置和扫描信号线的驱动方法
技术领域
本发明涉及显示装置和该显示装置内的扫描信号线的驱动方法，特别涉及驱动器单片型的显示装置和该显示装置内的扫描信号线的驱动方法。
背景技术
以往，用于驱动液晶显示装置的栅极线（扫描信号线）的栅极驱动器（扫描信号线驱动电路）多作为IC（Integrated Circuit：集成电路）芯片搭载于构成液晶面板的基板的周边部。但是近年来，在基板上直接形成栅极驱动器的情况逐渐变多。这种栅极驱动器被称为“单片栅极驱动器”等。例如专利文献1公开了具备该单片栅极驱动器的液晶显示装置（以下称为“栅极驱动器单片型的液晶显示装置”）。根据该栅极驱动器单片型的液晶显示装置，能谋求窄边框化和低成本化。此外，在该栅极驱动器单片型的液晶显示装置中，以往采用将非晶硅（a-Si）用作半导体层的薄膜晶体管（以下称为“a-SiTFT”）作为驱动元件。
另外，专利文献2公开了一种显示装置的驱动方法，在扫描栅极线的扫描期间T1之后设置使全部栅极线为非扫描状态的中止期间T2。在该中止期间T2中，不对栅极驱动器提供时钟信号等。因此，即使在扫描期间T1以60Hz扫描栅极线，例如可以通过设置与该扫描期间T1相同长度的中止期间T2来使整体的栅极线的驱动频率为30Hz程度。因此能谋求低功耗化。
现有技术文献
专利文献
专利文献1：日本特开2004-78172号公报
专利文献2：日本特开2001-312253号公报
发明内容
发明要解决的问题
但是，在上述栅极驱动器单片型的液晶显示装置采用了专利文献2记载的驱动方法的情况下，为了使栅极线的电位维持为低电平，需要使用于将栅极线的电位设为高电平的a-SiTFT（以下称为“上拉用a-SiTFT”）在上述中止期间T2中维持为截止状态。或者，为了将栅极线的电位维持为低电平，需要使用于将栅极线的电位设为低电平的a-SiTFT（以下称为“下拉用a-SiTFT”）在上述中止期间T2中维持为导通状态。此外，对上拉用a-SiTFT的漏极端子提供时钟信号，源极端子与栅极线连接。另外，下拉用a-SiTFT的漏极端子连接着栅极线，对源极端子提供低电平电位。在此，上拉用a-SiTFT和下拉用a-SiTFT为n沟道型。
在使上拉用a-SiTFT在上述中止期间T2中维持为截止状态的情况下，栅极线为悬浮状态。因此，会导致在中止期间T2中栅极线容易受到噪声等的影响。其结果是有可能导致显示质量的降低。
另一方面，在使下拉用a-SiTFT在上述中止期间T2中维持为导通状态的情况下，需要对该下拉用a-SiTFT的栅极端子持续提供高电平的电位。因此，会对该下拉用a-SiTFT长时间施加栅偏应力，因此该下拉用a-SiTFT的阈值变动变大。其结果是该下拉用a-SiTFT的驱动能力（可靠性）会降低。
因此，本发明的目的在于提供抑制显示质量的降低和扫描信号线驱动电路内的开关元件的可靠性降低并且减少功耗的显示装置和该显示装置内的扫描信号线的驱动方法。
用于解决问题的方案
本发明的第1方面的特征在于，一种显示装置，具备：
显示部，其包括多个扫描信号线，用于显示图像；
扫描信号线驱动电路，其与上述显示部一体形成，用于驱动上述多个扫描信号线，使得上述多个扫描信号线被依次选择的扫描期间和该多个扫描信号线均成为非选择状态的中止期间以包括该扫描期间和该中止期间的帧期间为周期交替地出现；以及
显示控制电路，其对上述扫描信号线驱动电路提供使导通电平和截止电平周期性地反复的多个时钟信号，
上述扫描信号线驱动电路包括移位寄存器，上述移位寄存器具有相互级联连接的多个双稳态电路，基于上述多个时钟信号将该多个双稳态电路的输出信号依次设为导通电平，
各双稳态电路具有：
第1输入节点，其用于接受上述多个时钟信号中的1个作为第1时钟信号；
第2输入节点，其用于接受上述多个时钟信号中的1个作为第2时钟信号；
第1输出节点，其用于输出上述输出信号；
第1输出节点上拉用开关元件，其第1导通端子与上述第1输入节点连接，第2导通端子与上述第1输出节点连接，基于控制端子所连接的第1节点的电位而将上述输出信号提供给上述第1输出节点；以及
第1输出节点下拉用开关元件，其控制端子与上述第2输入节点连接，第1导通端子与上述第1输出节点连接，第2导通端子承受截止电平的电位，
与上述扫描期间的上述多个时钟信号的频率相比，上述中止期间的该多个时钟信号的频率较低。
本发明的第2方面的特征在于，在本发明的第1方面中，
上述中止期间的上述多个时钟信号的振幅比上述扫描期间的该多个时钟信号的振幅小。
本发明的第3方面的特征在于，在本发明的第1方面中，
上述中止期间比上述扫描期间长。
本发明的第4方面的特征在于，在本发明的第1方面中，
各双稳态电路还具有：
第3输入节点，其用于接受该双稳态电路的前级的双稳态电路的输出信号作为置位信号；
第4输入节点，其用于接受该双稳态电路的后级的双稳态电路的输出信号作为复位信号；
第1节点上拉用开关元件，其基于上述置位信号，使上述第1节点的电位向导通电平变化；以及
复位时第1节点下拉用开关元件，其控制端子与上述第4输入节点连接，第1导通端子与上述第1节点连接，第2导通端子承受截止电平的电位。
本发明的第5方面的特征在于，在本发明的第4方面中，
各双稳态电路还具有电容元件，上述电容元件的一端与上述第1节点连接，另一端与上述第1输出节点连接。
本发明的第6方面的特征在于，在本发明的第5方面中，
各双稳态电路还具有第1节点下拉驱动部，上述第1节点下拉驱动部用于在进行用于将导通电平的上述扫描信号提供给上述第1输出节点的动作的期间以外，基于内部的第2节点的电位将上述第1节点的电位维持为截止电平。
本发明的第7方面的特征在于，在本发明的第6方面中，
上述第1节点下拉驱动部具有：
第2节点上拉用开关元件，其基于上述第2时钟信号，使上述第2节点的电位向导通电平变化；
第1个第2节点下拉用开关元件，其控制端子与上述第1输入节点连接，第1导通端子与上述第2节点连接，第2导通端子承受截止电平的电位；
第2个第2节点下拉用开关元件，其控制端子与上述第1节点连接，第1导通端子与上述第2节点连接，第2导通端子承受截止电平的电位；以及
非选择时第1节点下拉用开关元件，其控制端子与上述第2节点连接，第1导通端子与上述第1节点连接，第2导通端子承受截止电平的电位。
本发明的第8方面的特征在于，在本发明的第4方面中，
各双稳态电路还具有初始化时第1节点下拉用开关元件，上述初始化时第1节点下拉用开关元件的控制端子承受在上述中止期间结束时成为导通电平的初始化信号，其第1导通端子与上述第1节点连接，第2导通端子承受截止电平的电位。
本发明的第9方面的特征在于，在本发明的第4方面中，
各双稳态电路还具有第2输出节点，
上述输出信号包括第1输出信号和第2输出信号，
上述第1输出信号和上述第2输出信号分别从上述第1输出节点和上述第2输出节点输出，
各双稳态电路的前级的双稳态电路的上述第1输出信号是上述置位信号，
各双稳态电路的后级的双稳态电路的上述第1输出信号是上述复位信号，
各双稳态电路具有：
第2输出节点上拉用开关元件，其控制端子与上述第1节点连接，第1导通端子承受规定的电位，第2导通端子与上述第2输出节点连接；以及
第1个第2输出节点下拉用开关元件，其控制端子与上述第2输入节点连接，第1导通端子与上述第2输出节点连接，第2导通端子承受截止电平的电位。
本发明的第10方面的特征在于，在本发明的第9方面中，
各双稳态电路还具有第2个第2输出节点下拉用开关元件，上述第2个第2输出节点下拉用开关元件的控制端子与上述第4输入节点连接，第1导通端子与上述第2输出节点连接，第2导通端子承受截止电平的电位。
本发明的第11方面的特征在于，在本发明的第9方面中，
上述规定的电位是固定电位。
本发明的第12方面的特征在于，在本发明的第1方面中，
上述多个时钟信号是相位相互不同的3相以上的时钟信号。
本发明的第13方面的特征在于，在本发明的第1方面中，
上述扫描信号线驱动电路包括：
第1扫描信号线驱动电路，其相对于上述显示部位于一侧；以及
第2扫描信号线驱动电路，其相对于上述显示部位于另一侧。
本发明的第14方面的特征在于，在本发明的第1方面至第13方面中的任一方面中，
上述扫描信号线驱动电路是利用由氧化物半导体形成半导体层的薄膜晶体管而实现的。
本发明的第15方面的特征在于，在本发明的第1方面至第13方面中的任一方面中，
上述扫描信号线驱动电路是利用由非晶硅形成半导体层的薄膜晶体管而实现的。
本发明的第16方面是显示装置中的多个扫描信号线的驱动方法，上述显示装置具备：显示部，其包括多个扫描信号线，用于显示图像；扫描信号线驱动电路，其与该显示部一体形成，用于驱动该多个扫描信号线；以及显示控制电路，其对该扫描信号线驱动电路提供第1电平和第2电平周期性地反复的多个时钟信号，
上述驱动方法的特征在于，具备如下步骤：
驱动上述多个扫描信号线，使得上述多个扫描信号线被依次选择的扫描期间和该多个扫描信号线均成为非选择状态的中止期间以包括该扫描期间和该中止期间的帧期间为周期交替地出现；以及
使上述中止期间的该多个时钟信号的频率比上述扫描期间的上述多个时钟信号的频率低，
上述扫描信号线驱动电路包括移位寄存器，上述移位寄存器具有相互级联连接的多个双稳态电路，基于上述多个时钟信号将该多个双稳态电路的输出信号依次设为导通电平，
各双稳态电路具有：
第1输入节点，其用于接受上述多个时钟信号中的1个作为第1时钟信号；
第2输入节点，其用于接受上述多个时钟信号中的1个作为第2时钟信号；
第1输出节点，其用于输出上述输出信号；
第1输出节点上拉用开关元件，其第1导通端子与上述第1输入节点连接，第2导通端子与上述第1输出节点连接，基于控制端子所连接的第1节点的电位将上述输出信号提供给上述第1输出节点；以及
第1输出节点下拉用开关元件，其控制端子与上述第2输入节点连接，第1导通端子与上述第1输出节点连接，第2导通端子承受截止电平的电位。
本发明的第17方面的特征在于，在本发明的第16方面中，
上述中止期间的上述多个时钟信号的振幅比上述扫描期间的该多个时钟信号的振幅小。
本发明的第18方面的特征在于，在本发明的第16方面中，
上述中止期间比上述扫描期间长。
本发明的第19方面的特征在于，在本发明的第16方面中，
上述多个时钟信号是相位相互不同的3相以上的时钟信号。
发明效果
根据本发明的第1方面，在显示部和扫描信号线驱动电路一体形成的显示装置中，1帧期间包括上述扫描期间和上述中止期间。在该中止期间中提供给移位寄存器的多个时钟信号的频率比在扫描期间中提供给移位寄存器的多个时钟信号的频率低。因此，中止期间的第2时钟信号的电位在比扫描期间的周期长的周期中为导通电平，由此，在该周期中第1输出节点下拉用开关元件为导通状态。由此，在中止期间中扫描信号线所受的噪声等的影响和第1输出节点下拉用开关元件的阈值变动减少。因此，能抑制显示质量的降低，并且抑制扫描信号线驱动电路内的开关元件（第1输出节点下拉用开关元件）的可靠性降低。另外，1帧期间包括扫描期间和中止期间，由此1帧期间整体的驱动频率减少。其结果是功耗减少。而且，显示部和扫描信号线驱动电路被一体形成，因此边框面积缩小，并且扫描信号线驱动电路的成本减少。
根据本发明的第2方面，中止期间的多个时钟信号的振幅比扫描期间的该多个时钟信号的振幅低。因此，能谋求进一步低功耗化。另外，在中止期间，施加到第1输出节点下拉用开关元件的负载减少，因此能谋求该第1输出节点下拉用开关元件的进一步高可靠性化。
根据本发明的第3方面，中止期间比扫描期间长。因此，能谋求进一步低功耗化。
根据本发明的第4方面，能利用第1节点上拉用开关元件将第1节点的电位可靠地设为导通电平，另外，能利用复位时第1节点下拉用开关元件将第1节点的电位可靠地设为截止电平。
根据本发明的第5方面，能可靠地保持第1节点的电位。
根据本发明的第6方面，能利用第1节点下拉驱动部在进行用于将导通电平的扫描信号提供给第1输出节点的动作的期间以外将第1节点的电位可靠地维持为截止电平。
根据本发明的第7方面，能利用第2节点上拉用开关元件将第2节点的电位可靠地设为导通电平，利用第1个第2节点下拉用开关元件将第2节点的电位可靠地设为截止电平，利用第2个第2节点下拉用开关元件将第2节点的电位可靠地设为截止电平，利用非选择时第1节点下拉用开关元件将第1节点的电位可靠地设为截止电平。因此，能谋求电路动作的稳定化。
根据本发明的第8方面，能在初始化时利用第1节点下拉用开关元件进行复位动作。因此，能谋求电路动作的稳定化。
根据本发明的第9方面，第1输出信号被用作后级的双稳态电路的置位信号和前级的双稳态电路的复位信号，第2输出信号是用于驱动扫描信号线的信号。这样，另外设置用于驱动扫描信号线的第2输出节点上拉用开关元件以及用于驱动前级和后级的双稳态电路的第1输出节点上拉用开关元件，因此能使第1输出节点上拉用开关元件和第2输出节点上拉用开关元件各自的尺寸变小。因此，多个时钟信号所对应的负载电容变小，因此能谋求进一步低功耗化，并且能谋求进一步窄边框化。
根据本发明的第10方面，能利用第2个第2输出节点下拉用开关元件将第2输出节点的电位可靠地设为截止电平。
根据本发明的第11方面，能将上述规定的电位设为固定电位，由此能实现与本发明的第9方面同样的效果。
根据本发明的第12方面，使多个时钟信号的相数为3相以上，由此各相所对应的双稳态电路内的开关元件的负载电容变得足够小。因此，能谋求进一步低功耗化。
根据本发明的第13方面，移位寄存器每1级的布局间距为像素尺寸的约2倍。因此，在像素阵列设计时布局方案的自由度增大。由此，例如能谋求进一步窄边框化。
根据本发明的第14方面，利用由氧化物半导体形成半导体层的薄膜晶体管来实现扫描信号线驱动电路。该薄膜晶体管的漏电电流足够小，因此能使中止期间的多个时钟信号的频率进一步降低。因此，能谋求进一步低功耗化。另外，由氧化物半导体形成半导体层的薄膜晶体管的导通电流足够大，因此能使该薄膜晶体管的尺寸足够小。由此，能谋求进一步窄边框化。
根据本发明的第15方面，利用由非晶硅形成半导体层的薄膜晶体管来实现扫描信号线驱动电路。因此，能谋求进一步低成本化。
根据本发明的第16方面至第19方面，在扫描信号线的驱动方法中，能分别实现与本发明的第1方面至第3方面和本发明的第12方面同样的效果。
附图说明
图1是示出本发明的第1实施方式的液晶显示装置的整体构成的框图。
图2是用于说明上述第1实施方式的栅极驱动器的构成的框图。
图3是示出上述第1实施方式的移位寄存器的构成的框图。
图4是示出上述第1实施方式的移位寄存器的最前级侧的构成的框图。
图5是示出上述第1实施方式的移位寄存器的最后级侧的构成的框图。
图6是用于说明上述第1实施方式的栅极驱动器的动作的信号波形图。
图7是示出上述第1实施方式的双稳态电路的构成的电路图。
图8是用于说明上述第1实施方式的双稳态电路在扫描期间时的动作的信号波形图。
图9是用于说明上述第1实施方式的栅极驱动器在中止期间时的动作的信号波形图。
图10是用于说明上述第1实施方式的双稳态电路在中止期间时的动作的信号波形图。
图11是示出a-SiTFT和IGZOTFT的漏极电流-栅极电压特性的图。
图12是用于说明本发明的第2实施方式的栅极驱动器在中止期间时的动作的信号波形图。
图13是示出本发明的第3实施方式的双稳态电路的构成的电路图。
图14是用于说明上述第3实施方式的双稳态电路在扫描期间时的动作的信号波形图。
图15是用于说明上述第3实施方式的双稳态电路在中止期间时的动作的信号波形图。
图16是示出本发明的第4实施方式的双稳态电路的构成的电路图。
图17是用于说明上述第4实施方式的双稳态电路在扫描期间时的动作的信号波形图。
图18是示出本发明的第5实施方式的移位寄存器的构成的框图。
图19是用于说明上述第5实施方式的双稳态电路在扫描期间时的动作的信号波形图。
图20是用于说明本发明的第6实施方式的栅极驱动器的构成的框图。
图21是用于说明上述第6实施方式的移位寄存器的构成的框图。
具体实施方式
以下，参照附图说明本发明的实施方式。此外，在以下的说明中，薄膜晶体管的栅极端子相当于控制端子，漏极端子相当于第1导通端子，源极端子相当于第2导通端子。另外，将设于双稳态电路内的薄膜晶体管全部作为n沟道型薄膜晶体管来进行说明。
＜1.第1实施方式＞
＜1.1整体构成和动作＞
图1是示出本发明的第1实施方式的有源矩阵型的液晶显示装置的整体构成的框图。如图1所示，该液晶显示装置具备：电源100、DC/DC转换器110、显示控制电路200、源极驱动器（视频信号线驱动电路）300、栅极驱动器（扫描信号线驱动电路）400、共用电极驱动电路500、显示部600。栅极驱动器400利用非晶硅、多晶硅、微晶硅或者氧化物半导体等形成在包括显示部600的液晶显示面板700上。即，本实施方式的液晶显示装置是栅极驱动器400和显示部600形成在同一基板（作为构成液晶显示面板的2个基板中的一方基板的阵列基板）上的栅极驱动器单片型的液晶显示装置。由此，能缩小液晶显示装置的边框面积。此外，源极驱动器300也可以利用非晶硅、多晶硅、微晶硅或者氧化物半导体等而形成在液晶显示面板700上。利用这些非晶硅和IGZO的具体的实现例在后面说明。
在显示部600中，形成有n个源极线（视频信号线）SL1～SLn、m个栅极线（扫描信号线）GL1～GLm以及与这些源极线SL1～SLn和栅极线GL1～GLm的交叉点分别对应设置的m×n个像素形成部。上述m×n个像素形成部被矩阵状配置从而构成像素阵列。各像素形成部包括：薄膜晶体管80，其为开关元件，其栅极端子与通过对应的交叉点的栅极线连接，并且源极端子与通过该交叉点的源极线连接；像素电极，其与该薄膜晶体管80的漏极端子连接；共用电极Ec，其为以被上述多个像素形成部共用的方式设置的相对电极；以及液晶层，其以被上述多个像素形成部共用的方式设置，被夹持在像素电极和共用电极Ec之间。并且，利用由像素电极和共用电极Ec形成的液晶电容来构成像素电容Cp。此外，通常，为了使像素电容Cp可靠地保持电压而与液晶电容并联地设有辅助电容，辅助电容与本发明没有直接关系，因此省略其说明和图示。
电源100对DC/DC转换器110、显示控制电路200以及共用电极驱动电路500提供规定的电源电压。DC/DC转换器110从电源电压生成用于使源极驱动器300和栅极驱动器400进行动作的规定的直流电压，将其提供给源极驱动器300和栅极驱动器400。共用电极驱动电路500对共用电极Ec提供规定的电位Vcom。
显示控制电路200接受从外部送来的图像信号DAT和水平同步信号、垂直同步信号等定时信号组TG，输出数字视频信号DV、用于控制显示部600的图像显示的源极起始脉冲信号SSP、源极时钟信号SCK、锁存选通信号LS、栅极起始脉冲信号GSP和栅极时钟信号GCK。栅极时钟信号GCK的高电平侧的电位为Vdd电位，低电平侧的电位为Vss电位。在本实施方式中，该栅极时钟信号GCK包括2相的栅极时钟信号GCK1和GCK2。以下，将栅极时钟信号GCK1称为“第1栅极时钟信号”，将栅极时钟信号GCK2称为“第2栅极时钟信号”。这些第1栅极时钟信号GCK1和第2栅极时钟信号GCK2的相位相互错开1水平扫描期间，均为仅在2水平扫描期间中的1水平扫描期间为高电平电位（Vdd电位）（但是，除了后述的中止期间T2以外）。
源极驱动器300接受从显示控制电路200输出的数字视频信号DV、源极起始脉冲信号SSP、源极时钟信号SCK和锁存选通信号LS，对源极线SL1～SLn分别施加进行了D/A变换的模拟视频信号SS（1）～SS（n）。
栅极驱动器400基于从显示控制电路200输出的栅极起始脉冲信号GSP和栅极时钟信号GCK，以1帧期间为周期反复将导通电平的扫描信号GOUT（1）～GOUT（m）施加到栅极线GL1～GLm。此外，后面详细进行该栅极驱动器400的说明。
如以上那样，对源极线SL1～SLn分别施加视频信号SS（1）～SS（n），对栅极线GL1～GLm分别施加扫描信号GOUT（1）～GOUT（m），由此在显示部600中显示基于从外部发送的图像信号DAT的图像。
＜1.2栅极驱动器的构成和动作＞
图2是用于说明本实施方式的栅极驱动器400的构成的框图。如图2所示，栅极驱动器400由包括m个（级）双稳态电路40（1）～40（m）和1个（级）虚拟用双稳态电路40（m＋1）（以下称为“虚拟级”）的移位寄存器410构成。
在显示部600中如上述那样形成有m行×n列的像素矩阵，以与这些像素矩阵的各行一一对应的方式在各级中设有上述双稳态电路。该双稳态电路在各时点为2个状态（第1状态和第2状态）中的任一方状态，输出表示该状态的信号（以下称为“状态信号”。）。在本实施方式中，如果双稳态电路为第1状态，则从该双稳态电路输出高电平（导通电平）电位的状态信号，如果双稳态电路为第2状态，则从该双稳态电路输出低电平（截止电平）电位的状态信号。另外，以下将从双稳态电路输出高电平电位的状态信号而对与该双稳态电路对应的栅极线施加高电平电位的扫描信号的期间称为“选择期间”。
图3是示出本实施方式的移位寄存器410的最前级和最后级以外的构成的框图。图4是示出本实施方式的移位寄存器410的最前级侧的构成的框图。图5是示出本实施方式的移位寄存器410的最后级侧的构成的框图。此外，在以下的说明中，第x级（x＝1～m＋1）的双稳态电路仅称为“第x级”。如上述那样，该移位寄存器410包括m个双稳态电路40（1）～40（m）和1个虚拟用双稳态电路40（m＋1）。图3示出了第i-2级40（i-2）～第i＋1级40（i＋1），图4示出了第i级40（1）和第2级40（2），图5示出了第m-1级40（m-1）和第m级40（m）以及虚拟级40（m＋1）。
在各双稳态电路中设有：用于接受时钟信号CK1（以下称为“第1时钟信号”）的输入端子；用于接受时钟信号CK2（以下称为“第2时钟信号”）的输入端子；用于接受低电平的直流电源电位Vss（也将该电位的大小称为上述“Vss电位”）的输入端子；用于接受置位信号S的输入端子；用于接受复位信号R的输入端子；以及用于输出状态信号Z的输出端子。
如上述那样对移位寄存器410提供2相的第1栅极时钟信号GCK1和第2栅极时钟信号GCK2作为栅极时钟信号GCK。
对移位寄存器410的各级（各双稳态电路）的输入端子提供的信号如下。此外，以下假设i为奇数，m为偶数。如图3～图5所示，对第奇数级提供第1栅极时钟信号GCK1作为第1时钟信号CK1，提供第2栅极时钟信号GCK2作为第2时钟信号CK2。对第偶数级提供第1栅极时钟信号GCK1作为第2时钟信号CK2，提供第2栅极时钟信号GCK2作为第1时钟信号CK1。另外，对各级共同地提供低电平的直流电源电位Vss。
对各级提供从前级输出的状态信号Z作为置位信号S，提供从后一级输出的状态信号Z作为复位信号R。但是，对第1级（最前级）40（1）提供栅极起始脉冲信号GSP作为置位信号S。另外，对第m级（最后级）40（m）提供从虚拟级40（m＋1）输出的状态信号作为复位信号R。此外，对虚拟级40（m＋1）提供从第m级40（m）输出的状态信号Z作为置位信号S，提供自身的状态信号Z作为复位信号R。因此，在虚拟级40（m＋1）的状态信号Z为高电平电位的期间比其它级的状态信号Z为高电平电位的期间短。也可以代替设置这种虚拟级40（m＋1）的方案，对第m级40（m）提供栅极结束脉冲信号GEP作为复位信号R。该栅极结束脉冲信号是在扫描期间T1结束后的1水平扫描期间变为高电平电位的信号。
在如上构成中，当对移位寄存器410的第i级40（1）提供作为置位信号S的栅极起始脉冲信号GSP时，基于第1栅极时钟信号GCK1和第2栅极时钟信号GCK2，栅极起始脉冲信号GSP中包含的脉冲（该脉冲包含于从各级输出的状态信号Z）被依次传输到第i级40（1）至第m级40（m）。并且，与该脉冲的传输相应地，从第i级40（1）～第m级40（m）分别输出的状态信号Z依次变为高电平电位。该从第i级40（1）～第m级40（m）分别输出的状态信号Z作为扫描信号GOUT（1）～GOUT（m）被分别提供给栅极线GL1～GLm。此外，从第i级40（1）～第m级40（m）分别输出的状态信号Z也可以在由电平移位器提高电压后，作为扫描信号GOUT（1）～GOUT（m）分别提供给栅极线GL1～GLm。由此，如图6所示，在每1个水平扫描期间依次成为高电平电位的扫描信号被提供给显示部600内的栅极线。此外，后面说明栅极驱动器400的详细动作。
＜1.3双稳态电路的构成＞
图7是示出本实施方式的各双稳态电路的构成的电路图。如图7所示，该双稳态电路包括4个薄膜晶体管（开关元件）M1～M4、电容器（电容元件）C1、4个输入端子41～44、低电平的直流电源电位Vss用的输入端子以及输出端子51。在此，对接受第1时钟信号CK1的输入端子标注附图标记41，对接受第2时钟信号CK2的输入端子标注附图标记42，对接受置位信号S的输入端子标注附图标记43，对接受复位信号R的输入端子标注附图标记44。另外，对输出状态信号Z的输出端子标注附图标记51。
接下来说明该双稳态电路内的构成要素间的连接关系。薄膜晶体管M1的栅极端子、薄膜晶体管M3的源极端子、薄膜晶体管M4的漏极端子以及电容器C1的一端被相互连接。以下，为了方便，将它们相互连接的连接点（配线）称为“第1节点”。对该第1节点标注附图标记N1。
关于薄膜晶体管M1，栅极端子与第1节点N1连接，漏极端子与输入端子41连接，源极端子与输出端子51连接。关于薄膜晶体管M2，栅极端子与输入端子42连接，漏极端子与输出端子51连接，源极端子与直流电源电位Vss用的输入端子连接。关于薄膜晶体管M3，栅极端子及漏极端子与输入端子43连接（即为二极管连接），源极端子与第1节点N1连接。关于薄膜晶体管M4，栅极端子与输入端子44连接，漏极端子与第1节点N1连接，源极端子与直流电源电位Vss用的输入端子连接。关于电容器C1，一端与第1节点N1连接，另一端与输出端子51连接。
接下来说明该双稳态电路的各构成要素的功能。薄膜晶体管M1在第1节点N1的电位为高电平时，将第1时钟信号CK的电位提供给输出端子51。薄膜晶体管M2在第2时钟信号CK2的电位为高电平时，使输出端子51的电位向Vss电位变化。薄膜晶体管M3在置位信号S的电位为高电平时，使第1节点N1的电位向高电平变化。薄膜晶体管M4在复位信号R的电位为高电平时，使第1节点N1的电位向Vss电位变化。电容器C1发挥第1节点N1自举时的辅助电容的功能。
在本实施方式中，利用薄膜晶体管M1实现第1输出节点上拉用开关元件，利用薄膜晶体管M2实现第1输出节点下拉用开关元件，利用薄膜晶体管M3实现第1节点上拉用开关元件，利用薄膜晶体管M4实现第1节点下拉用开关元件，利用电容器C1实现电容元件。另外，利用输入端子41实现第1输入节点，利用输入端子42实现第2输入节点，利用输入端子43实现第3输入节点，利用输入端子44实现第4输入节点。另外，利用栅极时钟信号GCK的高电平（Vdd电位）实现导通电平的电位，利用Vss电位实现截止电平的电位。
＜1.4双稳态电路的动作＞
图8是用于说明本实施方式的第i级的双稳态电路40（i）的动作中的特别是后述的扫描期间T1的动作的信号波形图。此外，其它双稳态电路的动作也同样，因此省略说明。在第i级中，第1栅极时钟信号GCK1和第2栅极时钟信号GCK2分别相当于第1时钟信号CK1和第2时钟信号CK2。图8的时点t1到时点t2的期间相当于选择期间。以下，将选择期间紧前的1水平扫描期间称为“置位期间”，将选择期间紧后的1水平扫描期间称为“复位期间”。另外，将1帧期间中的从栅极起始脉冲信号GSP上升的时点（扫描开始时点）到虚拟级的扫描信号GOUT（m＋1）上升的时点为止的期间称为“扫描期间”，标注附图标记T1。该扫描期间T1是对多个（m个）的栅极线GL（1）～GL（m）进行1次扫描的期间。另外，将1帧期间中的从虚拟级的扫描信号GOUT（m＋1）上升的时点到后续的帧期间中栅极起始脉冲信号GSP上升的时点为止的期间称为“中止期间”，标注附图标记T2。该中止期间T2是除了虚拟级40（m＋1）以外的双稳态电路40（1）～40（m）的输出信号均为低电平电位的期间。另外，将扫描期间T1中的选择期间、置位期间和复位期间以外的期间称为“通常动作期间”。
当处于置位期间时（为时点t0时），置位信号S的电位从低电平变化为高电平。薄膜晶体管M3如图7所示为二极管连接，因此随着置位信号S的电位变为高电平，薄膜晶体管M3变为导通状态，电容器C1被充电（在此为预充电）。由此，第1节点N1的电位从低电平变化为高电平，薄膜晶体管M1为导通状态。但是，在置位期间中，第1栅极时钟信号GCK1（第1时钟信号CK1）的电位为低电平，因此状态信号Z的电位维持为低电平。
当处于选择期间时（为时点t1时），置位信号S从高电平变化为低电平。由此，薄膜晶体管M3为截止状态。此时，第1节点N1为悬浮状态。在该时点t1，第1栅极时钟信号GCK1的电位从低电平变化为高电平。薄膜晶体管M1为导通状态，由于存在栅极电容，因此随着输入端子41的电位的上升，第1节点N1的电位也上升（第1节点N1自举）。此时，电容器C1以促进第1节点N1的电位上升的方式动作。其结果是，薄膜晶体管M1的栅极电位变为足够高的电平，因此状态信号Z的电位上升到第1栅极时钟信号GCK1的高电平（Vdd电位）。
当处于复位期间时（为时点t2时），第1栅极时钟信号GCK1的电位从高电平变化为低电平。在时点t2，薄膜晶体管M1为导通状态，因此状态信号Z的电位随着输入端子41的电位降低而一起降低。这样状态信号Z的电位降低，从而第1节点N1的电位通过电容器C1也降低。另外，在复位期间，复位信号R从低电平变化为高电平。因此，薄膜晶体管M4为导通状态。其结果是，在复位期间，第1节点N1的电位可靠地降低为低电平。而且，在复位期间，第2栅极时钟信号GCK2（第2时钟信号CK2）从低电平变化为高电平。因此，薄膜晶体管M2为导通状态，因此状态信号Z的电位可靠地降低为低电平。
在通常动作期间（扫描期间T1中、时点t0以前的期间和时点t3以后的期间）中，第2栅极时钟信号GCK2的电位按每1水平扫描期间反复为高电平和低电平，由此薄膜晶体管M2按每1水平扫描期间为导通状态。因此，能使状态信号Z的电位维持为低电平。
此外，在以下的说明中，用附图标记tck1表示扫描期间T1中的第1栅极时钟信号GCK1和第2栅极时钟信号GCK2各自的周期（以下称为“扫描期间周期”）。另外，用附图标记fck1表示扫描期间T1的第1栅极时钟信号GCK1和第2栅极时钟信号GCK2各自的频率（以下称为“扫描期间频率”）。而且，用附图标记Vck1表示扫描期间T1的第1栅极时钟信号GCK1和第2栅极时钟信号GCK2各自的振幅（以下称为“扫描期间振幅”）。
＜1.5中止期间的动作＞
图9是用于说明本实施方式的栅极驱动器400的动作中的特别是中止期间T2的动作的信号波形图。如图9所示，在本实施方式中，1帧期间包括扫描期间T1和设于该扫描期间T1后的中止期间T2。即，扫描期间T1和中止期间T2以1帧期间为周期交替地出现。在扫描期间T1中，如上述那样，作为从第i级40（1）～第m级40（m）分别输出的状态信号Z的扫描信号GOUT（1）～GOUT（m）基于第1栅极时钟信号GCK1和第2栅极时钟信号GCK2而依次变为高电平电位。
在一方中止期间T2中，进行与扫描期间T1不同的动作。在此，用附图标记tck2表示中止期间T2的第1栅极时钟信号GCK1和第2栅极时钟信号GCK2各自的周期（以下称为“中止期间周期”）。另外，用附图标记fck2表示中止期间T2的第1栅极时钟信号GCK1和第2栅极时钟信号GCK2各自的频率（以下称为“中止期间频率”）。而且，用附图标记Vck2表示中止期间T2的第1栅极时钟信号GCK1和第2栅极时钟信号GCK2各自的振幅（以下称为“中止期间振幅”）。
在本实施方式中，中止期间T2设为比扫描期间T1长。但是，本发明不限于此，中止期间T2也可以比扫描期间T1短。
如图9所示，中止期间周期tck2比扫描期间周期tck1长。即，中止期间频率fck2比扫描期间频率fck1低。在此，希望扫描期间频率fck1为中止期间频率fck2的整数倍。由此，能使显示控制电路200等为简易的构成。另外，希望扫描期间频率fck1为中止期间频率fck2的2倍以上。换言之，希望中止期间频率fck2为扫描期间频率fck1的1/2倍以下。由此，能充分减少栅极驱动器400的驱动所需的功耗。这种栅极时钟信号GCK的频率（周期）的控制例如在显示控制电路200中进行。此外，在本实施方式中，中止期间振幅Vck2和扫描期间振幅Vck1为相互相同的大小。
图10是用于说明本实施方式的第i级的双稳态电路40（i）的动作中的特别是中止期间T2的动作的信号波形图。此外，其它双稳态电路的动作也同样，因此省略说明。如图10所示，在中止期间T2中，第2栅极时钟信号GCK2（第2时钟信号CK2）的电位按每个中止期间周期tck2变为高电平，由此薄膜晶体管M2按每个中止期间周期tck2变为导通状态。因此，能在中止期间T2中将状态信号Z的电位可靠地维持为低电平。此外，在中止期间T2中，第1栅极时钟信号GCK1（第1时钟信号CK1）的电位也按每个中止期间周期tck2变为高电平，但是第1节点N1的电位为低电平，从而薄膜晶体管M1为截止状态，因此第1栅极时钟信号GCK1的电位不会提供给输出端子51。
这样，在中止期间T2中，扫描信号GOUT（1）～GOUT（m）维持为低电平电位。即，在该中止期间T2中，栅极线GL1～GLm均为非选择状态。
＜1.6考察＞
例如在将上述专利文献2记载的驱动方法应用于将由图7所示的双稳态电路构成的移位寄存器包含于栅极驱动器内的栅极驱动器单片型的液晶显示装置的情况下，为了在中止期间T2将栅极线的电位维持为低电平，需要将薄膜晶体管M1维持为截止状态或者将薄膜晶体管M2维持为导通状态。
在为了在中止期间T2中将栅极线的电位维持为低电平而将薄膜晶体管M1维持为截止状态的情况下，在该中止期间T2中输出端子51（栅极线）为悬浮状态。因此，在中止期间T2中栅极线会容易受到噪声等的影响。其结果是有可能导致显示质量的降低。与此相对，在本实施方式中，如上述那样，在中止期间T2中，第2时钟信号CK2的电位按每个中止期间周期tck2变为高电平，由此薄膜晶体管M2按每个中止期间周期tck2变为导通状态。因此，会按每个中止期间周期tck2对输出端子51（栅极线）提供低电平电位。由此，在本实施方式中，会减少在中止期间T2中输出端子51（栅极线）为悬浮状态从而栅极线所受的噪声等的影响。其结果是能抑制显示质量的降低。
另一方面，为了在中止期间T2中将栅极线的电位维持为低电平而将薄膜晶体管M2维持为导通状态的情况下，需要在该中止期间T2中持续对薄膜晶体管M2的栅极端子提供高电平的电位。因此，会对该薄膜晶体管M2长时间施加栅偏应力，因此该薄膜晶体管M2的阈值变动会变大。其结果是，该薄膜晶体管M2的驱动能力（可靠性）会降低。与此相对，在本实施方式中，如上述那样，在中止期间T2中，第2时钟信号CK2的电位按每个中止期间周期tck2变为高电平，由此薄膜晶体管M2按每个中止期间周期tck2变为导通状态。即，对薄膜晶体管M2的栅极端子仅按每个中止期间周期tck2提供高电平电位。由此，在本实施方式中，对薄膜晶体管M2施加的栅偏应力减少，因此该薄膜晶体管M2的阈值变动减少。其结果是，能抑制该薄膜晶体管M2的驱动能力（可靠性）的降低。
＜1.7实现例＞
本实施方式的双稳态电路中的各薄膜晶体管的半导体层例如能采用a-Si或者氧化物半导体等。此外，氧化物半导体典型地采用作为以铟、镓、锌和氧为主成分的氧化物半导体的InGaZnOx（以下称为“IGZO”），但是本发明不限于此。例如只要是包含铟、镓、锌、铜、硅、锡、铝、钙、锗和铅中的至少1种的氧化物半导体即可。
图11是示出将a-SiTFT和IGZO用于半导体层的TFT（以下称为“IGZOTFT”）的漏极电流-栅极电压特性的图。在图11中，横轴表示栅极电压Vg，纵轴表示漏极电流Ids。如图11所示，IGZOTFT的漏电电流为a-SiTFT的漏电电流的1/1000以下，并且IGZOTFT的导通电流为a-SiTFT的导通电流的约20倍。
在采用了a-SiTFT的情况下，能使帧频率低至例如45Hz程度。与此相对，在将IGZOTFT用作本实施方式的双稳态电路的各薄膜晶体管的情况下，IGZOTFT如上述那样漏电电流小，因此来自像素TFT的漏电电流小，能使像素电位的保持时间变长，因此能使帧频率低至例如0.2Hz程度。因此，在采用了IGZOTFT的情况下，与采用a-SiTFT的情况相比能使栅极驱动器400的驱动功率为1/100以下。此外，更详细地说，在采用IGZOTFT的情况下，当将扫描期间频率fck1设定为60Hz时，能将中止期间频率fck2设定为1～0.1Hz程度。
另外，IGZOTFT如上述那样导通电流大，因此在采用IGZOTFT的情况下，与采用a-SiTFT的情况相比能使TFT的尺寸小到1/20程度。
此外，在采用a-SiTFT的情况下，能以比采用IGZOTFT的情况低的成本来实现本实施方式。
＜1.8效果＞
根据本实施方式，在栅极驱动器单片型的液晶显示装置中，1帧期间包括扫描期间T1和中止期间T2。在该中止期间T2中作为提供给栅极驱动器400内的移位寄存器410的第1栅极时钟信号GCK和第2栅极时钟信号GCK2的频率的中止期间频率fck2比作为在扫描期间T1中提供给移位寄存器410的第1栅极时钟信号GCK和第2栅极时钟信号GCK2的频率的扫描期间频率fck1低。因此，在中止期间T2中，第2时钟信号CK2的电位按每个中止期间周期tck2变为高电平，由此薄膜晶体管M2按每个中止期间周期tck2变为导通状态。由此，在中止期间T2中栅极线所受到的噪声等的影响和薄膜晶体管M2的阈值变动减少。因此，能抑制显示质量的降低，并且抑制薄膜晶体管M2的可靠性降低。另外，1帧期间包括扫描期间T1和中止期间T2，由此1帧期间整体的驱动频率减少。其结果是功耗减少。而且，栅极驱动器400被单片化地形成，因此液晶显示面板700的边框面积缩小，并且栅极驱动器400的成本减少。
另外，根据本实施方式，设为中止期间T2比扫描期间T1长，因此能谋求进一步低功耗化。
在将IGZOTFT用作本实施方式的双稳态电路的各薄膜晶体管的情况下，IGZOTFT的漏电电流足够小，因此能使中止期间频率fck2进一步降低。因此能减少功耗。另外，在这种情况下，IGZOTFT的导通电流足够大，因此能使TFT尺寸足够小。由此，能谋求进一步窄边框化。
另一方面，在将a-SiTFT用作本实施方式的双稳态电路的各薄膜晶体管的情况下，能谋求进一步低成本化。
＜2.第2实施方式＞
＜2.1中止期间的动作＞
图12是用于说明本发明的第2实施方式的栅极驱动器400的动作中的特别是中止期间T2的动作的信号波形图。此外，本实施方式除了中止期间的动作以外与上述第1实施方式同样，因此省略该同样的部分的说明。如图12所示，本实施方式的中止期间振幅Vck2比扫描期间振幅Vck1小。此外，为了在中止期间T2中将薄膜晶体管M2可靠地设为导通状态，需要该中止期间振幅Vck2比薄膜晶体管M2的阈值电压大。即，本实施方式的中止期间振幅Vck2比扫描期间振幅Vck1小并且比薄膜晶体管M2的阈值电压大。
＜2.2效果＞
根据本实施方式，作为中止期间T2的第1栅极时钟信号GCK和第2栅极时钟信号GCK2的振幅的中止期间振幅Vck2小于作为扫描期间T1的第1栅极时钟信号GCK和第2栅极时钟信号GCK2的振幅的扫描期间振幅Vck1。因此，能谋求进一步低功耗化。另外，在中止期间T2施加到薄膜晶体管M2的栅偏应力进一步减少，因此能谋求该薄膜晶体管M2的进一步高可靠性化。
＜3.第3实施方式＞
＜3.1双稳态电路的构成＞
图13是示出本发明的第3实施方式的各双稳态电路的构成的电路图。此外，本实施方式除了双稳态电路的构成和动作以外与上述第1实施方式同样，因此省略该同样的部分的说明。如图13所示，在本实施方式的双稳态电路中，对第1实施方式的双稳态电路增加了第1节点下拉驱动部61、薄膜晶体管（开关元件）M9和输入端子45。在此，输入端子45是用于接受后述的初始化信号RST的端子。第1节点下拉驱动部61包括4个薄膜晶体管M5～M8。
接下来说明该双稳态电路内的构成要素间的连接关系。此外，省略与上述第1实施方式共用的事项。薄膜晶体管M5的源极端子、薄膜晶体管M6的漏极端子、薄膜晶体管M7的漏极端子和薄膜晶体管M8的栅极端子被相互连接。以下，为了方便而将它们相互连接的连接点（配线）称为“第2节点”。对该第2节点标注附图标记N2。这样，在第1节点下拉驱动部61的内部包括该第2节点N2。
薄膜晶体管M5的栅极端子和漏极端子与输入端子42连接（即为二极管连接），源极端子与第2节点N2连接。薄膜晶体管M6的栅极端子与输入端子41连接，漏极端子与第2节点N2连接，源极端子与直流电源电位Vss用的输入端子连接。薄膜晶体管M7的栅极端子与第1节点N1连接，漏极端子与第2节点N2连接，源极端子与直流电源电位Vss用的输入端子连接。薄膜晶体管M8的栅极端子与第2节点N2连接，漏极端子与第1节点N1连接，源极端子与直流电源电位Vss用的输入端子连接。薄膜晶体管M9的栅极端子与输入端子45连接，漏极端子与第1节点N1连接，源极端子与直流电源电位Vss用的输入端子连接。
接下来说明该双稳态电路的各构成要素的功能。薄膜晶体管M5在第2时钟信号CK2的电位为高电平时使第2节点N2的电位向高电平变化。薄膜晶体管M6在第1时钟信号CK1的电位为高电平时使第2节点N2的电位向Vss电位变化。薄膜晶体管M7在第1节点N1的电位为高电平时使第2节点N2的电位向Vss电位变化。薄膜晶体管M8在第2节点N2的电位为高电平时使第1节点N1的电位向Vss电位变化。薄膜晶体管M9在初始化信号RST的电位为高电平时使第1节点N1的电位向Vss电位变化。
初始化信号RST在各扫描期间T1的开始紧前的1水平扫描期间（换言之，中止期间T2的最后的1水平扫描期间）中为高电平电位。此外，也可以代之以使该初始化信号RST在各扫描期间T1的结束紧后的1水平扫描期间（换言之，中止期间T2的最初的1水平扫描期间）中为高电平电位。在这种情况下，能采用上述的虚拟级40（m＋1）的状态信号Z或者栅极结束脉冲信号GEP作为该初始化信号RST。
在本实施方式中，利用薄膜晶体管M5实现第2节点上拉用开关元件，利用薄膜晶体管M6实现第1个第2节点下拉用开关元件，利用薄膜晶体管M7实现第2个第2节点下拉用开关元件，利用薄膜晶体管M8实现非选择时第1节点下拉用开关元件，利用薄膜晶体管M9实现初始化时第1节点下拉用开关元件。
＜3.2双稳态电路的动作＞
图14是用于说明本实施方式的第i级的双稳态电路40（i）的动作中的特别是扫描期间T1的动作的信号波形图。此外，其它双稳态电路的动作也同样，因此省略说明。
在扫描期间T1的开始紧前的1水平扫描期间即在先的帧期间的中止期间T2的最后的1水平扫描期间中，初始化信号RST的电位从低电平变化为高电平。因此，薄膜晶体管M9为导通状态。由此，第1节点N1的电位可靠地变为低电平。这样，在本实施方式中在各双稳态电路中进行初始化动作。并且，当扫描期间T1开始时，初始化信号RST的电位从高电平变化为低电平，因此薄膜晶体管M9变为截止状态，从而初始化动作结束。
当处于置位期间时（为时点t0时），置位信号S的电位从低电平变化为高电平。薄膜晶体管M3如图13所示为二极管连接，因此置位信号S的电位为高电平从而薄膜晶体管M3为导通状态，电容器C1充电（在此为预充电）。由此，第1节点N1的电位从低电平变化为高电平，薄膜晶体管M1为导通状态。但是，在置位期间中，第1栅极时钟信号GCK1（第1时钟信号CK1）的电位为低电平，因此状态信号Z的电位维持为低电平。另外，此时，在本实施方式中，第2栅极时钟信号GCK2（第2时钟信号CK2）的电位变为高电平，由此薄膜晶体管M5为导通状态，但是另一方面，如上述那样第1节点N1的电位为高电平，由此薄膜晶体管M7也为导通状态。因此，第2节点N2的电位不会为高电平（但是，如图14所示电位略有上升）。此外，希望薄膜晶体管M7的导通电阻与薄膜晶体管M5的导通电阻相比足够小。更具体地说，将薄膜晶体管M7的沟道宽度设计为与薄膜晶体管M5的沟道宽度相比足够大。
当处于选择期间时（为时点t1时），置位信号S从高电平变化为低电平。由此，薄膜晶体管M3为截止状态。此时，第1节点N1为悬浮状态。在该时点t1时，第1栅极时钟信号GCK1的电位从低电平变化为高电平。薄膜晶体管M1为导通状态，由于存在栅极电容，因此随着输入端子41的电位的上升，第1节点N1的电位也会上升（第1节点N1自举）。此时，电容器C1以促进第1节点N1的电位上升的方式动作。其结果是，薄膜晶体管M1的栅极电位为足够高的电平，因此状态信号Z的电位上升到第1栅极时钟信号GCK1的高电平（Vdd电位）为止。另外，此时，第1栅极时钟信号GCK1的电位为高电平，从而薄膜晶体管M6为导通状态。因此，第2节点N2的电位被可靠地维持为低电平。
当处于复位期间时（为时点t2时），第1栅极时钟信号GCK1的电位从高电平变化为低电平。在时点t2时薄膜晶体管M1为导通状态，因此状态信号Z的电位随着输入端子41的电位降低而一起降低。这样，状态信号Z的电位降低，由此第1节点N1的电位也通过电容器C1而降低。另外，在复位期间中，复位信号R从低电平变化为高电平。因此，薄膜晶体管M4为导通状态。其结果是，在复位期间，第1节点N1的电位可靠地降低为低电平。而且，在复位期间，第2栅极时钟信号GCK2（第2时钟信号CK2）从低电平变化为高电平。因此，薄膜晶体管M2为导通状态，因此状态信号Z的电位可靠地降低为低电平。另外，在本实施方式中，薄膜晶体管M5也为导通状态，从而第2节点N2的电位为高电平。因此，薄膜晶体管M8为导通状态。由此，第1节点N1的电位更可靠地降低为低电平。
在通常动作期间，第2栅极时钟信号GCK2的电位按每1水平扫描期间反复为高电平和低电平，由此薄膜晶体管M2按每1水平扫描期间为导通状态。因此，能将状态信号Z的电位可靠地维持为低电平。
然而，在通常动作期间，第1节点N1为悬浮状态，因此由于薄膜晶体管M2的栅极-漏极间的寄生电容的存在，第1时钟信号CK的电位变动会引起第1节点N1的电位变动。但是在本实施方式中，薄膜晶体管M5和M6相互错开1水平扫描期间而按每1水平扫描期间反复为导通状态和截止状态，由此第2节点N2的电位按每1水平扫描期间反复为导通电平和截止电平。因此，薄膜晶体管M8按每1水平扫描期间反复为导通状态和截止状态。由此，能在通常动作期间中将第1节点的电位维持为低电平。
图15是用于说明本实施方式的第i级的双稳态电路40（i）的动作中的特别是中止期间T2的动作的信号波形图。此外，其它双稳态电路的动作同样，因此省略说明。如图15所示，与上述第1实施方式不同，在本实施方式中，第2节点N2的电位按每个中止期间周期tck2成为高电平。因此，薄膜晶体管M8按每个中止期间周期tck2成为导通状态。由此，除了上述通常动作期间以外，在中止期间T2中，第1节点N1的电位也可靠地维持为低电平。
如以上那样，第1节点下拉驱动部61基于构成该第1节点下拉驱动部61的薄膜晶体管M5～M8所连接的第2节点N2的电位，在进行用于将高电平电位的扫描信号提供给输出端子51的动作的期间以外，即在复位期间、通常动作期间和中止期间T2中，进行将第1节点N1的电位维持为截止电平的动作。
＜3.3效果＞
根据本实施方式，利用第1节点下拉驱动部61，在进行用于将高电平电位的扫描信号提供给输出端子51的动作的期间以外，即在复位期间、通常动作期间和中止期间T2中，进行将第1节点N1的电位维持为截止电平的动作。因此，能谋求电路动作的稳定化。特别是，当薄膜晶体管M2的尺寸大时，栅极-漏极间的寄生电容变大，因此容易遭受时钟噪声，但是在这种情况下也能将第1节点N1的电位稳定地维持为截止电平。
另外，根据本实施方式，在各扫描期间T1的开始紧前的1水平扫描期间中，利用薄膜晶体管M9将第1节点N1的电位复位为截止电平。因此，能谋求电路动作的进一步稳定化。
＜4.第4实施方式＞
＜4.1双稳态电路的构成＞
图16是示出本发明的第3实施方式的各双稳态电路的构成的电路图。此外，本实施方式除了双稳态电路的构成和动作以外与上述第1实施方式同样，因此省略该同样的部分的说明。如图16所示，在本实施方式的双稳态电路中，对第1实施方式的双稳态电路增加了输出缓冲部62、输出端子52和用于接受直流电源电位Vdd（也将该电位的大小称为上述“Vdd电位”）的输入端子。输出缓冲部62包括3个薄膜晶体管（开关元件）M10～M12。本实施方式的双稳态电路为除了上述第1实施方式的状态信号Z以外还输出状态信号Q的构成。输出端子52是用于输出该状态信号Q的端子。本实施方式的状态信号Z仅用作后级的置位信号S和前级的复位信号。另一方面，状态信号Q作为扫描信号提供给栅极线。
接下来说明该双稳态电路内的构成要素间的连接关系。此外，对与上述第1实施方式共用的事项省略说明。薄膜晶体管M10的栅极端子与第1节点N1连接，漏极端子与直流电源电位Vdd用的输入端子连接，源极端子与输出端子52连接。薄膜晶体管M11的栅极端子与输入端子42连接，漏极端子与输出端子52连接，源极端子与直流电源电位Vss用的输入端子连接。薄膜晶体管M12的栅极端子与输入端子44连接，漏极端子与输出端子52连接，源极端子与直流电源电位Vss用的输入端子连接。此外，提供给薄膜晶体管M10的漏极端子的电位不限于上述直流电源电位Vdd，例如也可以是比Vdd电位高的固定电位。另外，提供给薄膜晶体管M10的漏极端子的电位只要至少在选择期间中为固定电位即可。
接下来说明该双稳态电路的各构成要素的功能。薄膜晶体管M10在第1节点N1的电位为高电平时使输出端子52的电位向Vdd电位变化。薄膜晶体管M11在第2时钟信号CK2的电位为高电平时使输出端子52的电位向Vss电位变化。薄膜晶体管M12在复位信号R的电位为高电平时使输出端子52的电位向Vss电位变化。
在本实施方式中，利用薄膜晶体管M10实现第2输出节点上拉用开关元件，利用薄膜晶体管M11实现第1个第2输出节点下拉用开关元件，利用薄膜晶体管M12实现第2个第2输出节点下拉用开关元件。另外，利用输出端子52实现第2输出节点。另外，利用状态信号Z实现第1输出信号，利用状态信号Q实现第2输出信号。
＜4.2双稳态电路的动作＞
图17是用于说明本实施方式的第i级的双稳态电路40（i）的动作中的特别是扫描期间T1的动作的信号波形图。此外，其它双稳态电路的动作也同样，因此省略说明。
当处于置位期间时（为时点t0时），置位信号S的电位从低电平变化为高电平。薄膜晶体管M3如图17所示为二极管连接，因此置位信号S为高电平从而薄膜晶体管M3为导通状态，电容器C1充电（在此为预充电）。由此，第1节点N1的电位从低电平变化为高电平，薄膜晶体管M1为导通状态。但是，在置位期间，第1栅极时钟信号GCK1（第1时钟信号CK1）的电位为低电平，因此状态信号Z的电位维持为低电平。另外，此时，在本实施方式中，置位信号S的电位为高电平，由此薄膜晶体管M10为导通状态。因此，如图17所示，状态信号Q（输出端子52）的电位上升。更详细地说，此时第2时钟信号CK2为高电平从而薄膜晶体管M11为导通状态，因此状态信号Q上升到用薄膜晶体管M10的导通电阻和薄膜晶体管M11的导通电阻对Vdd电位与Vss电位的电位差进行电阻分割的电位。该输出端子52的电位上升，由此与该输出端子52连接的栅极线所对应的像素形成部有可能在置位期间被写入源极信号。但是，在置位期间的后续的选择期间中会将所希望的源极信号写入该像素形成部，因此不会影响显示质量。
当处于选择期间时（为时点t1时），置位信号S从高电平变化为低电平。由此，薄膜晶体管M3为截止状态。此时，第1节点N1为悬浮状态。在该时点t1时，第1栅极时钟信号GCK1的电位从低电平变化为高电平。薄膜晶体管M1为导通状态，由于存在栅极电容，因此随着输入端子41的电位的上升，第1节点N1的电位也会上升（第1节点N1自举）。此时，电容器C1以促进第1节点N1的电位上升的方式动作。其结果是，薄膜晶体管M1的栅极电位变为足够高的电平，因此状态信号Z的电位上升到第1栅极时钟信号GCK1的高电平（Vdd电位）。与此同时，薄膜晶体管M10为完全导通状态，因此与该双稳态电路的输出端子52连接的栅极线成为选择状态，所以状态信号Q的电位上升到足够的电平（Vdd电位）。
当处于复位期间时（为时点t2时），第1栅极时钟信号GCK1的电位从高电平变化为低电平。在时点t2时，薄膜晶体管M1为导通状态，因此状态信号Z的电位随着输入端子41的电位降低而一起降低。这样，状态信号Z的电位降低，由此第1节点N1的电位通过电容器C1也会降低。另外，在复位期间，复位信号R从低电平变化为高电平。因此，薄膜晶体管M4为导通状态。其结果是，在复位期间，第1节点N1的电位可靠地降低为低电平。而且，在复位期间，第2栅极时钟信号GCK2（第2时钟信号CK2）从低电平变化为高电平。因此，薄膜晶体管M2和M12为导通状态，因此状态信号Z的电位和状态信号Q的电位分别可靠地降低为低电平。
在通常动作期间中，第2栅极时钟信号GCK2的电位按每1水平扫描期间反复为高电平和低电平，由此薄膜晶体管M2和M12按每1水平扫描期间为导通状态。因此，能将状态信号Z的电位和状态信号Q的电位分别可靠地维持为低电平。
此外，在中止期间T2中，与上述第1实施方式同样，第2栅极时钟信号GCK2（第2时钟信号CK2）的电位按每个中止期间周期tck2为高电平。因此，薄膜晶体管M2和M11按每个中止期间周期tck2为导通状态。因此，在中止期间T2中能将状态信号Z和Q各自的电位可靠地维持为低电平。
＜4.3效果＞
在本实施方式中，在各双稳态电路中，后级的置位信号S和用作前级的复位信号的状态信号Z通过薄膜晶体管M1而从输出端子51输出，作为扫描信号提供给栅极线的状态信号Q通过薄膜晶体管M10从输出端子52输出。这样，分别设置用于驱动栅极线的薄膜晶体管M10以及用于驱动前级和后级的双稳态电路的薄膜晶体管M1，因此能使薄膜晶体管M1的尺寸变小。因此，对栅极时钟信号GCK的负载电容变小，因此能谋求进一步低功耗化。另外，能谋求进一步窄边框化。
＜5.第5实施方式＞
＜5.1移位寄存器的构成和动作＞
图18是示出本发明的第5实施方式的移位寄存器410的构成的框图。此外，本实施方式除了移位寄存器410的构成和动作以外与上述第1实施方式同样，因此省略该同样的部分的说明。在本实施方式中，从显示控制电路200提供给栅极驱动器400的栅极时钟信号GCK包括3相的栅极时钟信号GCK1～GCK3。以下，将栅极时钟信号GCK3称为“第3栅极时钟信号”。该第1栅极时钟信号GCK1、第2栅极时钟信号GCK2和第3栅极时钟信号GCK3的相位相互错开1水平扫描期间，均为3个水平扫描期间中的1水平扫描期间为高电平电位（Vdd电位）（但是，中止期间T2除外）。
提供给移位寄存器410的各级（各双稳态电路）的输入端子的信号如下所示。对第i-2级提供第1栅极时钟信号GCK1作为第1时钟信号CK1，提供第2栅极时钟信号GCK2作为第2时钟信号CK2。对i-第1级提供第2栅极时钟信号GCK2作为第1时钟信号CK1，提供第3栅极时钟信号GCK3作为第2时钟信号CK2。对第i级提供第3栅极时钟信号GCK3作为第1时钟信号CK1，提供第1栅极时钟信号GCK1作为第2时钟信号CK2。此外，提供给用于接受置位信号S和复位信号R的端子的信号与上述第1实施方式同样，因此省略说明。
在如上构成中，当对移位寄存器410的第i级40（1）提供作为置位信号S的栅极起始脉冲信号GSP时，如图19所示，基于第1栅极时钟信号GCK1、第2栅极时钟信号GCK2和第3栅极时钟信号GCK3，在每1水平扫描期间依次将成为高电平电位的扫描信号提供给显示部600内的栅极线。
＜5.2功耗＞
一般来说，栅极驱动器的驱动所需的功耗W（以下仅称为“功耗W”）利用下述式（1）求出。
W＝n×f×（Cp＋Ct）×V2…（1）
在此，n表示栅极时钟信号GCK的相数，f表示栅极时钟信号GCK的频率，Cp表示配线电容，Ct表示薄膜晶体管的负载电容。
在上述第1实施方式中，栅极时钟信号GCK的相数为2。因此，能通过上述式（1），将上述第1实施方式的功耗W利用下述式（2）表示。
W＝2×f×（Cp＋Ct）×V2…（2）
另一方面，在本实施方式中，栅极时钟信号GCK的相数为3。另外，在关注栅极时钟信号GCK的各相（以下仅称为“各相”）的情况下，本实施方式的接受该各相的双稳态电路的输入端子41或者42的数量（以下称为“连接数”）比上述第1实施方式的连接数少。这意味着各相所对应的薄膜晶体管的负载电容变小。在上述第1实施方式中，各相按每1级交替地被提供给输入端子41或者42，因此连接数为m。此外，在此为了方便而不考虑虚拟级40（m＋1）。另一方面，在本实施方式中，各相隔开1级并且按每1级被提供给输入端子41或者42，因此连接数为（2/3）×m。即，本实施方式的各相所对应的薄膜晶体管的负载电容为上述第1实施方式的负载电容的2/3。因此，能通过上述式（1），利用下述式（3）表示本实施方式的功耗W。
W＝3×f×（Cp＋（2/3）×Ct）×V2…（3）
在此，假设Cp＝Ct/3，则能将上述式（2）和式（3）分别用下述式（4）和（5）表示。
W＝2.67×f×Ct×V2…（4）
W＝2×f×Ct×V2…（5）
从上述式（4）和（5）可知，在本实施方式中，能将功耗W比上述第1实施方式减少30％程度。
＜5.3效果＞
根据本实施方式，栅极时钟信号GCK的相数为3。因此，接受各相的双稳态电路的输入端子41或者42的数量（连接数）比上述第1实施方式的连接数少。因此，各相所对应的薄膜晶体管的负载电容变小。因此，能谋求进一步低功耗化。
＜6.第6实施方式＞
＜6.1栅极驱动器的构成＞
图20是用于说明本发明的第6实施方式的栅极驱动器400的构成的框图。此外，本实施方式除了栅极驱动器400的构成以外与上述第1实施方式同样，因此省略该同样的部分的说明。在上述第1实施方式中，在显示部600的单侧设有栅极驱动器400（参照图1和图2），而在本实施方式中，如图20所示在显示部600的两侧分别设有栅极驱动器。即，本实施方式的栅极驱动器400包括相对于显示部600位于一侧（附图左侧）的栅极驱动器400a（以下称为“第1栅极驱动器”）和相对于显示部600位于另一侧（附图右侧）的栅极驱动器400b（以下称为“第2栅极驱动器”）。
如图20所示，第1栅极驱动器400a包括移位寄存器410a（以下称为“第1移位寄存器”）。第2栅极驱动器400b包括移位寄存器410b（以下称为“第2移位寄存器”）。
图21是用于说明本实施方式的移位寄存器（第1移位寄存器410a和第2移位寄存器410b）的构成的框图。如图20和图21所示，第1移位寄存器410a包括上述第1实施方式的移位寄存器410内的第奇数级的双稳态电路和虚拟级40（m＋1）。第2移位寄存器410b包括上述第1实施方式的移位寄存器410内的第偶数级的双稳态电路。此外，对各双稳态电路输入输出的信号与上述第1实施方式同样，因此省略其说明。
＜6.2效果＞
根据本实施方式，移位寄存器每1级的布局间距（源极线的延伸的方向上的尺寸）为像素尺寸的约2倍。因此，与上述第1实施方式相比，在像素阵列设计时布局方案的自由度增大。由此，例如能谋求进一步窄边框化。
＜7.其它＞
在上述各实施方式中，希望在显示控制电路200中进行对栅极时钟信号GCK的频率和振幅的控制，但是也可以是在栅极驱动器400中进行这种控制的构成。
本发明的双稳态电路的构成不限于上述各实施方式所例示的内容，能进行各种变形。
在上述第1实施方式中，栅极时钟信号GCK包括2相，在上述第5实施方式中栅极时钟信号GCK包括3相，但是本发明不限于此。栅极时钟信号GCK也可以包括4相以上。
在上述各实施方式中，将设于双稳态电路内的薄膜晶体管全部作为n沟道型进行了说明，但是本发明不限于此。设于双稳态电路内的薄膜晶体管为p沟道型的方案也能应用本发明。
在上述各实施方式中举出液晶显示装置的例子进行了说明，但是本发明不限于此。也能将本发明应用于有机EL（ElectroLuminescence：电致发光）显示装置等其它显示装置。另外，还能在不脱离本发明的主旨的范围内对上述各实施方式进行各种变形来实施。
如上所述，根据本发明，能提供抑制显示质量的降低和扫描信号线驱动电路内的开关元件的可靠性降低并且减少功耗的显示装置和该显示装置内的扫描信号线的驱动方法。
工业上的可利用性
本发明能应用于驱动器单片型的显示装置。
附图标记说明
40（1）～40（m）…双稳态电路
40（m＋1）…双稳态电路（虚拟级）
41～45…输入端子（输入节点）
51、52…输出端子（输出节点）
300…源极驱动器（视频信号线驱动电路）
400…栅极驱动器（扫描信号线驱动电路）
400a…第1栅极驱动器（第1扫描信号线驱动电路）
400b…第2栅极驱动器（第2扫描信号线驱动电路）
410…移位寄存器
600…显示部
700…液晶显示面板
M1～M12…薄膜晶体管（开关元件）
C1…电容器（电容元件）
N1…第1节点
N2…第2节点
GSP…栅极起始脉冲信号
S…置位信号
R…复位信号
RST…初始化信号
GOUT（1）～GOUT（m）…扫描信号
T1…扫描期间
T2…中止期间
tck1…扫描期间周期
tck2…中止期间周期
fck1…扫描期间频率
fck2…中止期间频率
Vck1…扫描期间振幅
Vck2…中止期间振幅
Vss…低电平的直流电源电位
Vdd…高电平的直流电源电位

Claims (19)

1.一种显示装置，其特征在于，
具备：
显示部，其包括多个扫描信号线，用于显示图像；
扫描信号线驱动电路，其与上述显示部一体形成，用于驱动上述多个扫描信号线，使得上述多个扫描信号线被依次选择的扫描期间和该多个扫描信号线均成为非选择状态的中止期间以包括该扫描期间和该中止期间的帧期间为周期交替地出现；以及
显示控制电路，其对上述扫描信号线驱动电路提供使导通电平和截止电平周期性地反复的多个时钟信号，
上述扫描信号线驱动电路包括移位寄存器，上述移位寄存器具有相互级联连接的多个双稳态电路，基于上述多个时钟信号将该多个双稳态电路的输出信号依次设为导通电平，
各双稳态电路具有：
第1输入节点，其用于接受上述多个时钟信号中的1个作为第1时钟信号；
第2输入节点，其用于接受上述多个时钟信号中的1个作为第2时钟信号；
第1输出节点，其用于输出上述输出信号；
第1输出节点上拉用开关元件，其第1导通端子与上述第1输入节点连接，第2导通端子与上述第1输出节点连接，基于控制端子所连接的第1节点的电位而将上述输出信号提供给上述第1输出节点；以及
第1输出节点下拉用开关元件，其控制端子与上述第2输入节点连接，第1导通端子与上述第1输出节点连接，第2导通端子承受截止电平的电位，
与上述扫描期间的上述多个时钟信号的频率相比，上述中止期间的该多个时钟信号的频率较低。
2.根据权利要求1所述的显示装置，其特征在于，
上述中止期间的上述多个时钟信号的振幅比上述扫描期间的该多个时钟信号的振幅小。
3.根据权利要求1所述的显示装置，其特征在于，
上述中止期间比上述扫描期间长。
4.根据权利要求1所述的显示装置，其特征在于，
各双稳态电路还具有：
第3输入节点，其用于接受该双稳态电路的前级的双稳态电路的输出信号作为置位信号；
第4输入节点，其用于接受该双稳态电路的后级的双稳态电路的输出信号作为复位信号；
第1节点上拉用开关元件，其基于上述置位信号，使上述第1节点的电位向导通电平变化；以及
复位时第1节点下拉用开关元件，其控制端子与上述第4输入节点连接，第1导通端子与上述第1节点连接，第2导通端子承受截止电平的电位。
5.根据权利要求4所述的显示装置，其特征在于，
各双稳态电路还具有电容元件，上述电容元件的一端与上述第1节点连接，另一端与上述第1输出节点连接。
6.根据权利要求5所述的显示装置，其特征在于，
各双稳态电路还具有第1节点下拉驱动部，上述第1节点下拉驱动部用于在进行用于将导通电平的上述扫描信号提供给上述第1输出节点的动作的期间以外，基于内部的第2节点的电位将上述第1节点的电位维持为截止电平。
7.根据权利要求6所述的显示装置，其特征在于，
上述第1节点下拉驱动部具有：
第2节点上拉用开关元件，其基于上述第2时钟信号，使上述第2节点的电位向导通电平变化；
第1个第2节点下拉用开关元件，其控制端子与上述第1输入节点连接，第1导通端子与上述第2节点连接，第2导通端子承受截止电平的电位；
第2个第2节点下拉用开关元件，其控制端子与上述第1节点连接，第1导通端子与上述第2节点连接，第2导通端子承受截止电平的电位；以及
非选择时第1节点下拉用开关元件，其控制端子与上述第2节点连接，第1导通端子与上述第1节点连接，第2导通端子承受截止电平的电位。
8.根据权利要求4所述的显示装置，其特征在于，
各双稳态电路还具有初始化时第1节点下拉用开关元件，上述初始化时第1节点下拉用开关元件的控制端子承受在上述中止期间结束时成为导通电平的初始化信号，第1导通端子与上述第1节点连接，第2导通端子承受截止电平的电位。
9.根据权利要求4所述的显示装置，其特征在于，
各双稳态电路还具有第2输出节点，
上述输出信号包括第1输出信号和第2输出信号，
上述第1输出信号和上述第2输出信号分别从上述第1输出节点和上述第2输出节点输出，
各双稳态电路的前级的双稳态电路的上述第1输出信号是上述置位信号，
各双稳态电路的后级的双稳态电路的上述第1输出信号是上述复位信号，
各双稳态电路具有：
第2输出节点上拉用开关元件，其控制端子与上述第1节点连接，第1导通端子承受规定的电位，第2导通端子与上述第2输出节点连接；以及
第1个第2输出节点下拉用开关元件，其控制端子与上述第2输入节点连接，第1导通端子与上述第2输出节点连接，第2导通端子承受截止电平的电位。
10.根据权利要求9所述的显示装置，其特征在于，
各双稳态电路还具有第2个第2输出节点下拉用开关元件，上述第2个第2输出节点下拉用开关元件的控制端子与上述第4输入节点连接，第1导通端子与上述第2输出节点连接，第2导通端子承受截止电平的电位。
11.根据权利要求9所述的显示装置，其特征在于，
上述规定的电位是固定电位。
12.根据权利要求1所述的显示装置，其特征在于，
上述多个时钟信号是相位相互不同的3相以上的时钟信号。
13.根据权利要求1所述的显示装置，其特征在于，
上述扫描信号线驱动电路包括：
第1扫描信号线驱动电路，其相对于上述显示部位于一侧；以及
第2扫描信号线驱动电路，其相对于上述显示部位于另一侧。
14.根据权利要求1至13中的任一项所述的显示装置，其特征在于，
上述扫描信号线驱动电路是利用由氧化物半导体形成半导体层的薄膜晶体管而实现的。
15.根据权利要求1至13中的任一项所述的显示装置，其特征在于，
上述扫描信号线驱动电路是利用由非晶硅形成半导体层的薄膜晶体管而实现的。
16.一种驱动方法，
是显示装置中的多个扫描信号线的驱动方法，上述显示装置具备：显示部，其包括多个扫描信号线，用于显示图像；扫描信号线驱动电路，其与该显示部一体形成，用于驱动该多个扫描信号线；以及显示控制电路，其对该扫描信号线驱动电路提供第1电平和第2电平周期性地反复的多个时钟信号，
上述驱动方法的特征在于，具备如下步骤：
驱动上述多个扫描信号线，使得上述多个扫描信号线被依次选择的扫描期间和该多个扫描信号线均成为非选择状态的中止期间以包括该扫描期间和该中止期间的帧期间为周期交替地出现；以及
使上述中止期间的该多个时钟信号的频率比上述扫描期间的上述多个时钟信号的频率低，
上述扫描信号线驱动电路包括移位寄存器，上述移位寄存器具有相互级联连接的多个双稳态电路，基于上述多个时钟信号将该多个双稳态电路的输出信号依次设为导通电平，
各双稳态电路具有：
第1输入节点，其用于接受上述多个时钟信号中的1个作为第1时钟信号；
第2输入节点，其用于接受上述多个时钟信号中的1个作为第2时钟信号；
第1输出节点，其用于输出上述输出信号；
第1输出节点上拉用开关元件，其第1导通端子与上述第1输入节点连接，第2导通端子与上述第1输出节点连接，基于控制端子所连接的第1节点的电位将上述输出信号提供给上述第1输出节点；以及
第1输出节点下拉用开关元件，其控制端子与上述第2输入节点连接，第1导通端子与上述第1输出节点连接，第2导通端子承受截止电平的电位。
17.根据权利要求16所述的驱动方法，其特征在于，
上述中止期间的上述多个时钟信号的振幅比上述扫描期间的该多个时钟信号的振幅小。
18.根据权利要求16所述的驱动方法，其特征在于，
上述中止期间比上述扫描期间长。
19.根据权利要求16所述的驱动方法，其特征在于，
上述多个时钟信号是相位相互不同的3相以上的时钟信号。
CN201280048614.6A 2011-08-02 2012-07-25 显示装置和扫描信号线的驱动方法 Pending CN103843055A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011169048 2011-08-02
JP2011-169048 2011-08-02
PCT/JP2012/068760 WO2013018598A1 (ja) 2011-08-02 2012-07-25 表示装置および走査信号線の駆動方法

Publications (1)

Publication Number Publication Date
CN103843055A true CN103843055A (zh) 2014-06-04

Family

ID=47629125

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280048614.6A Pending CN103843055A (zh) 2011-08-02 2012-07-25 显示装置和扫描信号线的驱动方法

Country Status (4)

Country Link
JP (1) JP6033225B2 (zh)
CN (1) CN103843055A (zh)
TW (1) TWI534776B (zh)
WO (1) WO2013018598A1 (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104166262A (zh) * 2014-08-18 2014-11-26 深圳市华星光电技术有限公司 一种液晶显示面板及液晶显示装置
CN105118469A (zh) * 2015-09-25 2015-12-02 深圳市华星光电技术有限公司 扫描驱动电路及具有该电路的液晶显示装置
CN107210067A (zh) * 2015-02-23 2017-09-26 夏普株式会社 移位寄存器电路以及具备其的显示装置
CN107437395A (zh) * 2016-05-25 2017-12-05 三星显示有限公司 操作显示装置的方法以及执行该方法的显示装置
CN107644605A (zh) * 2016-07-22 2018-01-30 瀚宇彩晶股份有限公司 闸极驱动电路和显示装置
CN108269517A (zh) * 2017-12-12 2018-07-10 友达光电股份有限公司 显示装置之驱动方法
CN111489699A (zh) * 2014-06-10 2020-08-04 夏普株式会社 显示装置及其驱动方法
CN113539198A (zh) * 2020-04-17 2021-10-22 夏普株式会社 扫描信号线驱动电路、显示装置及扫描信号线的驱动方法
CN113539197A (zh) * 2020-04-17 2021-10-22 夏普株式会社 扫描信号线驱动电路、显示装置及扫描信号线的驱动方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103258494B (zh) * 2013-04-16 2015-10-14 合肥京东方光电科技有限公司 一种移位寄存器、栅极驱动装置和液晶显示装置
WO2014174889A1 (ja) * 2013-04-25 2014-10-30 シャープ株式会社 表示装置及びその駆動方法
WO2015033838A1 (ja) * 2013-09-04 2015-03-12 シャープ株式会社 アクティブマトリクス基板、表示パネル及びそれを備えた表示装置
JP6398249B2 (ja) * 2014-03-26 2018-10-03 セイコーエプソン株式会社 ドライバーの作動方法
JP6383575B2 (ja) * 2014-06-09 2018-08-29 株式会社ジャパンディスプレイ 表示装置
CN109192238B (zh) * 2018-10-30 2021-01-22 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置
CN116798375B (zh) * 2023-06-30 2024-08-06 长沙惠科光电有限公司 扫描驱动电路和显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101261881A (zh) * 2007-03-05 2008-09-10 三菱电机株式会社 移位寄存器电路以及具有该电路的图像显示装置
JP2010192019A (ja) * 2009-02-17 2010-09-02 Sharp Corp シフトレジスタならびにそれを備えた走査信号線駆動回路および表示装置
CN101996558A (zh) * 2010-10-12 2011-03-30 华映视讯（吴江）有限公司 显示装置
CN102097074A (zh) * 2010-11-03 2011-06-15 友达光电股份有限公司 栅极驱动电路

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4638117B2 (ja) * 2002-08-22 2011-02-23 シャープ株式会社 表示装置およびその駆動方法
JP2006053349A (ja) * 2004-08-12 2006-02-23 Citizen Watch Co Ltd 表示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101261881A (zh) * 2007-03-05 2008-09-10 三菱电机株式会社 移位寄存器电路以及具有该电路的图像显示装置
JP2010192019A (ja) * 2009-02-17 2010-09-02 Sharp Corp シフトレジスタならびにそれを備えた走査信号線駆動回路および表示装置
CN101996558A (zh) * 2010-10-12 2011-03-30 华映视讯（吴江）有限公司 显示装置
CN102097074A (zh) * 2010-11-03 2011-06-15 友达光电股份有限公司 栅极驱动电路

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111489699A (zh) * 2014-06-10 2020-08-04 夏普株式会社 显示装置及其驱动方法
CN104166262A (zh) * 2014-08-18 2014-11-26 深圳市华星光电技术有限公司 一种液晶显示面板及液晶显示装置
CN107210067A (zh) * 2015-02-23 2017-09-26 夏普株式会社 移位寄存器电路以及具备其的显示装置
CN107210067B (zh) * 2015-02-23 2020-05-15 夏普株式会社 移位寄存器电路以及具备其的显示装置
CN105118469A (zh) * 2015-09-25 2015-12-02 深圳市华星光电技术有限公司 扫描驱动电路及具有该电路的液晶显示装置
CN105118469B (zh) * 2015-09-25 2017-11-10 深圳市华星光电技术有限公司 扫描驱动电路及具有该电路的液晶显示装置
CN107437395B (zh) * 2016-05-25 2022-04-29 三星显示有限公司 操作显示装置的方法以及执行该方法的显示装置
CN107437395A (zh) * 2016-05-25 2017-12-05 三星显示有限公司 操作显示装置的方法以及执行该方法的显示装置
CN107644605A (zh) * 2016-07-22 2018-01-30 瀚宇彩晶股份有限公司 闸极驱动电路和显示装置
CN108269517A (zh) * 2017-12-12 2018-07-10 友达光电股份有限公司 显示装置之驱动方法
CN108269517B (zh) * 2017-12-12 2021-05-14 友达光电股份有限公司 显示装置之驱动方法
CN113539198A (zh) * 2020-04-17 2021-10-22 夏普株式会社 扫描信号线驱动电路、显示装置及扫描信号线的驱动方法
CN113539197A (zh) * 2020-04-17 2021-10-22 夏普株式会社 扫描信号线驱动电路、显示装置及扫描信号线的驱动方法
CN113539197B (zh) * 2020-04-17 2022-06-14 夏普株式会社 扫描信号线驱动电路、显示装置及扫描信号线的驱动方法

Also Published As

Publication number Publication date
TWI534776B (zh) 2016-05-21
TW201310415A (zh) 2013-03-01
JP6033225B2 (ja) 2016-11-30
JPWO2013018598A1 (ja) 2015-03-05
WO2013018598A1 (ja) 2013-02-07

Similar Documents

Publication Publication Date Title
CN103843055A (zh) 显示装置和扫描信号线的驱动方法
CN103503057B (zh) 扫描信号线驱动电路、具备它的显示装置和扫描信号线的驱动方法
CN103534747B (zh) 扫描信号线驱动电路、显示装置以及扫描信号线的驱动方法
US10997936B2 (en) Shift register unit, gate drive circuit and display device
CN103262148B (zh) 扫描信号线驱动电路及具备其的显示装置
CN102667909B (zh) 扫描信号线驱动电路以及具备其的显示装置
EP2357642B1 (en) Scanning signal line driving circuit and shift register
CN103714792B (zh) 一种移位寄存器单元、栅极驱动电路及显示装置
CN102959614B (zh) 扫描信号线驱动电路和具备它的显示装置
CN103918024B (zh) 液晶显示装置和辅助电容线的驱动方法
CN102804280B (zh) 移位寄存器和显示装置
US20100085348A1 (en) Display device and method of driving the same
WO2011055584A1 (ja) 液晶表示装置およびその駆動方法
WO2011129126A1 (ja) 走査信号線駆動回路およびそれを備えた表示装置
CN204577057U (zh) 显示装置
CN111883074A (zh) 栅极驱动电路、显示模组及显示装置
US20220051598A1 (en) Gate on array circuit
WO2018193912A1 (ja) 走査信号線駆動回路およびそれを備える表示装置
US11328682B2 (en) Display device capable of high-speed charging/discharging and switching scanning order of gate bus lines
JP6316423B2 (ja) シフトレジスタおよびそれを備える表示装置
US10796659B2 (en) Display device and method for driving the same
CN103843056B (zh) 显示装置及其驱动方法
CN108538236A (zh) 阵列基板及其驱动方法、显示装置
CN111883077A (zh) 栅极驱动电路、显示模组及显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20140604