TWI534776B - Display device and a scanning signal line - Google Patents

Display device and a scanning signal line Download PDF

Info

Publication number
TWI534776B
TWI534776B TW101127348A TW101127348A TWI534776B TW I534776 B TWI534776 B TW I534776B TW 101127348 A TW101127348 A TW 101127348A TW 101127348 A TW101127348 A TW 101127348A TW I534776 B TWI534776 B TW I534776B
Authority
TW
Taiwan
Prior art keywords
node
potential
period
signal
output
Prior art date
Application number
TW101127348A
Other languages
English (en)
Other versions
TW201310415A (zh
Inventor
Kaoru Yamamoto
Seiji Kaneko
Yasuyuki Ogawa
Kohhei Tanaka
Seiichi Uchida
Yutaka Takamaru
Shigeyasu Mori
Original Assignee
Sharp Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Kk filed Critical Sharp Kk
Publication of TW201310415A publication Critical patent/TW201310415A/zh
Application granted granted Critical
Publication of TWI534776B publication Critical patent/TWI534776B/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Description

顯示裝置及掃描信號線之驅動方法
本發明係關於一種顯示裝置及該顯示裝置內之掃描信號線之驅動方法，尤其係關於一種驅動器單體型之顯示裝置、及該顯示裝置內之掃描信號線之驅動方法。
先前，用以驅動液晶顯示裝置之閘極線(掃描信號線)之閘極驅動器(掃描信號線驅動電路)較多作為IC(Integrated Circuit，積體電路)晶片而搭載於構成液晶面板之基板之周邊部。然而，近年來，直接於基板上形成閘極驅動器之情況逐漸變多。此種閘極驅動器稱為「單體閘極驅動器」等。包含該單體閘極驅動器之液晶顯示裝置(以下稱為「閘極驅動器單體型之液晶顯示裝置」)例如揭示於專利文獻1中。根據該閘極驅動器單體型之液晶顯示裝置，可實現窄邊緣化及低成本化。再者，該閘極驅動器單體型之液晶顯示裝置中，先前以來採用將非晶矽(a-Si)用於半導體層之薄膜電晶體(以下稱為「a-SiTFT」)作為驅動元件。
然而，於專利文獻2中，揭示有一種於掃描閘極線之掃描期間T1之後設置將所有閘極線設為非掃描狀態之休止期間T2的顯示裝置之驅動方法。於該休止期間T2，不對閘極驅動器賦予時脈信號等。因此，即便於掃描期間T1以60 Hz掃描閘極線，例如亦藉由設置該掃描期間T1之相同長度之休止期間T2，作為整體將閘極線之驅動頻率設為30 Hz左右。因此，可實現低消耗電力化。
[先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2004-78172號公報
[專利文獻2]日本專利特開2001-312253號公報
然而，於在上述閘極驅動器單體型之液晶顯示裝置中使用專利文獻2中所記載之驅動方法之情形時，為了將閘極線之電位維持成低位準，必需將用以使閘極線之電位為高位準之a-SiTFT(以下稱為「提升用a-SiTFT」)於上述休止期間T2維持成斷開狀態。或者，為了將閘極線之電位維持成低位準，必需將用以使閘極線之電位為低位準之a-SiTFT(以下稱為「下拉用a-SiTFT」)於上述休止期間T2維持成接通狀態。再者，對提升用a-SiTFT之汲極端子賦予時脈信號，源極端子連接於閘極線。又，於下拉用a-SiTFT之汲極端子連接有閘極線，對源極端子賦予低位準電位。此處，提升用a-SiTFT及下拉用a-SiTFT為n通道型。
於將提升用a-SiTFT於上述休止期間T2維持成斷開狀態之情形時，閘極線成為浮動狀態。因此，於休止期間T2閘極線變得容易受到雜訊等之影響。其結果為，會有招致顯示品質降低之虞。
另一方面，於將下拉用a-SiTFT於上述休止期間T2維持成接通狀態之情形時，必需持續對該下拉用a-SiTFT之閘 極端子賦予高位準之電位。因此，由於長時間對該下拉用a-SiTFT施加閘極偏壓應力，故而該下拉用a-SiTFT中之臨界值變動變大。其結果為，該下拉用a-SiTFT之驅動能力(可靠性)降低。
因此，本發明之目的在於提供一種抑制顯示品質之降低及掃描信號線驅動電路內之開關元件之可靠性降低、並且降低消耗電力之顯示裝置、及該顯示裝置內之掃描信號線之驅動方法。
本發明之第1態樣係一種顯示裝置，其特徵在於包含：顯示部，其包含複數個掃描信號線，且用來顯示圖像；掃描信號線驅動電路，其與上述顯示部一體地形成，且用來驅動上述複數個掃描信號線，以使依序選擇上述複數個掃描信號線之掃描期間、與該掃描信號線之任一者均成為非選擇狀態之休止期間，以包含該掃描期間與該休止期間之訊框期間為週期而交替出現；及顯示控制電路，其對上述掃描信號線驅動電路賦予週期性地重複接通位準與斷開位準之複數個時脈信號；且上述掃描信號線驅動電路包含位移暫存器，該位移暫存器包含相互級聯連接之複數個雙穩定電路，根據上述複數個時脈信號依序將該複數個雙穩定電路之輸出信號設為接通位準；各雙穩定電路包含：第1輸入節點，其用來接收上述複數個時脈信號中之一 個作為第1時脈信號；第2輸入節點，其用來接收上述複數個時脈信號中之一個作為第2時脈信號；第1輸出節點，其用來輸出上述輸出信號；第1輸出節點提升用開關元件，其第1導通端子連接於上述第1輸入節點，第2導通端子連接於上述第1輸出節點，且根據控制端子所連接之第1節點之電位而將上述輸出信號賦予至上述第1輸出節點；及第1輸出節點下拉用開關元件，其控制端子連接於上述第2輸入節點，第1導通端子連接於上述第1輸出節點，且第2導通端子被賦予斷開位準之電位；且與上述掃描期間之上述複數個時脈信號之頻率相比，上述休止期間之該複數個時脈信號之頻率較低。
本發明之第2態樣係於本發明之第1態樣中，其特徵在於：上述休止期間中之上述複數個時脈信號之振幅小於上述掃描期間中之該複數個時脈信號之振幅。
本發明之第3態樣係於本發明之第1態樣中，其特徵在於：上述休止期間較上述掃描期間更長。
本發明之第4態樣係於本發明之第1態樣中，其特徵在於：各雙穩定電路進而包含：第3輸入節點，其用來接收該雙穩定電路之前段之雙穩 定電路之輸出信號作為設置信號；第4輸入節點，其用來接收該雙穩定電路之後段之雙穩定電路之輸出信號作為重置信號；第1節點提升用開關元件，其根據上述設置信號使上述第1節點之電位朝向接通位準變化；及重置時第1節點下拉用開關元件，其控制端子連接於上述第4輸入節點，第1導通端子連接於上述第1節點，且第2導通端子被賦予斷開位準之電位。
本發明之第5態樣係於本發明之第4態樣中，其特徵在於：各雙穩定電路進而包含一端連接於上述第1節點、另一端連接於上述第1輸出節點之電容元件。
本發明之第6態樣係於本發明之第5態樣中，其特徵在於：各雙穩定電路進而包含第1節點下拉驅動部，該第1節點下拉驅動部於除了進行用來將接通位準之上述掃描信號賦予至上述第1輸出節點之動作的期間以外，根據內部之第2節點之電位將上述第1節點之電位維持為斷開位準。
本發明之第7態樣係於本發明之第6態樣中，其特徵在於：上述第1節點下拉驅動部包含：第2節點提升用開關元件，其根據上述第2時脈信號，使上述第2節點之電位朝向接通位準變化；第1之第2節點下拉用開關元件，其控制端子連接於上述 第1輸入節點，第1導通端子連接於上述第2節點，且第2導通端子被賦予斷開位準之電位；第2之第2節點下拉用開關元件，其控制端子連接於上述第1節點，第1導通端子連接於上述第2節點，且第2導通端子被賦予斷開位準之電位；及非選擇時第1節點下拉用開關元件，其控制端子連接於上述第2節點，第1導通端子連接於上述第1節點，且第2導通端子被賦予斷開位準之電位。
本發明之第8態樣係於本發明之第4態樣中，其特徵在於：各雙穩定電路進而包含初始化時第1節點下拉用開關元件，該初始化時第1節點下拉用開關元件於上述休止期間結束時其控制端子被賦予將成為接通位準之初始化信號，第1導通端子連接於上述第1節點，將斷開位準之電位賦予至第2導通端子。
本發明之第9態樣係於本發明之第4態樣中，其特徵在於：各雙穩定電路進而包含第2輸出節點；上述輸出信號包含第1輸出信號及第2輸出信號；上述第1輸出信號及上述第2輸出信號分別自上述第1輸出節點及上述第2輸出節點輸出；各雙穩定電路之前段之雙穩定電路之上述第1輸出信號為上述設置信號；各雙穩定電路之後段之雙穩定電路之上述第1輸出信號 為上述重置信號；各雙穩定電路包含：第2輸出節點提升用開關元件，其控制端子連接於上述第1節點，第1導通端子被賦予特定之電位，且第2導通端子連接於上述第2輸出節點；及第1之第2輸出節點下拉用開關元件，其控制端子連接於上述第2輸入節點，第1導通端子連接於上述第2輸出節點，且第2導通端子被賦予斷開位準之電位。
本發明之第10態樣係於本發明之第9態樣中，其特徵在於：各雙穩定電路進而包含第2之第2輸出節點下拉用開關元件，該第2之第2輸出節點下拉用開關元件之控制端子連接於上述第4輸入節點，第1導通端子連接於上述第2輸出節點，且第2導通端子被賦予斷開位準之電位。
本發明之第11態樣係於本發明之第9態樣中，其特徵在於：上述特定之電位為固定電位。
本發明之第12態樣係於本發明之第1態樣中，其特徵在於：上述複數個時脈信號為相位相互不同之3相以上之時脈信號。
本發明之第13態樣係於本發明之第1態樣中，其特徵在於：上述掃描信號線驅動電路包含： 第1掃描信號線驅動電路，其相對於上述顯示部位於一方；及第2掃描信號線驅動電路，其相對於上述顯示部位於另一方。
本發明之第14態樣係於本發明之第1態樣至第13態樣中任一態樣中，其特徵在於：上述掃描信號線驅動電路使用藉由氧化物半導體形成有半導體層之薄膜電晶體來實現。
本發明之第15態樣係於本發明之第1態樣至第13態樣中任一態樣中，其特徵在於：上述掃描信號線驅動電路使用藉由非晶矽形成有半導體層之薄膜電晶體來實現。
本發明之第16態樣係一種驅動方法，其特徵在於：其係如下顯示裝置中之複數個掃描信號線之驅動方法，該顯示裝置包含：顯示部，其包含複數個掃描信號線，且用來顯示圖像；掃描信號線驅動電路，其與該顯示部一體地形成，用來驅動該複數個掃描信號線；及顯示控制電路，其對該掃描信號線驅動電路賦予週期性地重複第1位準與第2位準之複數個時脈信號；且該驅動方法包含如下步驟：驅動上述複數個掃描信號線，以使依序選擇上述複數個掃描信號線之掃描期間、與該複數個掃描信號線之任一者均成為非選擇狀態之休止期間，以包含該掃描期間與該休止期間之訊框期間為週期而交替出現；及與上述掃描期間中之上述複數個時脈信號之頻率相比， 使上述休止期間中之該複數個時脈信號之頻率變低；上述掃描信號線驅動電路包含位移暫存器，該位移暫存器包含相互級聯連接之複數個雙穩定電路，並根據上述複數個時脈信號將該複數個雙穩定電路之輸出信號依序設為接通位準；各雙穩定電路包含：第1輸入節點，其用來接收上述複數個時脈信號中之一個作為第1時脈信號；第2輸入節點，其用來接收上述複數個時脈信號中之一個作為第2時脈信號；第1輸出節點，其用來輸出上述輸出信號；第1輸出節點提升用開關元件，其第1導通端子連接於上述第1輸入節點，第2導通端子連接於上述第1輸出節點，且根據控制端子所連接之第1節點之電位而將上述輸出信號賦予至上述第1輸出節點；第1輸出節點下拉用開關元件，其於上述第2輸入節點連接有控制端子，於上述第1輸出節點連接有第1導通端子，將斷開位準之電位賦予至第2導通端子。
本發明之第17態樣係於本發明之第16態樣中，其特徵在於：上述休止期間中之上述複數個時脈信號之振幅小於上述掃描期間中之該複數個時脈信號之振幅。
本發明之第18態樣係於本發明之第16態樣中，其特徵在於： 上述休止期間較上述掃描期間更長。
本發明之第19態樣係於本發明之第16態樣中，其特徵在於：上述複數個時脈信號為相位相互不同之3相以上之時脈信號。
根據本發明之第1態樣，於顯示部與掃描信號線驅動電路一體地形成之顯示裝置中，一個訊框期間包含上述掃描期間及上述休止期間。於該休止期間賦予至位移暫存器之複數個時脈信號之頻率低於在掃描期間賦予至位移暫存器之複數個時脈信號之頻率。因此，休止期間之第2時脈信號之電位以較掃描期間之週期更長之週期成為接通位準，藉此於該週期，第1輸出節點下拉用開關元件成為接通狀態。藉此，於休止期間中降低掃描信號線所受到之雜訊等之影響及第1輸出節點下拉用開關元件中之臨界值變動。因而，可抑制顯示品質之降低，並且抑制掃描信號線驅動電路內之開關元件(第1輸出節點下拉用開關元件)之可靠性降低。又，一個訊框期間包含掃描期間及休止期間，藉此降低一個訊框期間整體之驅動頻率。其結果為，降低消耗電力。進而，由於顯示部與掃描信號線驅動電路一體地形成，故而縮小邊框面積、並且降低掃描信號線驅動電路之成本。
根據本發明之第2態樣，休止期間之複數個時脈信號之振幅低於掃描期間之該複數個時脈信號之振幅。因此，可 實現進一步之低消耗電力化。又，於休止期間，由於第1輸出節點下拉用開關元件之負載被降低，故而可實現該第1輸出節點下拉用開關元件之進一步之高可靠性化。
根據本發明之第3態樣，休止期間較掃描期間更長。因此，可實現進一步之低消耗電力化。
根據本發明之第4態樣，可使用第1節點提升用開關元件將第1節點之電位切實地設為接通位準，又，可使用重置時第1節點下拉用開關元件將第1節點之電位切實地設為斷開位準。
根據本發明之第5態樣，可切實地保持第1節點之電位。
根據本發明之第6態樣，藉由第1節點下拉驅動部，可於除了進行將接通位準之掃描信號賦予至第1輸出節點之動作的期間以外將第1節點之電位切實地維持為斷開位準。
根據本發明之第7態樣，可使用第2節點提升用開關元件將第2節點之電位切實地設為接通位準，使用第1之第2節點下拉用開關元件將第2節點之電位切實地設為斷開位準，使用第2之第2節點下拉用開關元件將第2節點之電位切實地設為斷開位準，使用非選擇時第1節點下拉用開關元件將第1節點之電位切實地設為斷開位準。因此，可實現電路動作之穩定化。
根據本發明之第8態樣，可使用初始化時第1節點下拉用開關元件進行重置動作。因此，可實現電路動作之穩定化。
根據本發明之第9態樣，使用第1輸出信號作為後段之雙 穩定電路之設置信號及前段之雙穩定電路之重置信號，第2輸出信號成為用以驅動掃描信號線之信號。如此，由於分開設置用以驅動掃描信號線之第2輸出節點提升用開關元件、與用以驅動前段及後段之雙穩定電路之第1輸出節點提升用開關元件，故而可減小第1輸出節點提升用開關元件及第2輸出節點提升用開關元件之各自之尺寸。因此，由於對複數個時脈信號之負載電容變小，故而可實現進一步之低消耗電力化，並且實現進一步之窄邊緣化。
根據本發明之第10態樣，可藉由第2之第2輸出節點下拉用開關元件將第2輸出節點之電位切實地設為斷開位準。
根據本發明之第11態樣，藉由將上述特定之電位設為固定電位，可發揮與本發明之第9態樣相同之效果。
根據本發明之第12態樣，藉由將複數個時脈信號之相數設為3相以上，對各相之雙穩定電路內之開關元件之負載電容變得充分小。因此，可實現進一步之低消耗電力化。
根據本發明之第13態樣，位移暫存器每1段之佈局間距成為像素尺寸之約2倍。因此，設計像素陣列時佈局圖案之自由度增加。藉此，例如可實現進一步之窄邊緣化。
根據本發明之第14態樣，使用藉由氧化物半導體形成有半導體層之薄膜電晶體來實現掃描信號線驅動電路。該薄膜電晶體之漏電流充分小，可進一步降低休止期間中之複數個時脈信號之頻率。因此，可實現進一步之低消耗電力化。又，藉由氧化物半導體形成有半導體層之薄膜電晶體之接通電流充分大，因此可使該薄膜電晶體之尺寸充分 小。藉此，可實現進一步之窄邊緣化。
根據本發明之第15態樣，使用藉由非晶矽形成有半導體層之薄膜電晶體來實現掃描信號線驅動電路。因此，可實現進一步之低成本化。
根據本發明之第16態樣至第19態樣，於掃描信號線之驅動方法中，可發揮分別與本發明之第1態樣至第3態樣及本發明之第12態樣相同之效果。
以下，一面參照隨附圖式，一面對本發明之實施形態進行說明。再者，於以下說明中，薄膜電晶體之閘極端子相當於控制端子，汲極端子相當於第1導通端子，源極端子相當於第2導通端子。又，作為設置於雙穩定電路內之薄膜電晶體全部為n通道型者而進行說明。
<1.第1實施形態> <1.1整體構成及動作>
圖1係表示本發明之第1實施形態之主動矩陣型之液晶顯示裝置之整體構成的方塊圖。如圖1所示，該液晶顯示裝置包含電源100、DC/DC轉換器110、顯示控制電路200、源極驅動器(影像信號線驅動電路)300、閘極驅動器(掃描信號線驅動電路)400、共通電極驅動電路500及顯示部600。閘極驅動器400使用非晶矽、多晶矽、微晶矽、或氧化物半導體等而形成於包含顯示部600之液晶顯示面板700上。即，本實施形態之液晶顯示裝置為將閘極驅動器400與顯示部600形成於同一基板(構成液晶顯示面板之兩片基 板中之一者之基板即陣列基板)上之閘極驅動器單體型之液晶顯示裝置。藉此，可縮小液晶顯示裝置之邊框面積。再者，源極驅動器300亦可使用非晶矽、多晶矽、微晶矽、或氧化物半導體等而形成於液晶顯示面板700上。對使用該等非晶矽及IGZO(Indium Gallium Zinc Oxide，氧化銦鎵鋅)之具體實現例稍後闡述。
於顯示部600形成有n條源極線(影像信號線)SL1~SLn、m條閘極線(掃描信號線)GL1~GLm、及分別對應於該等源極線SL1~SLn與閘極線GL1~GLm之交叉點而設置之m×n個像素形成部。上述m×n個像素形成部藉由配置成矩陣狀而構成像素陣列。各像素形成部包含：薄膜電晶體80，其為閘極端子連接於通過對應之交叉點之閘極線、且源極端子連接於通過該交叉點之源極線之開關元件；像素電極，其連接於該薄膜電晶體80之汲極端子；共通電極Ec，其為共通地設置於上述複數個像素形成部之對向電極；及液晶層，其共通地設置於上述複數個像素形成部，且被夾持於像素電極與共通電極Ec之間。而且，藉由利用像素電極與共通電極Ec而形成之液晶電容來構成像素電容Cp。再者，通常，為了切實地於像素電容Cp保持電壓而於液晶電容並列設置有輔助電容，但輔助電容並不直接關係到本發明，因此省略其說明及圖示。
電源100對DC/DC轉換器110、顯示控制電路200與共通電極驅動電路500供給特定之電源電壓。DC/DC轉換器110自電源電壓生成用以使源極驅動器300及閘極驅動器400動 作之特定之直流電壓，並將其供給至源極驅動器300及閘極驅動器400。共通電極驅動電路500對共通電極Ec賦予特定之電位Vcom。
顯示控制電路200接收自外部傳送之圖像信號DAT及水平同步信號或垂直同步信號等的時序信號群TG，並輸出數位影像信號DV、用以控制顯示部600中之圖像顯示之源極起動脈衝信號SSP、源極時脈信號SCK、鎖存選通信號LS、閘極起動脈衝信號GSP、及閘極時脈信號GCK。閘極時脈信號GCK之高位準側之電位成為Vdd電位，低位準側之電位成為Vss電位。於本實施形態中，該閘極時脈信號GCK包含2相之閘極時脈信號GCK1及GCK2。於以下內容中，將閘極時脈信號GCK1稱為「第1閘極時脈信號」，將閘極時脈信號GCK2稱為「第2閘極時脈信號」。該等第1閘極時脈信號GCK1及第2閘極時脈信號GCK2之相位相互僅偏移一個水平掃描期間，且兩者均為兩個水平掃描期間中之僅一個水平掃描期間成為高位準電位(Vdd電位)(惟後述休止期間T2除外)。
源極驅動器300接收自顯示控制電路200輸出之數位影像信號DV、源極起動脈衝信號SSP、源極時脈信號SCK、及鎖存選通信號LS，分別對源極線SL1~SLn施加經D/A(digital to analog，數位類比)轉換之類比影像信號SS(1)~SS(n)。
閘極驅動器400根據自顯示控制電路200輸出之閘極起動脈衝信號GSP及閘極時脈信號GCK，以一個訊框期間為週 期重複分別對接通位準之掃描信號GOUT(1)~GOUT(m)之閘極線GL1~GLm之施加。再者，對該閘極驅動器400之詳細說明稍後闡述。
如上所述，分別對源極線SL1~SLn施加影像信號SS(1)~SS(n)，分別對閘極線GL1~GLm施加掃描信號GOUT(1)~GOUT(m)，藉此使基於自外部傳送之圖像信號DAT之圖像顯示於顯示部600。
<1.2閘極驅動器之構成及動作>
圖2係用以對本實施形態中之閘極驅動器400之構成進行說明的方塊圖。如圖2所示，閘極驅動器400包含包括m個(段)雙穩定電路40(1)~40(m)、及一個(段)虛設用雙穩定電路40(m+1)(以下稱為「虛設段」)之位移暫存器410。
如上所述於顯示部600形成有m列×n行之像素矩陣，以一對一地與該等像素矩陣之各列對應之方式於各段中設置有上述雙穩定電路。該雙穩定電路於各時間點成為兩個狀態(第1狀態及第2狀態)中之任一狀態，並輸出表示該狀態之信號(以下稱為「狀態信號」)。於本實施形態中，若雙穩定電路成為第1狀態，則自該雙穩定電路輸出高位準(接通位準)電位之狀態信號，若雙穩定電路成為第2狀態，則自該雙穩定電路輸出低位準(斷開位準)電位之狀態信號。又，於以下內容中，將自雙穩定電路輸出高位準電位之狀態信號而對與該雙穩定電路對應之閘極線施加高位準電位之掃描信號的期間稱為「選擇期間」。
圖3係表示本實施形態中之位移暫存器410之除了最前段 及最後段以外之構成的方塊圖。圖4係表示本實施形態中之位移暫存器410之最前段側之構成的方塊圖。圖5係表示本實施形態中之位移暫存器410之最後段側之構成的方塊圖。再者，於以下說明中，有時將第x段(x=1~m+1)之雙穩定電路簡稱為「第x段」。如上所述，該位移暫存器410包含m個雙穩定電路40(1)~40(m)與一個虛設用雙穩定電路40(m+1)。於圖3中表示第i-2段40(i-2)~i+第1段40(i+1)，於圖4中表示第1段40(1)及第2段40(2)，於圖5中表示第m-1段40(m-1)及第m段40(m)與虛設段40(m+1)。
於各雙穩定電路中設置有：用以接收時脈信號CK1(以下稱為「第1時脈信號」)之輸入端子、用以接收時脈信號CK2(以下稱為「第2時脈信號」)之輸入端子、用以接收低位準之直流電源電位Vss(亦將該電位之大小稱為上述「Vss電位」)之輸入端子、用以接收設置信號S之輸入端子、用以接收重置信號R之輸入端子、及用以輸出狀態信號Z之輸出端子。
對位移暫存器410如上所述賦予2相之第1閘極時脈信號GCK1及第2閘極時脈信號GCK2作為閘極時脈信號GCK。
對位移暫存器410之各段(各雙穩定電路)之輸入端子賦予之信號如下。再者，以下假設i為奇數，m為偶數。如圖3~圖5所示，於第奇數段，賦予第1閘極時脈信號GCK1作為第1時脈信號CK1，賦予第2閘極時脈信號GCK2作為第2時脈信號CK2。於第偶數段，賦予第1閘極時脈信號GCK1作為第2時脈信號CK2，賦予第2閘極時脈信號GCK2作為 第1時脈信號CK1。又，於各段共通地賦予低位準之直流電源電位Vss。
於各段中，賦予自前段輸出之狀態信號Z作為設置信號S，賦予自下一段輸出之狀態信號Z作為重置信號R。其中，於第1段(最前段)40(1)賦予閘極起動脈衝信號GSP作為設置信號S。又，於第m段(最後段)40(m)賦予自虛設段40(m+1)輸出之狀態信號作為重置信號R。再者，於虛設段40(m+1)賦予自第m段40(m)輸出之狀態信號Z作為設置信號S，賦予自身之狀態信號Z作為重置信號R。因此，虛設段40(m+1)之狀態信號Z成為高位準電位之期間短於其他段之狀態信號Z成為高位準電位之期間。亦可於第m段40(m)賦予閘極端脈衝信號GEP作為重置信號R來代替設置此種虛設段40(m+1)。該閘極端脈衝信號為於掃描期間T1結束後之一個水平掃描期間成為高位準電位的信號。
於如上所述之構成中，若對位移暫存器410之第1段40(1)賦予作為設置信號S之閘極起動脈衝信號GSP，則根據第1閘極時脈信號GCK1及第2閘極時脈信號GCK2，閘極起動脈衝信號GSP中所包含之脈衝(該脈衝包含於自各段輸出之狀態信號Z)自第1段40(1)向第m段40(m)依序傳送。而且，根據該脈衝之傳送，分別自第1段40(1)~第m段40(m)輸出之狀態信號Z依序成為高位準電位。該等分別自第1段40(1)~第m段40(m)輸出之狀態信號Z分別作為掃描信號GOUT(1)~GOUT(m)而賦予至閘極線GL1~GLm。再者，分別自第1段40(1)~第m段40(m)輸出之狀態信號Z亦可於藉由 位準偏移器升高電壓之後，作為掃描信號GOUT(1)~GOUT(m)而分別賦予至閘極線GL1~GLm。藉由以上內容，如圖6所示，對一個個水平掃描期間依序將成為高位準電位之掃描信號賦予至顯示部600內之閘極線。再者，對閘極驅動器400之詳細動作稍後闡述。
<1.3雙穩定電路之構成>
圖7係表示本實施形態中之各雙穩定電路之構成之電路圖。如圖7所示，該雙穩定電路包含4個薄膜電晶體(開關元件)M1~M4、電容器(電容元件)C1、4個輸入端子41~44、低位準之直流電源電位Vss用之輸入端子、及輸出端子51。此處，對接收第1時脈信號CK1之輸入端子標註符號41，對接收第2時脈信號CK2之輸入端子標註符號42，對接收設置信號S之輸入端子標註符號43，對接收重置信號R之輸入端子標註符號44。又，對輸出狀態信號Z之輸出端子標註符號51。
其次，對該雙穩定電路內之構成要素間之連接關係進行說明。薄膜電晶體M1之閘極端子、薄膜電晶體M3之源極端子、薄膜電晶體M4之汲極端子、及電容器C1之一端相互連接。以下，為了方便起見將相互連接該等之連接點(配線)稱為「第1節點」。對該第1節點標註符號N1。
對於薄膜電晶體M1，閘極端子連接於第1節點N1，汲極端子連接於輸入端子41，源極端子連接於輸出端子51。對於薄膜電晶體M2，閘極端子連接於輸入端子42，汲極端子連接於輸出端子51，源極端子連接於直流電源電位Vss 用之輸入端子。對於薄膜電晶體M3，閘極端子及汲極端子連接於輸入端子43(即，成為二極體連接)，源極端子連接於第1節點N1。對於薄膜電晶體M4，閘極端子連接於輸入端子44，汲極端子連接於第1節點N1，源極端子連接於直流電源電位Vss用之輸入端子。對於電容器C1，一端連接於第1節點N1。另一端連接於輸出端子51。
其次，該對雙穩定電路中之各構成要素之功能進行說明。薄膜電晶體M1於第1節點N1之電位成為高位準時，將第1時脈信號CK之電位賦予至輸出端子51。薄膜電晶體M2於第2時脈信號CK2之電位成為高位準時，使輸出端子51之電位朝向Vss電位變化。薄膜電晶體M3於設置信號S之電位成為高位準時，使第1節點N1之電位朝向高位準變化。薄膜電晶體M4於重置信號R之電位成為高位準時，使第1節點N1之電位朝向Vss電位變化。電容器C1作為將第1節點N1自舉(bootstrap)時之輔助電容而發揮功能。
於本實施形態中，藉由薄膜電晶體M1實現第1輸出節點提升用開關元件，藉由薄膜電晶體M2實現第1輸出節點下拉用開關元件，藉由薄膜電晶體M3實現第1節點提升用開關元件，藉由薄膜電晶體M4實現第1節點下拉用開關元件，藉由電容器C1實現電容元件。又，藉由輸入端子41實現第1輸入節點，藉由輸入端子42實現第2輸入節點，藉由輸入端子43實現第3輸入節點，藉由輸入端子44實現第4輸入節點。又，藉由閘極時脈信號GCK之高位準(Vdd電位)實現接通位準之電位，藉由Vss電位實現斷開位準之電 位。
<1.4雙穩定電路之動作>
圖8係用以對本實施形態中之第i段之雙穩定電路40(i)之動作中之尤其後述之掃描期間T1中之動作進行說明的信號波形圖。再者，其他雙穩定電路之動作亦相同，因此省略說明。於第i段中，第1閘極時脈信號GCK1及第2閘極時脈信號GCK2分別相當於第1時脈信號CK1及第2時脈信號CK2。圖8中之自時間點t1起至時間點t2為止之期間相當於選擇期間。於以下中，將緊接選擇期間之前之一個水平掃描期間稱為「設置期間」，將緊接選擇期間之後之一個水平掃描期間稱為「重置期間」。又，將自一個訊框期間中之閘極起動脈衝信號GSP上升之時間點(掃描開始時間點)起至虛設段之掃描信號GOUT(m+1)上升之時間點為止的期間稱為「掃描期間」，並標註符號T1。該掃描期間T1為掃描一次複數(m條)之閘極線GL(1)~GL(m)之期間。又，將自一個訊框期間中之虛設段之掃描信號GOUT(m+1)上升之時間點起至後續之訊框期間閘極起動脈衝信號GSP上升之時間點為止的期間稱為「休止期間」，並標註符號T2。該休止期間T2為除了虛設段40(m+1)以外之雙穩定電路40(1)~40(m)之輸出信號之任一者成為低位準電位的期間。又，將掃描期間T1中之除了選擇期間、設置期間、及重置期間以外之期間稱為「通常動作期間」。
若變為設置期間(若變為時間點t0)，則設置信號S在電位自低位準變為高位準。薄膜電晶體M3如圖7所示成為二極 體連接，因此設置信號S之電位成為高位準，藉此薄膜電晶體M3成為接通狀態，電容器C1得以充電(此處為預充電)。藉此，第1節點N1之電位自低位準變為高位準，薄膜電晶體M1成為接通狀態。然而，於設置期間，第1閘極時脈信號GCK1(第1時脈信號CK1)之電位成為低位準，因此狀態信號Z之電位以低位準維持。
若變為選擇期間(若變為時間點t1)，則設置信號S自高位準變為低位準。藉此，薄膜電晶體M3成為斷開狀態。此時，第1節點N1成為浮動狀態。於該時間點t1，第1閘極時脈信號GCK1之電位自低位準變為高位準。薄膜電晶體M1為接通狀態而存在閘極電容，因此伴隨輸入端子41之電位之上升第1節點N1之電位亦上升(將第1節點N1自舉)。此時，電容器C1以促進第1節點N1之電位上升之方式發生作用。其結果為，薄膜電晶體M1之閘極電位變為充分高之位準，因此狀態信號Z之電位上升直至第1閘極時脈信號GCK1之高位準(Vdd電位)。
若變為重置期間(若變為時間點t2)，則第1閘極時脈信號GCK1之電位自高位準變為低位準。於時間點t2薄膜電晶體M1變為接通狀態，因此與輸入端子41之電位之降低一併狀態信號Z之電位降低。如此狀態信號Z之電位降低，藉此經由電容器C1第1節點N1之電位亦降低。又，於重置期間，重置信號R自低位準變為高位準。因此，薄膜電晶體M4成為接通狀態。其結果為，於重置期間，第1節點N1之電位切實地降低為低位準。進而，於重置期間，第2閘極 時脈信號GCK2(第2時脈信號CK2)自低位準變為高位準。因此，由於薄膜電晶體M2成為接通狀態，故而狀態信號Z之電位切實地降低為低位準。
於通常動作期間(於掃描期間T1)，時間點t0以前之期間及時間點t3以後之期間)，第2閘極時脈信號GCK2之電位對每一個水平掃描期間重複高位準與低位準，藉此薄膜電晶體M2於每一個水平掃描期間成為接通狀態。因此，可將狀態信號Z之電位維持成低位準。
再者，以下說明中，以符號tck1表示掃描期間T1中之第1閘極時脈信號GCK1及第2閘極時脈信號GCK2之各自之週期(以下稱為「掃描期間週期」)。又，以符號fck1表示掃描期間T1中之第1閘極時脈信號GCK1及第2閘極時脈信號GCK2之各自之頻率(以下稱為「掃描期間頻率」)。進而，以符號Vck1表示掃描期間T1中之第1閘極時脈信號GCK1及第2閘極時脈信號GCK2之各自之振幅(以下稱為「掃描期間振幅」)。
<1.5休止期間之動作>
圖9係用以對本實施形態中之閘極驅動器400之動作中之尤其休止期間T2之動作進行說明的信號波形圖。如圖9所示，於本實施形態中，一個訊框期間包含掃描期間T1與設置於該掃描期間T1之後之休止期間T2。即，掃描期間T1與休止期間T2以一個訊框期間為週期交替出現。於掃描期間T1，如上所述，分別自第1段40(1)~第m段40(m)輸出之狀態信號Z即掃描信號GOUT(1)~GOUT(m)根據第1閘極時 脈信號GCK1及第2閘極時脈信號GCK2依序變為高位準電位。
另一方面，於休止期間T2，進行與掃描期間T1不同之動作。此處，以符號tck2表示休止期間T2中之第1閘極時脈信號GCK1及第2閘極時脈信號GCK2之各自之週期(以下稱為「休止期間週期」)。又，以符號fck2表示休止期間T2中之第1閘極時脈信號GCK1及第2閘極時脈信號GCK2之各自之頻率(以下稱為「休止期間頻率」)。進而，以符號Vck2表示休止期間T2中之第1閘極時脈信號GCK1及第2閘極時脈信號GCK2之各自之振幅(以下稱為「休止期間振幅」)。
於本實施形態中，休止期間T2設置為長於掃描期間T1。然而，本發明並不限定於此，休止期間T2亦可短於掃描期間T1。
如圖9所示，休止期間週期tck2長於掃描期間週期tck1。即，休止期間頻率fck2低於掃描期間頻率fck1。此處，較理想為掃描期間頻率fck1為休止期間頻率fck2之整數倍。藉此，可將顯示控制電路200等設為簡易之構成。又，較理想為掃描期間頻率fck1為休止期間頻率fck2之2倍以上。換言之，較理想為休止期間頻率fck2為掃描期間頻率fck1之1/2倍以下。藉此，可充分降低閘極驅動器400之驅動所需之消耗電力。此種閘極時脈信號GCK之頻率(週期)之控制例如於顯示控制電路200中進行。再者，於本實施形態中，休止期間振幅Vck2及掃描期間振幅Vck1為相互相同 大小。
圖10係用以對本實施形態中之第i段之雙穩定電路40(i)之動作尤其休止期間T2中之動作進行說明的信號波形圖。再者，其他雙穩定電路之動作亦相同，因此省略說明。如圖10所示，於休止期間T2，第2閘極時脈信號GCK2(第2時脈信號CK2)之電位於每個休止期間週期tck2成為高位準，藉此薄膜電晶體M2於每個休止期間週期tck2成為接通狀態。因此，可於休止期間T2將狀態信號Z之電位切實地維持為低位準。再者，於休止期間T2中，第1閘極時脈信號GCK1(第1時脈信號CK1)之電位亦於每個休止期間週期tck2成為高位準，但第1節點N1之電位為低位準，藉此薄膜電晶體M1成為斷開狀態，因此第1閘極時脈信號GCK1之電位不賦予至輸出端子51。
如此，於休止期間T2掃描信號GOUT(1)~GOUT(m)維持為低位準電位。即，於該休止期間T2閘極線GL1~GLm均成為非選擇狀態。
<1.6考察>
例如，於對動器內包含藉由閘極驅圖7所示之雙穩定電路構成之位移暫存器之閘極驅動器單體型之液晶顯示裝置應用上述專利文獻2中所記載之驅動方法之情形時，為了於休止期間T2將閘極線之電位維持為低位準，必需將薄膜電晶體M1維持為斷開狀態，或者，必需將薄膜電晶體M2維持為接通狀態。
為了於休止期間T2將閘極線之電位維持為低位準而將薄 膜電晶體M1維持為斷開狀態之情形時，於該休止期間T2輸出端子51(閘極線)成為浮動狀態。因此，於休止期間T2閘極線統容易受到雜訊等之影響。其結果為，會有導致顯示品質降低之虞。對此，於本實施形態中如上所述，於休止期間T2，第2時脈信號CK2之電位於每個休止期間週期tck2成為高位準，藉此薄膜電晶體M2於每個休止期間週期tck2成為接通狀態。因此，於每個休止期間週期tck2對輸出端子51(閘極線)賦予低位準電位。藉此，於本實施形態中，於休止期間T2輸出端子51(閘極線)成為浮動狀態，藉此降低閘極線所受到之雜訊等之影響。其結果為，可抑制顯示品質之降低。
另一方面，為了於休止期間T2將閘極線之電位維持為低位準而將薄膜電晶體M2維持為接通狀態之情形時，必需於該休止期間T2對薄膜電晶體M2之閘極端子繼續賦予高位準之電位。因此，由於長時間對該薄膜電晶體M2施加閘極偏壓應力，故而該薄膜電晶體M2中之臨界值變動變大。其結果為，該薄膜電晶體M2之驅動能力(可靠性)降低。對此，於本實施形態中如上所述，於休止期間T2，第2時脈信號CK2之電位於每個休止期間週期tck2成為高位準，藉此薄膜電晶體M2於每個休止期間週期tck2成為接通狀態。即，僅為於每個休止期間週期tck2對薄膜電晶體M2之閘極端子賦予高位準電位。藉此，於本實施形態中，施加於薄膜電晶體M2之閘極偏壓應力降低，因此該薄膜電晶體M2中之臨界值變動降低。其結果為，可抑制該薄膜 電晶體M2之驅動能力(可靠性)之降低。
<1.7實現例>
於本實施形態中之雙穩定電路中之各薄膜電晶體之半導體層，例如可使用a-Si或氧化物半導體等。再者，作為氧化物半導體，典型而言使用以銦、鎵、鋅、及氧為主成分之氧化物半導體即InGaZnOx(以下稱為「IGZO」)，但本發明並不限定於此。例如，只要為包含銦、鎵、鋅、銅、矽、錫、鋁、鈣、鍺、及鉛中之至少一種的氧化物半導體即可。
圖11係表示將a-SiTFT及IGZO用於半導體層之TFT(以下稱為「IGZOTFT」)之汲極電流-閘極電壓特性的圖。於圖11中，橫軸表示閘極電壓Vg，縱軸表示汲極電流Ids。如圖11所示，IGZOTFT之漏電流為a-SiTFT之漏電流之1/1000以下，並且IGZOTFT之接通電流為a-SiTFT之接通電流之約20倍。
於使用a-SiTFT之情形時，可使訊框頻率低至例如45 Hz左右。對此，使用IGZOTFT作為本實施形態中之雙穩定電路之各薄膜電晶體之情形時，IGZOTFT如上所述漏電流較小，因此可使來自像素TFT之漏電流較小、像素電位之保持時間較長，因此可使訊框頻率低至例如0.2 Hz左右。因此，於使用IGZOTFT之情形時，與使用a-SiTFT之情形相比可將閘極驅動器400之驅動電力設為1/100以下。再者，更詳細而言，於使用IGZOTFT之情形時，若將掃描期間頻率fck1設定為60 Hz，則可將休止期間頻率fck2設定為 1~0.1 Hz左右。
又，IGZOTFT係如上所述接通電流較大，因此於使用IGZOTFT之情形時，與使用a-SiTFT之情形相比可將TFT之尺寸減小至1/20左右。
再者，於使用a-SiTFT之情形時，能以較使用IGZOTFT之情形更低之成本實現本實施形態。
<1.8效果>
根據本實施形態，於閘極驅動器單體型之液晶顯示裝置中，一個訊框期間包含掃描期間T1及休止期間T2。於該休止期間T2，賦予至閘極驅動器400內之位移暫存器410之第1閘極時脈信號GCK及第2閘極時脈信號GCK2之頻率即休止期間頻率fck2低於在掃描期間T1賦予至位移暫存器410之第1閘極時脈信號GCK及第2閘極時脈信號GCK2之頻率即掃描期間頻率fck1。因此，於休止期間T2，第2時脈信號CK2之電位於每個休止期間週期tck2成為高位準，藉此薄膜電晶體M2於每個休止期間週期tck2成為接通狀態。藉此，於休止期間T2中閘極線所受到之雜訊等之影響及薄膜電晶體M2中之臨界值變動降低。因而，可抑制顯示品質降低，並且抑制薄膜電晶體M2之可靠性降低。又，一個訊框期間包含掃描期間T1及休止期間T2，藉此降低一個訊框期間整體之驅動頻率。其結果為，降低消耗電力。進而，閘極驅動器400經單體化而形成，因此縮小液晶顯示面板700之邊框面積，並且降低閘極驅動器400之成本。
又，根據本實施形態，休止期間T2設置為長於掃描期間 T1，因此可實現進一步之低消耗電力化。
於將IGZOTFT用作本實施形態中之雙穩定電路之各薄膜電晶體之情形時，由於IGZOTFT之漏電流充分小，故而可進一步降低休止期間頻率fck2。因此，可降低消耗電力。又，於此情形時，由於IGZOTFT之接通電流充分大，故而可使TFT尺寸充分小。藉此，可實現進一步之窄邊緣化。
另一方面，於將a-SiTFT用作本實施形態中之雙穩定電路之各薄膜電晶體之情形時，可實現進一步之低成本化。
<2.第2實施形態> <2.1休止期間之動作>
圖12係用以對本發明之第2實施形態中之閘極驅動器400之動作中之尤其休止期間T2之動作進行說明的信號波形圖。再者，本實施形態除了休止期間之動作以外與上述第1實施形態相同，因此對該相同之部分省略說明。如圖12所示，本實施形態中之休止期間振幅Vck2小於掃描期間振幅Vck1。再者，為了於休止期間T2將薄膜電晶體M2切實地設為接通狀態，該休止期間振幅Vck2必需大於薄膜電晶體M2之臨界值電壓。即，本實施形態中之休止期間振幅Vck2小於掃描期間振幅Vck1且大於薄膜電晶體M2之臨界值電壓。
<2.2效果>
根據本實施形態，休止期間T2中之第1閘極時脈信號GCK及第2閘極時脈信號GCK2之振幅即休止期間振幅Vck2，小於掃描期間T1中之第1閘極時脈信號GCK及第2閘 極時脈信號GCK2之振幅即掃描期間振幅Vck1。因此，可實現進一步之低消耗電力化。又，由於進一步降低於休止期間T2施加於薄膜電晶體M2之閘極偏壓應力，因此可實現該薄膜電晶體M2之進一步之高可靠性化。
<3.第3實施形態> <3.1雙穩定電路之構成>
圖13係表示本發明之第3實施形態中之各雙穩定電路之構成的電路圖。再者，本實施形態除了雙穩定電路之構成及動作以外皆與上述第1實施形態相同，因此省略對該相同之部分之說明。如圖13所示，本實施形態中之雙穩定電路係對第1實施形態中之雙穩定電路附加有第1節點下拉驅動部61、薄膜電晶體(開關元件)M9、及輸入端子45者。此處，輸入端子45為用以接收後述初始化信號RST之端子。第1節點下拉驅動部61由4個薄膜電晶體M5~M8構成。
其次，對該雙穩定電路內之構成要素間之連接關係進行說明。再者，對與上述第1實施形態共通之事項省略說明。薄膜電晶體M5之源極端子、薄膜電晶體M6之汲極端子、薄膜電晶體M7之汲極端子、及薄膜電晶體M8之閘極端子相互連接。於以下內容中，為了方便起見將相互連接該等之連接點(配線)稱為「第2節點」。對該第2節點標註符號N2。如此，於第1節點下拉驅動部61之內部包含該第2節點N2。
對薄膜電晶體M5，閘極端子及汲極端子連接於輸入端子42(即，成為二極體連接)，源極端子連接於第2節點 N2。對於薄膜電晶體M6，閘極端子連接於輸入端子41，汲極端子連接於第2節點N2，源極端子連接於直流電源電位Vss用之輸入端子。對於薄膜電晶體M7，閘極端子連接於第1節點N1，汲極端子連接於第2節點N2，源極端子連接於直流電源電位Vss用之輸入端子。對於薄膜電晶體M8，閘極端子連接於第2節點N2，汲極端子連接於第1節點N1，源極端子連接於直流電源電位Vss用之輸入端子。 對於薄膜電晶體M9，閘極端子連接於輸入端子45，汲極端子連接於第1節點N1，源極端子連接於直流電源電位Vss用之輸入端子。
其次，對該雙穩定電路中之各構成要素之功能進行說明。薄膜電晶體M5於第2時脈信號CK2之電位成為高位準時，使第2節點N2之電位朝向高位準變化。薄膜電晶體M6於第1時脈信號CK1之電位成為高位準時，使第2節點N2之電位朝向Vss電位。薄膜電晶體M7於第1節點N1之電位成為高位準時，使第2節點N2之電位朝向Vss電位變化。薄膜電晶體M8於第2節點N2之電位成為高位準時，使第1節點N1之電位朝向Vss電位變化。薄膜電晶體M9於初始化信號RST之電位成為高位準時，使第1節點N1之電位朝向Vss電位變化。
初始化信號RST於各掃描期間T1之開始前之一個水平掃描期間(換言之，休止期間T2之最後之一個水平掃描期間)成為高位準電位。再者，亦可該初始化信號RST於各掃描期間T1之結束隨後之一個水平掃描期間(換言之，於休止 期間T2之最初之一個水平掃描期間)成為高位準電位來代替此。於此情形時，作為該初始化信號RST，可使用上述虛設段40(m+1)之狀態信號Z或閘極端脈衝信號GEP來進行。
於本實施形態中，藉由薄膜電晶體M5而實現第2節點提升用開關元件，藉由薄膜電晶體M6而實現第1之第2節點下拉用開關元件，藉由薄膜電晶體M7而實現第2之第2節點下拉用開關元件，藉由薄膜電晶體M8而實現非選擇時第1節點下拉用開關元件，藉由薄膜電晶體M9而實現初始化時第1節點下拉用開關元件。
<3.2雙穩定電路之動作>
圖14係用以對本實施形態中之第i段之雙穩定電路40(i)之動作中之尤其掃描期間T1中之動作進行說明的信號波形圖。再者，由於其他雙穩定電路之動作亦相同，故而省略說明。
於掃描期間T1之剛開始之前之一個水平掃描期間、即、先行之訊框期間中之休止期間T2之最後一個水平掃描期間，初始化信號RST之電位自低位準變為高位準。因此，薄膜電晶體M9成為接通狀態。藉此，第1節點N1之電位切實地成為低位準。如此，於本實施形態中，於各雙穩定電路進行初始化動作。而且，若掃描期間T1開始，則初始化信號RST之電位自高位準變為低位準，因此薄膜電晶體M9成為斷開狀態，藉此初始化動作結束。
若成為設置期間(若成為時間點t0)，則設置信號S之電位 自低位準變為高位準。由於薄膜電晶體M3如圖13所示成為二極體連接，故而設置信號S之電位成為高位準，藉此薄膜電晶體M3成為接通狀態，電容器C1得以充電(此處為預充電)。藉此，第1節點N1之電位自低位準變為高位準，薄膜電晶體M1成為接通狀態。然而，於設置期間，由於第1閘極時脈信號GCK1(第1時脈信號CK1)之電位成為低位準，故而狀態信號Z之電位以低位準維持。又，此時，於本實施形態中，第2閘極時脈信號GCK2(第2時脈信號CK2)之電位成為高位準，藉此薄膜電晶體M5成為接通狀態，另一方面，如上所述第1節點N1之電位成為高位準，藉此薄膜電晶體M7亦成為接通狀態。因此，第2節點N2之電位不會成為高位準(然而，如圖14所示電位稍微上升)。再者，較理想為薄膜電晶體M7之接通電阻與薄膜電晶體M5之接通電阻相比充分小。更具體而言，將薄膜電晶體M7之通道幅設計成與薄膜電晶體M5之通道幅相比充分大。
若成為選擇期間(若成為時間點t1)，則設置信號S自高位準變為低位準。藉此，薄膜電晶體M3成為斷開狀態。此時，第1節點N1成為浮動狀態。於該時間點t1，第1閘極時脈信號GCK1之電位自低位準變為高位準。由於薄膜電晶體M1為接通狀態而存在閘極電容，故而，伴隨輸入端子41之電位之上升第1節點N1之電位亦上升(將第1節點N1自舉)。此時，電容器C1以促進第1節點N1之電位上升之方式發生作用。其結果為，薄膜電晶體M1之閘極電位變為充分高之位準，狀態信號Z電位上升直至第1閘極時脈信號 GCK1之高位準(Vdd電位為止。又，此時，第1閘極時脈信號GCK1之電位成為高位準，藉此薄膜電晶體M6成為接通狀態。因此，第2節點N2之電位切實地維持成低位準。
若成為重置期間(若成為時間點t2)，則第1閘極時脈信號GCK1之電位自高位準變為低位準。於時間點t2薄膜電晶體M1成為接通狀態，藉此伴隨輸入端子41之電位之降低狀態信號Z之電位降低。如此狀態信號Z之電位降低，藉此經由電容器C1第1節點N1之電位亦降低。又，於重置期間，重置信號R自低位準變為高位準。因此，薄膜電晶體M4成為接通狀態。其結果為，於重置期間，第1節點N1之電位切實地降低為低位準。進而，於重置期間，第2閘極時脈信號GCK2(第2時脈信號CK2)自低位準變為高位準。因此，由於薄膜電晶體M2成為接通狀態，故而狀態信號Z之電位切實地降低為低位準。又，於本實施形態中，進而，薄膜電晶體M5成為接通狀態，藉此第2節點N2之電位成為高位準。因此，薄膜電晶體M8成為接通狀態。藉此，第1節點N1之電位更切實地降低為低位準。
於通常動作期間，第2閘極時脈信號GCK2之電位於每一個水平掃描期間重複高位準與低位準，藉此薄膜電晶體M2於每一個水平掃描期間成為接通狀態。因此，可將狀態信號Z之電位切實地維持成低位準。
然而，於通常動作期間第1節點N1成為浮動狀態，因此藉由薄膜電晶體M1之閘極-汲極間之寄生電容之存在，第1時脈信號CK之電位變動會導致第1節點N1之電位發生變 動。然而於本實施形態中，薄膜電晶體M5及M6相互僅偏移一個水平掃描期間而於每一個水平掃描期間重複接通狀態與斷開狀態，藉此第2節點N2之電位於每一個水平掃描期間重複接通位準與斷開位準。因此，薄膜電晶體M8於每一個水平掃描期間重複接通狀態與斷開狀態。藉此，可於通常動作期間將第1節點之電位維持成低位準。
圖15係用以對本實施形態中之第i段之雙穩定電路40(i)之動作中之尤其休止期間T2中之動作進行說明的信號波形圖。再者，由於其他雙穩定電路之動作亦相同，故而省略說明。如圖15所示，與上述第1實施形態不同，於本實施形態中，第2節點N2之電位於每個休止期間週期tck2成為高位準。因此，薄膜電晶體M8於每個休止期間週期tck2成為接通狀態。藉此，不僅於上述通常動作期間，於休止期間T2第1節點N1之電位亦切實地維持成低位準。
如上所述，除了進行用以於第1節點下拉驅動部61根據構成該第1節點下拉驅動部61之薄膜電晶體M5~M8所連接之第2節點N2的電位、將高位準電位之掃描信號賦予至輸出端子51的動作之期間以外，即於重置期間、通常動作期間、及休止期間T2，進行將第1節點N1之電位維持成斷開位準之動作。
<3.3效果>
根據本實施形態，於除了藉由第1節點下拉驅動部61進行用以將高位準電位之掃描信號賦予至輸出端子51之動作的期間以外、即、於重置期間、通常動作期間、及休止期 間T2，進行將第1節點N1之電位維持成斷開位準之動作。因此，可實現電路動作之穩定化。尤其於薄膜電晶體M1之尺寸較大時，由於閘極-汲極間之寄生電容變大而容易收到時脈雜訊，但即便於此情形時亦可將第1節點N1之電位穩定地維持成斷開位準。
又，根據本實施形態，於各掃描期間T1之剛開始之前之一個水平掃描期間藉由薄膜電晶體M9將第1節點N1之電位重置成斷開位準。因此，可實現電路動作之進一步之穩定化。
<4. 第4實施形態>
<4.1 雙穩定電路之構成>
圖16係表示本發明之第4實施形態中之各雙穩定電路之構成的電路圖。再者，由於本實施形態除了雙穩定電路之構成及動作以外與上述第1實施形態相同，故而省略對該相同之部分之說明。如圖16所示，本實施形態中之雙穩定電路為對第1實施形態中之雙穩定電路添加輸出緩衝器部62、輸出端子52、及用以接收直流電源電位Vdd(亦將該電位之大小稱為上述「Vdd電位」)之輸入端子者。輸出緩衝器部62包含3個薄膜電晶體(開關元件)M10~M12。本實施形態中之雙穩定電路成為除了輸出上述第1實施形態中之狀態信號Z以外還輸出狀態信號Q之構成。輸出端子52為用以輸出該狀態信號Q之端子。本實施形態中之狀態信號Z僅用作後段之設置信號S及前段之重置信號。另一方面，狀態信號Q作為掃描信號而賦予至閘極線。
其次，對該雙穩定電路內之構成要素間之連接關係進行說明。再者，對與上述第1實施形態共通之事項省略說明。對於薄膜電晶體M10，閘極端子連接於第1節點N1，汲極端子連接於直流電源電位Vdd用之輸入端子，源極端子連接於輸出端子52。對於薄膜電晶體M11，閘極端子連接於輸入端子42，汲極端子連接於輸出端子52，源極端子連接於直流電源電位Vss用之輸入端子。對於薄膜電晶體M12，閘極端子連接於輸入端子44，汲極端子連接於輸出端子52，源極端子連接於直流電源電位Vss用之輸入端子。再者，賦予至薄膜電晶體M10之汲極端子之電位並不限定於上述直流電源電位Vdd，例如亦可為高於Vdd電位之固定電位。又，賦予至薄膜電晶體M10之汲極端子之電位於選擇期間只要至少為固定電位即可。
其次，對該雙穩定電路中之各構成要素之功能進行說明。薄膜電晶體M10於第1節點N1之電位成為高位準時，使輸出端子52之電位朝向Vdd電位變化。薄膜電晶體M11於第2時脈信號CK2之電位成為高位準時，使輸出端子52之電位朝向Vss電位變化。薄膜電晶體M12於重置信號R之電位成為高位準時，使輸出端子52之電位朝向Vss電位變化。
於本實施形態中，藉由薄膜電晶體M10來實現第2輸出節點提升用開關元件，藉由薄膜電晶體M11來實現第1之第2輸出節點下拉用開關元件，藉由薄膜電晶體M12來實現第2之第2輸出節點下拉用開關元件。又，藉由輸出端子 52來實現第2輸出節點。又，藉由狀態信號Z來實現第1輸出信號，藉由狀態信號Q來實現第2輸出信號。
<4.2雙穩定電路之動作>
圖17係用以對本實施形態中之第i段之雙穩定電路40(i)之動作中之尤其掃描期間T1中之動作進行說明的信號波形圖。再者，由於其他雙穩定電路之動作亦相同，故而省略說明。
若成為設置期間(若成為時間點t0)，則設置信號S之電位自低位準變為高位準。薄膜電晶體M3如圖17所示成為二極體連接，因此設置信號S成為高位準，藉此薄膜電晶體M3成為接通狀態，電容器C1得以充電(此處為預充電)。藉此，第1節點N1之電位自低位準變為高位準，薄膜電晶體M1成為接通狀態。然而，於設置期間，由於第1閘極時脈信號GCK1(第1時脈信號CK1)之電位成為低位準，故而狀態信號Z之電位以低位準維持。又，此時，於本實施形態中，設置信號S之電位變為高位準，薄膜電晶體M10成為接通狀態。因此，如圖17所示，狀態信號Q(輸出端子52)之電位上升。更詳細而言，此時第2時脈信號CK2成為高位準，藉此薄膜電晶體M11成為接通狀態，因此狀態信號Q將Vdd電位與Vss電位之電位差上升至以薄膜電晶體M10之接通電阻與薄膜電晶體M11之接通電阻進行電阻分割之電位為止。藉由該輸出端子52之電位上升，會有於連接於該輸出端子52之閘極線所對應之像素形成部在設置期間寫入源極信號的可能性。然而，於設置期間之後續之選擇期 間將所期望之源極信號寫入至該像素形成部中，因此不對顯示品質產生影響。
若成為選擇期間(若成為時間點t1)，設置信號S自高位準變為低位準。藉此，薄膜電晶體M3成為斷開狀態。此時，第1節點N1成為浮動狀態。於該時間點t1，第1閘極時脈信號GCK1之電位自低位準變為高位準。薄膜電晶體M1為接通狀態且存在閘極電容，因此伴隨輸入端子41之電位之上升第1節點N1之電位亦上升(將第1節點N1自舉)。此時，電容器C1以促進第1節點N1之電位上升之方式發生作用。其結果為，薄膜電晶體M1之閘極電位成為充分高之位準，因此狀態信號Z電位上升至第1閘極時脈信號GCK1之高位準(Vdd電位)為止。與此同時，薄膜電晶體M10完全成為接通狀態，因此為了使連接於該雙穩定電路之輸出端子52之閘極線成為選擇狀態，狀態信號Q之電位上升至充分之位準(Vdd電位)為止。
若成為重置期間(若成為時間點t2)，第1閘極時脈信號GCK1之電位自高位準變為低位準。於時間點t2薄膜電晶體M1成為接通狀態，與輸入端子41之電位之降低一併狀態信號Z之電位降低。如此狀態信號Z之電位降低，藉此經由電容器C1第1節點N1之電位亦降低。又，於重置期間，重置信號R自低位準變為高位準。因此，薄膜電晶體M4成為接通狀態。其結果為，於重置期間，第1節點N1之電位切實地降低為低位準。進而，於重置期間，第2閘極時脈信號GCK2(第2時脈信號CK2)自低位準變為高位準。因 此，薄膜電晶體M2及M11成為接通狀態，因此狀態信號Z之電位及狀態信號Q之電位分別切實地降低為低位準。
於通常動作期間，第2閘極時脈信號GCK2之電位於每一個平掃描期間重複高位準與低位準，藉此薄膜電晶體M2及M11於每一個水平掃描期間成為接通狀態。因此，可將狀態信號Z之電位及狀態信號Q之電位分別切實地維持為低位準。
再者，於休止期間T2，與上述第1實施形態同樣地，第2閘極時脈信號GCK2(第2時脈信號CK2)之電位於每個休止期間週期tck2成為高位準。因此，薄膜電晶體M2及M11於每個休止期間週期tck2成為接通狀態。因此，可於休止期間T2將狀態信號Z及之各自之電位切實地維持為低位準。
<4.3 效果>
於本實施形態中，於各雙穩定電路，後段之設置信號S及用作前段之重置信號之狀態信號Z經由薄膜電晶體M1而自輸出端子51輸出，作為掃描信號賦予至閘極線之狀態信號經由薄膜電晶體M10而自輸出端子52輸出。如此，用以驅動閘極線之薄膜電晶體M10與用以驅動前段及後段之雙穩定電路之薄膜電晶體M1個別地設置，因此可使薄膜電晶體M1之尺寸變小。因此，對閘極時脈信號GCK之負載電容變小，因此可實現進一步之低消耗電力化。又，可實現進一步之窄邊緣化。
<5. 第5實施形態>
<5.1 位移暫存器之構成及動作>
圖18係表示本發明之第5實施形態中之位移暫存器410之構成的方塊圖。再者，本實施形態除了位移暫存器410之構成及動作以外與上述第1實施形態相同，因此省略對該相同之部分之說明。於本實施形態中，自顯示控制電路200賦予至閘極驅動器400之閘極時脈信號GCK包含3相之閘極時脈信號GCK1~GCK3。於以下內容中，將閘極時脈信號GCK3稱為「第3閘極時脈信號」。該等第1閘極時脈信號GCK1、第2閘極時脈信號GCK2、及第3閘極時脈信號GCK3相互僅偏移一個水平掃描期間，均為三個水平掃描期間中之僅一個水平掃描期間成為高位準電位(Vdd電位)(其中，除了休止期間T2)。
賦予至位移暫存器410之各段(各雙穩定電路)之輸入端子之信號如下。於第i-2段，賦予第1閘極時脈信號GCK1作為第1時脈信號CK1，賦予第2閘極時脈信號GCK2作為第2時脈信號CK2。於第i-1，賦予第2閘極時脈信號GCK2作為第1時脈信號CK1，賦予第3閘極時脈信號GCK3作為第2時脈信號CK2。於第i段，賦予第3閘極時脈信號GCK3作為第1時脈信號CK1，賦予第1閘極時脈信號GCK1作為第2時脈信號CK2。再者，對於賦予至用以接收設置信號S及重置信號R之端子之信號與上述第1實施形態相同，因此省略說明。
於如上所述之構成中，若對位移暫存器410之第1段40(1)賦予作為設置信號S之閘極起動脈衝信號GSP，則根據第1閘極時脈信號GCK1、第2閘極時脈信號GCK2、及第 3閘極時脈信號GCK3，如圖19所示，對一個個水平掃描期間依序將成為高位準電位之掃描信號賦予至顯示部600內之閘極線。
<5.2消耗電力>
一般而言，閘極驅動器之驅動所需之消耗電力W(以下簡稱為「消耗電力W」)藉由下述式(1)求出。
W=n×f×(Cp+Ct)×V2 (1)此處，n表示閘極時脈信號GCK之相數，f表示閘極時脈信號GCK之頻率，Cp表示配線電容，Ct表示薄膜電晶體之負載電容。
於上述第1實施形態中，閘極時脈信號GCK之相數為2。因此，根據上述式(1)，上述第1實施形態中之消耗電力W可藉由下述式(2)表示。
W=2×f×(Cp+Ct)×V2 (2)
另一方面，於本實施形態中，閘極時脈信號GCK之相數為3。又，於著眼於閘極時脈信號GCK之各相(以下簡稱「各相」)之情形時，本實施形態中之賦予該各相之雙穩定電路之輸入端子41或42之個數(以下稱為「連接數」)少於上述第1實施形態中之連接數。其意味著對各相之薄膜電晶體之負載電容變小。於上述第1實施形態中，各相於每一段交替賦予至輸入端子41或42，因此連接數為m。再者，此處為了方便起見不考慮虛設段40(m+1)。另一方面，於本實施形態中，各相隔開一段且於每一段賦予至輸入端子41或42，因此連接數為(2/3)×m。即，對本實施形 態中之各相之薄膜電晶體之負載電容成為上述第1實施形態中之負載電容之2/3。因而，根據上述式(1)，本實施形態中之消耗電力W可藉由下述式(3)表示。
W=3×f×(Cp+(2/3)×Ct)×V2 (3)
此處，若假設為Cp=Ct/3，則可分別藉由下述式(4)及(5)表示上述式(2)及式(3)。
W=2.67×f×Ct×V2 (4)
W=2×f×Ct×V2 (5)
根據上述式(4)及(5)可明白：於本實施形態中，與上述第1實施形態相比可降低30%左右之消耗電力W。
<5.3效果>
根據本實施形態，閘極時脈信號GCK之相數成為3。因此，賦予各相之雙穩定電路之輸入端子41或42之個數(連接數)少於上述第1實施形態中之連接數。因此，對各相之薄膜電晶體之負載電容變小。因而，可實現進一步之低消耗電力化。
<6.第6實施形態> <6.1閘極驅動器之構成>
圖20係用以對本發明之第6實施形態中之閘極驅動器400之構成進行說明的方塊圖。再者，本實施形態除了閘極驅動器400之構成以外與上述第1實施形態相同，因此省略對該相同之部分之說明。於上述第1實施形態中，於顯示部600之單側設置有閘極驅動器400(參照圖1及圖2)，於本實施形態中，如圖20所示，於顯示部600之兩側分別設置有 閘極驅動器。即，本實施形態中之閘極驅動器400包含相對於顯示部600位於一方(圖式左側)之閘極驅動器400a(以下稱為「第1閘極驅動器」)及相對於顯示部600位於另一方(圖式右側)之閘極驅動器400b(以下稱為「第2閘極驅動器」)。
如圖20所示，第1閘極驅動器400a包含位移暫存器410a(以下稱為「第1位移暫存器」)。第2閘極驅動器400b包含位移暫存器410b(以下稱為「第2位移暫存器」)。
圖21係用以對本實施形態中之位移暫存器(第1位移暫存器410a及第2位移暫存器410b)之構成進行說明的方塊圖。如圖20及圖21所示，第1位移暫存器410a包含上述第1實施形態中之位移暫存器410內之第奇數段的雙穩定電路及虛設段40(m+1)。第2位移暫存器410b包含上述第1實施形態中之位移暫存器410內之第偶數段之雙穩定電路。再者，對於在各雙穩定電路輸入輸出之信號，由於與上述第1實施形態相同，故而省略其說明。
<6.2效果>
根據本實施形態，位移暫存器每一段之佈局間距(源極線之延伸之方向上之尺寸)成為像素尺寸之約2倍。因此，與上述第1實施形態相比，設計像素陣列時佈局圖案之自由度增加。藉此，例如可實現進一步之窄邊緣化。
<7.其他>
於上述各實施形態中，較理想為閘極時脈信號GCK之頻率及振幅之控制於顯示控制電路200中進行，但亦可設為 於閘極驅動器400中進行此種控制之構成。
本發明中之雙穩定電路之構成並不限定於上述各實施形態中所例示者，可進行各種變形。
於上述第1實施形態中，閘極時脈信號GCK包含2相。於上述第5實施形態中，閘極時脈信號GCK包含3相，但本發明並不限定於此。閘極時脈信號GCK亦可包含4相以上。
於上述各實施形態中，設為設置於雙穩定電路內之薄膜電晶體全部為n通道型者而進行說明，但本發明並不限定於此。設置於雙穩定電路內之薄膜電晶體即便為p通道型亦可應用本發明。
於上述各實施形態中，以液晶顯示裝置為例進行了說明，但本發明並不限定於此。亦可於有機EL(Electro Luminescence，電致發光)顯示裝置等其他顯示裝置中應用本發明。又，另外，在不脫離本發明之主旨之範圍內可對上述各實施形態進行各種變形而實施。
藉由以上內容，根據本發明，可提供一種抑制顯示品質之降低及掃描信號線驅動電路內之開關元件之可靠性降低、且降低消耗電力之顯示裝置、及該顯示裝置內之掃描信號線之驅動方法。
[產業上之可利用性]
本發明可應用於驅動器單體型之顯示裝置中。
40(1)~40(m)‧‧‧雙穩定電路
40(m+1)‧‧‧雙穩定電路(虛設段)
41~45‧‧‧輸入端子(輸入節點)
51、52‧‧‧輸出端子(輸出節點)
300‧‧‧源極驅動器(影像信號線驅動電路)
400‧‧‧閘極驅動器(掃描信號線驅動電路)
400a‧‧‧第1閘極驅動器(第1掃描信號線驅動電路)
400b‧‧‧第2閘極驅動器(第2掃描信號線驅動電路)
410‧‧‧位移暫存器
600‧‧‧顯示部
700‧‧‧液晶顯示面板
C1‧‧‧電容器(電容元件)
fck1‧‧‧掃描期間頻率
fck2‧‧‧休止期間頻率
GCK1、GCK2‧‧‧閘極時脈信號
GOUT(1)~GOUT(m)‧‧‧掃描信號
GOUT(m+1)‧‧‧虛設段之掃描信號
GSP‧‧‧閘極起動脈衝信號
M1~M12‧‧‧薄膜電晶體(開關元件)
N1‧‧‧第1節點
N2‧‧‧第2節點
R‧‧‧重置信號
RST‧‧‧初始化信號
S‧‧‧設置信號
T1‧‧‧掃描期間
T2‧‧‧休止期間
tck1‧‧‧掃描期間週期
tck2‧‧‧休止期間週期
Vck1‧‧‧掃描期間振幅
Vck2‧‧‧休止期間振幅
Vdd‧‧‧高位準之直流電源電位
Vss‧‧‧低位準之直流電源電位
圖1係表示本發明之第1實施形態之液晶顯示裝置之整體構成的方塊圖。
圖2係用以對上述第1實施形態中之閘極驅動器之構成進行說明的方塊圖。
圖3係表示上述第1實施形態中之位移暫存器之構成之方塊圖。
圖4係表示上述第1實施形態中之位移暫存器之最前段側之構成的方塊圖。
圖5係表示上述第1實施形態中之位移暫存器之最後段側之構成的方塊圖。
圖6係用以對上述第1實施形態中之閘極驅動器之動作進行說明之信號波形圖。
圖7係表示上述第1實施形態中之雙穩定電路之構成之電路圖。
圖8係用以對上述第1實施形態中之雙穩定電路之掃描期間時之動作進行說明的信號波形圖。
圖9係用以對上述第1實施形態中之閘極驅動器之休止期間時之動作進行說明的信號波形圖。
圖10係用以對上述第1實施形態中之雙穩定電路之休止期間時之動作進行說明的信號波形圖。
圖11係表示a-SiTFT及IGZOTFT之汲極電流-閘極電壓特性之圖。
圖12係用以對本發明之第2實施形態中之閘極驅動器之休止期間時之動作進行說明的信號波形圖。
圖13係表示本發明之第3實施形態中之雙穩定電路之構成的電路圖。
圖14係用以對上述第3實施形態中之雙穩定電路之掃描期間時之動作進行說明的信號波形圖。
圖15係用以對上述第3實施形態中之雙穩定電路之休止期間時之動作進行說明的信號波形圖。
圖16係表示本發明之第4實施形態中之雙穩定電路之構成的電路圖。
圖17係用以對上述第4實施形態中之雙穩定電路之掃描期間時之動作進行說明的信號波形圖。
圖18是表示本發明之第5實施形態中之位移暫存器之構成的方塊圖。
圖19係用以對上述第5實施形態中之雙穩定電路之掃描期間時之動作進行說明的信號波形圖。
圖20係用以對本發明之第6實施形態中之閘極驅動器之構成進行說明的方塊圖。
圖21係用以對上述第6實施形態中之位移暫存器之構成進行說明的方塊圖。
GCK1、GCK2‧‧‧閘極時脈信號
GOUT(1)~GOUT(m)‧‧‧掃描信號
GOUT(m+1)‧‧‧虛設段之掃描信號
GSP‧‧‧閘極起動脈衝信號
T1‧‧‧掃描期間
T2‧‧‧休止期間
tck1‧‧‧掃描期間週期
tck2‧‧‧休止期間週期
Vck1‧‧‧掃描期間振幅
Vck2‧‧‧休止期間振幅

Claims (19)

  1. 一種顯示裝置，其特徵在於包含：顯示部，其包含複數個掃描信號線，且用來顯示圖像；掃描信號線驅動電路，其與上述顯示部一體地形成，且用來驅動上述複數個掃描信號線，以使依序選擇上述複數個掃描信號線之掃描期間、與該複數個掃描信號線之任一者均成為非選擇狀態之休止期間，以包含該掃描期間與該休止期間之訊框期間為週期而交替出現；及顯示控制電路，其對上述掃描信號線驅動電路賦予週期性地重複接通位準與斷開位準之複數個時脈信號；且上述掃描信號線驅動電路包含位移暫存器，該位移暫存器包含相互級聯連接之複數個雙穩定電路，根據上述複數個時脈信號依序將該複數個雙穩定電路之輸出信號設為接通位準；各雙穩定電路包含：第1輸入節點，其用來接收上述複數個時脈信號中之一個作為第1時脈信號；第2輸入節點，其用來接收上述複數個時脈信號中之一個作為第2時脈信號；第1輸出節點，其用來輸出上述輸出信號；第1輸出節點提升用開關元件，其第1導通端子連接於上述第1輸入節點，第2導通端子連接於上述第1輸出節點，且根據控制端子所連接之第1節點之電位而將上述輸出信號賦予至上述第1輸出節點；及 第1輸出節點下拉用開關元件，其控制端子連接於上述第2輸入節點，第1導通端子連接於上述第1輸出節點，且第2導通端子被賦予斷開位準之電位；且與上述掃描期間中之上述複數個時脈信號之頻率相比，上述休止期間中之該複數個時脈信號之頻率較低。
  2. 如請求項1之顯示裝置，其中上述休止期間中之上述複數個時脈信號之振幅小於上述掃描期間中之該複數個時脈信號之振幅。
  3. 如請求項1之顯示裝置，其中上述休止期間較上述掃描期間更長。
  4. 如請求項1之顯示裝置，其中各雙穩定電路進而包含：第3輸入節點，其用來接收該雙穩定電路之前段之雙穩定電路之輸出信號作為設置信號；第4輸入節點，其用來接收該雙穩定電路之後段之雙穩定電路之輸出信號作為重置信號；第1節點提升用開關元件，其根據上述設置信號使上述第1節點之電位朝向接通位準變化；及重置時第1節點下拉用開關元件，其控制端子連接於上述第4輸入節點，第1導通端子連接於上述第1節點，且第2導通端子被賦予斷開位準之電位。
  5. 如請求項4之顯示裝置，其中各雙穩定電路進而包含一端連接於上述第1節點、另一端連接於上述第1輸出節點之電容元件。
  6. 如請求項5之顯示裝置，其中各雙穩定電路進而包含第1 節點下拉驅動部，該第1節點下拉驅動部於除了進行用來將接通位準之上述掃描信號賦予至上述第1輸出節點之動作的期間以外，根據內部之第2節點之電位將上述第1節點之電位維持為斷開位準。
  7. 如請求項6之顯示裝置，其中上述第1節點下拉驅動部包含：第2節點提升用開關元件，其根據上述第2時脈信號，使上述第2節點之電位朝向接通位準變化；第1之第2節點下拉用開關元件，其控制端子連接於上述第1輸入節點，第1導通端子連接於上述第2節點，且第2導通端子被賦予斷開位準之電位；第2之第2節點下拉用開關元件，其控制端子連接於上述第1節點，第1導通端子連接於上述第2節點，且第2導通端子被賦予斷開位準之電位；及非選擇時第1節點下拉用開關元件，其控制端子連接於上述第2節點，第1導通端子連接於上述第1節點，且第2導通端子被賦予斷開位準之電位。
  8. 如請求項4之顯示裝置，其中各雙穩定電路進而包含初始化時第1節點下拉用開關元件，該初始化時第1節點下拉用開關元件於上述休止期間結束時其控制端子被賦予成為接通位準之初始化信號，第1導通端子連接於上述第1節點，且第2導通端子被賦予斷開位準之電位。
  9. 如請求項4之顯示裝置，其中各雙穩定電路進而包含第2輸出節點； 上述輸出信號包含第1輸出信號及第2輸出信號；上述第1輸出信號及上述第2輸出信號分別自上述第1輸出節點及上述第2輸出節點輸出；各雙穩定電路之前段之雙穩定電路之上述第1輸出信號為上述設置信號；各雙穩定電路之後段之雙穩定電路之上述第1輸出信號為上述重置信號；各雙穩定電路包含：第2輸出節點提升用開關元件，其控制端子連接於上述第1節點，第1導通端子被賦予特定之電位，且第2導通端子連接於上述第2輸出節點；及第1之第2輸出節點下拉用開關元件，其控制端子連接於上述第2輸入節點，第1導通端子連接於上述第2輸出節點，且第2導通端子被賦予斷開位準之電位。
  10. 如請求項9之顯示裝置，其中各雙穩定電路進而包含第2之第2輸出節點下拉用開關元件，該第2之第2輸出節點下拉用開關元件之控制端子連接於上述第4輸入節點，第1導通端子連接於上述第2輸出節點，且第2導通端子被賦予斷開位準之電位。
  11. 如請求項9之顯示裝置，其中上述特定之電位為固定電位。
  12. 如請求項1之顯示裝置，其中上述複數個時脈信號為相位相互不同之3相以上之時脈信號。
  13. 如請求項1之顯示裝置，其中上述掃描信號線驅動電路包含： 第1掃描信號線驅動電路，其相對於上述顯示部位於一方；及第2掃描信號線驅動電路，其相對於上述顯示部位於另一方。
  14. 如請求項1至13中任一項之顯示裝置，其中上述掃描信號線驅動電路使用藉由氧化物半導體形成有半導體層之薄膜電晶體來實現。
  15. 如請求項1至13中任一項之顯示裝置，其中上述掃描信號線驅動電路使用藉由非晶矽形成有半導體層之薄膜電晶體來實現。
  16. 一種驅動方法，其特徵在於：其係如下顯示裝置中之複數個掃描信號線之驅動方法，該顯示裝置包含：顯示部，其包含複數個掃描信號線，且用來顯示圖像；掃描信號線驅動電路，其與該顯示部一體地形成，用來驅動該複數個掃描信號線；及顯示控制電路，其對該掃描信號線驅動電路賦予週期性地重複第1位準與第2位準之複數個時脈信號；且該驅動方法包含如下步驟：驅動上述複數個掃描信號線，以使依序選擇上述複數個掃描信號線之掃描期間、與該複數個掃描信號線之任一者均成為非選擇狀態之休止期間，以包含該掃描期間與該休止期間之訊框期間為週期而交替出現；及與上述掃描期間中之上述複數個時脈信號之頻率相比，使上述休止期間中之該複數個時脈信號之頻率較低； 上述掃描信號線驅動電路包含位移暫存器，該位移暫存器包含相互級聯連接之複數個雙穩定電路，並根據上述複數個時脈信號將該複數個雙穩定電路之輸出信號依序設為接通位準；各雙穩定電路包含：第1輸入節點，其用來接收上述複數個時脈信號中之一個作為第1時脈信號；第2輸入節點，其用來接收上述複數個時脈信號中之一個作為第2時脈信號；第1輸出節點，其用來輸出上述輸出信號；第1輸出節點提升用開關元件，其第1導通端子連接於上述第1輸入節點，第2導通端子連接於上述第1輸出節點，且根據控制端子所連接之第1節點之電位而將上述輸出信號賦予至上述第1輸出節點；第1輸出節點下拉用開關元件，其控制端子連接於上述第2輸入節點，第1導通端子連接於上述第1輸出節點，且第2導通端子被賦予斷開位準之電位。
  17. 如請求項16之驅動方法，其中上述休止期間中之上述複數個時脈信號之振幅小於上述掃描期間中之該複數個時脈信號之振幅。
  18. 如請求項16之驅動方法，其中上述休止期間較上述掃描期間更長。
  19. 如請求項16之驅動方法，其中上述複數個時脈信號為相位相互不同之3相以上之時脈信號。
TW101127348A 2011-08-02 2012-07-27 Display device and a scanning signal line TWI534776B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011169048 2011-08-02

Publications (2)

Publication Number Publication Date
TW201310415A TW201310415A (zh) 2013-03-01
TWI534776B true TWI534776B (zh) 2016-05-21

Family

ID=47629125

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101127348A TWI534776B (zh) 2011-08-02 2012-07-27 Display device and a scanning signal line

Country Status (4)

Country Link
JP (1) JP6033225B2 (zh)
CN (1) CN103843055A (zh)
TW (1) TWI534776B (zh)
WO (1) WO2013018598A1 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103258494B (zh) * 2013-04-16 2015-10-14 合肥京东方光电科技有限公司 一种移位寄存器、栅极驱动装置和液晶显示装置
US9966040B2 (en) * 2013-04-25 2018-05-08 Sharp Kabushiki Kaisha Display device and driving method thereof
US10121429B2 (en) 2013-09-04 2018-11-06 Sharp Kabushiki Kaisha Active matrix substrate, display panel, and display device including the same
JP6398249B2 (ja) * 2014-03-26 2018-10-03 セイコーエプソン株式会社 ドライバーの作動方法
JP6383575B2 (ja) * 2014-06-09 2018-08-29 株式会社ジャパンディスプレイ 表示装置
WO2015190407A1 (ja) * 2014-06-10 2015-12-17 シャープ株式会社 表示装置およびその駆動方法
CN104166262A (zh) * 2014-08-18 2014-11-26 深圳市华星光电技术有限公司 一种液晶显示面板及液晶显示装置
US10192507B2 (en) * 2015-02-23 2019-01-29 Sharp Kabushiki Kaisha Shift register circuit and display device provided with same
CN105118469B (zh) * 2015-09-25 2017-11-10 深圳市华星光电技术有限公司 扫描驱动电路及具有该电路的液晶显示装置
KR102519397B1 (ko) * 2016-05-25 2023-04-12 삼성디스플레이 주식회사 표시 장치의 구동 방법 및 이를 수행하는 표시 장치
CN107644605B (zh) * 2016-07-22 2020-11-27 瀚宇彩晶股份有限公司 闸极驱动电路和显示装置
TWI644303B (zh) * 2017-12-12 2018-12-11 友達光電股份有限公司 顯示裝置之驅動方法
CN109192238B (zh) * 2018-10-30 2021-01-22 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置
JP2021170093A (ja) * 2020-04-17 2021-10-28 シャープ株式会社 走査信号線駆動回路、それを備えた表示装置、および、走査信号線の駆動方法
JP2021170092A (ja) * 2020-04-17 2021-10-28 シャープ株式会社 走査信号線駆動回路、それを備えた表示装置、および、走査信号線の駆動方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4638117B2 (ja) * 2002-08-22 2011-02-23 シャープ株式会社 表示装置およびその駆動方法
JP2006053349A (ja) * 2004-08-12 2006-02-23 Citizen Watch Co Ltd 表示装置
JP4912186B2 (ja) * 2007-03-05 2012-04-11 三菱電機株式会社 シフトレジスタ回路およびそれを備える画像表示装置
JP2010192019A (ja) * 2009-02-17 2010-09-02 Sharp Corp シフトレジスタならびにそれを備えた走査信号線駆動回路および表示装置
CN101996558B (zh) * 2010-10-12 2012-08-29 华映视讯（吴江）有限公司 显示装置
CN102097074B (zh) * 2010-11-03 2012-08-29 友达光电股份有限公司 栅极驱动电路

Also Published As

Publication number Publication date
JPWO2013018598A1 (ja) 2015-03-05
JP6033225B2 (ja) 2016-11-30
CN103843055A (zh) 2014-06-04
TW201310415A (zh) 2013-03-01
WO2013018598A1 (ja) 2013-02-07

Similar Documents

Publication Publication Date Title
TWI534776B (zh) Display device and a scanning signal line
TWI529682B (zh) A scanning signal line driving circuit, a display device including the same, and a driving method of a scanning signal line
JP5372268B2 (ja) 走査信号線駆動回路、それを備えた表示装置、および走査信号線の駆動方法
JP5165153B2 (ja) 走査信号線駆動回路およびそれを備えた表示装置、ならびに走査信号線の駆動方法
EP2838079B1 (en) Shift register unit and driving method for the same, shift register, and display device
US9666140B2 (en) Display device and method for driving same
US8531224B2 (en) Shift register, scanning signal line drive circuit provided with same, and display device
JP5535374B2 (ja) 走査信号線駆動回路およびそれを備えた表示装置
TWI534787B (zh) Liquid crystal display device and auxiliary capacitor line drive method
WO2012137728A1 (ja) 走査信号線駆動回路およびそれを備えた表示装置
WO2011129126A1 (ja) 走査信号線駆動回路およびそれを備えた表示装置
US9865215B2 (en) Gate signal line drive circuit and display device
US20200126466A1 (en) Display device
WO2010116778A1 (ja) シフトレジスタおよびそれを備えた表示装置、ならびにシフトレジスタの駆動方法
US10276119B2 (en) Shift register and display device provided therewith
WO2013018595A1 (ja) 表示装置およびその駆動方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees